JP2006287184A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2006287184A
JP2006287184A JP2005357155A JP2005357155A JP2006287184A JP 2006287184 A JP2006287184 A JP 2006287184A JP 2005357155 A JP2005357155 A JP 2005357155A JP 2005357155 A JP2005357155 A JP 2005357155A JP 2006287184 A JP2006287184 A JP 2006287184A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
film
manufacturing
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005357155A
Other languages
English (en)
Inventor
Young Geun Jang
榮 根 張
Sang Deok Kim
相 徳 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006287184A publication Critical patent/JP2006287184A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】Ｏ３−ＴＥＯＳを用いた層間絶縁膜をエッチングしてコンタクトを形成するとき、緻密化されていない層間絶縁膜の下部のクリーニング工程における損失を防止することが可能な半導体素子の製造方法の提供。
【解決手段】所定の構造が形成された半導体基板の上部にＯ３−ＴＥＯＳを用いて層間絶縁膜を形成する段階と、アニール工程を施して前記層間絶縁膜を緻密化させる段階と、前記層間絶縁膜の所定の領域をエッチングして、前記半導体基板の所定の領域を露出させるコンタクトを形成する段階と、オゾンを用いた表面処理を施して前記層間絶縁膜の表面に酸化膜を形成する段階とを含む。
【選択図】図１

Description

本発明は、半導体素子の製造方法に係り、特に、Ｏ３−ＴＥＯＳを用いて形成された層間絶縁膜をエッチングしてコンタクトを形成する半導体素子の製造方法に関する。
半導体素子の高集積化に伴い、下部構造と上部構造、例えば下部のセルまたはトランジスタ構造と上部の配線構造を絶縁するための層間絶縁膜としては既存のＣＶＤ方式と比較してギャップフィル能力に優れたＯ３−ＴＥＯＳを用いて形成するが、Ｏ３−ＴＥＯＳで形成された層間絶縁膜は後続のアニール工程を用いて緻密化させる。ところが、アニール工程による緻密化は、層間絶縁膜の下部に行くほど低下する。したがって、層間絶縁膜をエッチングしてコンタクトを形成する工程で層間絶縁膜の下部の緻密化されていない部分が露出し、この部分がエッチング残留物を除去するためのクリーニング工程で損失することにより、上部より下部が広い形状にコンタクトが形成される。よって、後続のプラグ物質がコンタクトを完全に埋め込むことができなくなり、これにより配線の信頼性が低下するなどの問題点が発生する。
そこで、本発明の目的は、Ｏ３−ＴＥＯＳを用いた層間絶縁膜をエッチングしてコンタクトを形成するとき、緻密化されていない層間絶縁膜の下部のクリーニング工程における損失を防止することが可能な半導体素子の製造方法を提供することにある。
上記目的を達成するために、本発明の一実施例に係る半導体素子の製造方法は、所定の構造が形成された半導体基板の上部にＯ３−ＴＥＯＳを用いて層間絶縁膜を形成する段階と、アニール工程を行って前記層間絶縁膜を緻密化させる段階と、前記層間絶縁膜の所定の領域をエッチングして、前記半導体基板の所定の領域を露出させるコンタクトを形成する段階と、オゾンを用いた表面処理を施して前記層間絶縁膜の表面に酸化膜を形成する段階とを含む。
本発明の他の実施例に係る半導体素子の製造方法は、所定の構造が形成された半導体基板の上部にＯ３−ＴＥＯＳを用いて第１層間絶縁膜を形成する段階と、アニール工程を行って前記第１層間絶縁膜を緻密化させる段階と、前記第１層間絶縁膜の上部に第２層間絶縁膜を形成する段階と、前記第１及び第２層間絶縁膜の所定の領域をエッチングして前記半導体基板の所定の領域を露出させるコンタクトを形成する段階と、オゾンを用いた表面処理を施して前記第１及び第２層間絶縁膜の表面に酸化膜を形成する段階とを含む。
前記アニール工程は、７００〜９００℃の温度と窒素（Ｎ２）雰囲気中で３０分〜６０分間行う。
前記オゾンを用いた表面処理は、５００〜７００℃の温度で行う。
前記酸化膜は、３０〜５０Åの厚さに形成する。
前記オゾンを用いた表面処理を施した後、前記コンタクト形成時のエッチング残留物を除去するためのクリーニング工程を行う段階をさらに含む。
前記クリーニング工程は、Ｈ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨ、ＨＦ、ＮＨ４Ｆを含むケミカルを用いて行う。
前記第２層間絶縁膜は、ＴＥＯＳ酸化膜または高密度プラズマ（ＨＤＰ）酸化膜を用いて形成する。
上述したように、本発明では、コンタクトを形成した後、エッチング残留物を除去するためのクリーニング工程の以前に、オゾンを用いた表面処理を施して層間絶縁膜の表面に酸化膜を形成することにより、クリーニング工程の際に緻密化されていない層間絶縁膜の下部の損失を防止することができる。
また、本発明は、Ｏ３−ＴＥＯＳ膜を用いた層間絶縁膜の下部が緻密化されないため、コンタクト形成の後、クリーニング工程の際に発生する層間絶縁膜の損失を、オゾンを用いた表面処理によって形成される酸化膜を用いて防止することにより、以後のプラグ物質の埋め込みの際にボイドが発生しないながら実質的な断面積を増加させ、コンタクト抵抗を低めることができる。
以下に添付図面を参照しながら、本発明の実施例を詳細に説明する。
図１（ａ）〜図１（ｃ）は本発明の一実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図であって、ＮＡＮＤ型フラッシュメモリ素子のドレインコンタクト形成方法を説明するために素子を示し、ソースコンタクトにも同様に適用される。
図１（ａ）を参照すると、所定の工程によって、セル領域Ａ、選択トランジスタ領域Ｂおよび周辺回路領域Ｃが画定された半導体基板１０１の上部にトンネル酸化膜１０２、第１導電層１０３、誘電体膜１０４、第２導電層１０５およびハードマスク膜１０６を順次形成する。所定のマスクを用いたフォトおよびエッチング工程を行い、セル領域Ａにはフローティングゲートとコントロールゲートが積層されたスタックゲート１００を形成し、選択トランジスタ領域Ｂには第１および第２導電層１０３及び１０５が積層されたゲート２００を形成する。また、周辺回路領域Ｃにも第１および第２導電層１０３および１０５が積層されたゲート３００を形成する。ここで、セル領域Ａのスタックゲート１００、選択トランジスタ領域Ｂのゲート２００および周辺回路領域Ｃのゲート３００は、同一の工程で形成されるが、その後、電圧印加方式を異にしてメモリセルまたはトランジスタゲートとして用いられる。すなわち、セル領域Ａのスタックゲート１００には、コントロールゲートにのみ電圧を印加してセルとして動作するようにし、選択トランジスタ領域Ｂのゲート２００および周辺回路領域Ｃのゲート３００を構成する第１および第２導電層１０３および１０５には、同一の電圧を印加してトランジスタとして動作するようにする。その次、絶縁膜１０７を形成した後、全面エッチングしてセル領域Ａのゲート１００の間を埋め込み、選択トランジスタ領域Ｂのゲート２００および周辺回路領域Ｃのゲート３００の側壁にスペーサを形成する。イオン注入工程を施してソースライン（図示せず）およびドレイン１０８を形成する。その後、全体構造の上部にバッファ酸化膜１０９および自己整列コンタクトエッチング工程のための窒化膜１１０を形成する。
図１（ｂ）を参照すると、全体構造上にＯ３−ＴＥＯＳを用いて層間絶縁膜１１１を形成した後、７００〜９００℃の温度と窒素（Ｎ２）雰囲気中で３０分〜６０分間アニール工程を施して層間絶縁膜１１１を緻密化させる。全体構造上に感光膜（図示せず）を形成した後、ドレインコンタクトマスクを用いたフォトおよびエッチング工程によってドレイン１０８を露出させるドレインコンタクト１１２を形成する。
図１（ｃ）を参照すると、感光膜（図示せず）を酸素プラズマを用いて除去した後、オゾンを用いた表面処理を施して層間絶縁膜１１１の表面に酸化膜１１３が形成されるようにする。この際、オゾンを用いた表面処理は、５００〜７００℃の温度で施し、３０〜５０Åの厚さに酸化膜１１３が形成されるようにする。そして、クリーニング工程を施すが、例えば感光膜を除去した後、残留するポリマーを除去するために、Ｈ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨ、ＨＦ、ＮＨ４Ｆを含むケミカルを用いてクリーニング工程を行う。この際、酸化膜１１３によって緻密化されていない層間絶縁膜１１１の下部が損失してプラグ物質が完全に埋め込まれないという問題点を解決することができる。
図２（ａ）〜図２（ｃ）は、本発明の他の実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図であって、ＮＡＮＤ型フラッシュメモリ素子のドレインコンタクト形成方法を説明するために素子を示し、ソースコンタクト形成方法にも同様に適用される。
図２（ａ）を参照すると、所定の工程によって、セル領域Ａ、選択トランジスタ領域Ｂおよび周辺回路領域Ｃが画定された半導体基板２０１の上部にトンネル酸化膜２０２、第１導電層２０３、誘電体膜２０４、第２導電層２０５およびハードマスク膜２０６を順次形成する。その後、所定のマスクを用いたフォトおよびエッチング工程を施して、セル領域Ａにはフローティングゲートとコントロールゲートが積層されたスタックゲート１００を形成し、選択トランジスタ領域Ｂには第１および第２導電層２０３および２０５が積層されたゲート２００を形成する。また、周辺回路領域Ｃにも、第１及び第２導電層２０３及び２０５が積層されたゲート３００を形成する。ここで、セル領域Ａのスタックゲー１００、選択トランジスタ領域Ｂのゲート２００および周辺回路領域Ｃのゲート３００は、同一の工程で形成されるが、その後、電圧印加方式を異にしてメモリセルまたはトランジスタゲートとして用いられる。すなわち、セル領域Ａのスタックゲート１００にはコントロールゲートにのみ電圧を印加してセルとして動作するようにし、選択トランジスタ領域Ｂのゲート２００および周辺回路領域Ｃのゲート３００を構成する第１及び第２導電層２０３および２０５には同一の電圧を印加してトランジスタとして動作するようにする。そして、セル領域Ａのゲート１００の間を埋め込み、選択トランジスタ領域Ｂのゲート２００および周辺回路領域Ｃのゲート３００の側壁にスペーサ２０７を形成した後、イオン注入工程を施してソースライン（図示せず）およびドレイン２０８を形成する。その後、全体構造上にバッファ酸化膜２０９および自己整列コンタクトエッチング工程のための窒化膜２１０を形成する。
図２（ｂ）を参照すると、全体構造上にＯ３−ＴＥＯＳを用いて第１層間絶縁膜２１１を形成した後、７００〜９００℃の温度と窒素（Ｎ２）雰囲気中で３０分〜６０分間アニール工程を施して第１層間絶縁膜２１１を緻密化させる。そして、第１層間絶縁膜２１１の上部にＴＥＯＳ酸化膜または高密度プラズマ（ＨＤＰ）酸化膜を用いて第２層間絶縁膜２１２を形成する。全体構造上に感光膜（図示せず）を形成した後、ドレインコンタクトマスクを用いたフォトおよびエッチング工程によって、ドレイン２０８を露出させるドレインコンタクト２１３を形成する。
図２（ｃ）を参照すると、感光膜（図示せず）を酸素プラズマを用いて除去した後、オゾンを用いた表面処理を施して第１および第２層間絶縁膜２１１および２１２の表面に酸化膜２１４が形成されるようにする。この際、オゾンを用いた表面処理は、５００〜７００℃の温度で施し、３０〜５０Åの厚さに酸化膜２１４が形成されるようにする。その後、クリーニング工程を行うが、例えば感光膜を除去した後、残留するポリマーを除去するために、Ｈ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨ、ＨＦ、ＮＨ４Ｆを含むケミカルを用いてクリーニング工程を行う。この際、第２層間絶縁膜２１２と比較して第１層間絶縁膜２１１のクリーニングによる除去率が速いため、第１層間絶縁膜２１１の下部が大きく損失するおそれがあるが、酸化膜２１４によってクリーニング工程の際に第１層間絶縁膜２１１の下部が損失してプラグ物質が完全に埋め込まれないという問題点を解決することができる。
本発明の一実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図である。 本発明の他の実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図である。
符号の説明
Ａ セル領域
Ｂ 選択トランジスタ領域
Ｃ 周辺回路領域
１０１及び２０１ 半導体基板
１０２及び２０２ トンネル酸化膜
１０３及び２０３ 第１導電層
１０４及び２０４ 誘電体膜
１０５及び２０５ 第２導電層
１０６及び２０６ ハードマスク膜
１０７及び２０７ 絶縁膜
１０８及び２０８ ドレイン
１０９及び２０９ バッファ酸化膜
１１０及び２１０ 窒化膜
１１１ 層間絶縁膜
１１２及び２１３ ドレインコンタクト
１１３及び２１４ 酸化膜
２１１ 第１層間絶縁膜
２１２ 第２層間絶縁膜

Claims (8)

  1. 所定の構造が形成された半導体基板の上部にＯ３−ＴＥＯＳを用いて層間絶縁膜を形成する段階と、
    アニール工程を行って前記層間絶縁膜を緻密化させる段階と、
    前記層間絶縁膜の所定の領域をエッチングして、前記半導体基板の所定の領域を露出させるコンタクトを形成する段階と、
    オゾンを用いた表面処理を施して前記層間絶縁膜の表面に酸化膜を形成する段階とを含むことを特徴とする半導体素子の製造方法。
  2. 所定の構造が形成された半導体基板の上部にＯ３−ＴＥＯＳを用いて第１層間絶縁膜を形成する段階と、
    アニール工程を行って前記第１層間絶縁膜を緻密化させる段階と、
    前記第１層間絶縁膜の上部に第２層間絶縁膜を形成する段階と、
    前記第１及び第２層間絶縁膜の所定の領域をエッチングして、前記半導体基板の所定の領域を露出させるコンタクトを形成する段階と、
    オゾンを用いた表面処理を施して前記第１及び第２層間絶縁膜の表面に酸化膜を形成する段階とを含むことを特徴とする半導体素子の製造方法。
  3. 前記アニール工程は、７００〜９００℃の温度と窒素（Ｎ２）雰囲気中で３０分〜６０分間行うことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  4. 前記オゾンを用いた表面処理は、５００〜７００℃の温度で行うことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  5. 前記酸化膜は、３０〜５０Åの厚さに形成することを特徴とする請求項１または２に記載の半導体素子の製造方法。
  6. 前記オゾンを用いた表面処理を施した後、前記コンタクト形成時のエッチング残留物を除去するためのクリーニング工程を行う段階をさらに含むことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  7. 前記クリーニング工程は、Ｈ２ＳＯ４、Ｈ２Ｏ２、ＮＨ４ＯＨ、ＨＦ、ＮＨ４Ｆを含むケミカルを用いて行うことを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 前記第２層間絶縁膜は、ＴＥＯＳ酸化膜または高密度プラズマ（ＨＤＰ）酸化膜を用いて形成することを特徴とする請求項２に記載の半導体素子の製造方法。
JP2005357155A 2005-03-30 2005-12-12 半導体素子の製造方法 Pending JP2006287184A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050026528 2005-03-30

Publications (1)

Publication Number Publication Date
JP2006287184A true JP2006287184A (ja) 2006-10-19

Family

ID=37030633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357155A Pending JP2006287184A (ja) 2005-03-30 2005-12-12 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US20060223332A1 (ja)
JP (1) JP2006287184A (ja)
CN (1) CN100403515C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470614B1 (en) * 2006-02-15 2008-12-30 Spansion Llc Methods for fabricating semiconductor devices and contacts to semiconductor devices
KR100780774B1 (ko) * 2006-11-07 2007-11-30 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자 및 그 제조방법
KR20090025778A (ko) * 2007-09-07 2009-03-11 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669154A (ja) * 1992-08-20 1994-03-11 Ricoh Co Ltd スル−ホ−ル構造およびその製造方法
JPH08255791A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体装置の層間絶縁膜の形成方法
JPH1174249A (ja) * 1997-08-30 1999-03-16 Samsung Electron Co Ltd 半導体装置のコンタクトホール洗浄方法
JPH1174486A (ja) * 1997-06-24 1999-03-16 Matsushita Electron Corp 半導体装置及びその製造方法
JPH11195703A (ja) * 1997-12-29 1999-07-21 Sony Corp 半導体装置の製造方法
JP2000232077A (ja) * 1999-02-10 2000-08-22 Applied Materials Inc 半導体製造装置
JP2002343740A (ja) * 2001-05-14 2002-11-29 Denso Corp 半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476622A (en) * 1981-12-24 1984-10-16 Gte Laboratories Inc. Recessed gate static induction transistor fabrication
JP2697952B2 (ja) * 1990-11-15 1998-01-19 シャープ株式会社 半導体装置の製造方法
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5605864A (en) * 1994-08-02 1997-02-25 Micron Technology, Inc. Method for forming a semiconductor buried contact with a removable spacer
DE19528746C1 (de) * 1995-08-04 1996-10-31 Siemens Ag Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
KR0161425B1 (ko) * 1995-08-22 1999-02-01 김광호 반도체 장치의 배선 형성 방법
US5552344A (en) * 1995-11-16 1996-09-03 Taiwan Semiconductor Manufacturing Company Non-etchback self-aligned via size reduction method employing ozone assisted chemical vapor deposited silicon oxide
KR100200713B1 (ko) * 1996-06-25 1999-06-15 윤종용 반도체 장치의 제조 방법
US6218289B1 (en) * 1996-09-25 2001-04-17 Vanguard International Semiconductor Corporation Method for contact anneal in a doped dielectric layer without dopant diffusion problem
JP2924814B2 (ja) * 1996-09-26 1999-07-26 日本電気株式会社 半導体装置の製造方法
JP2937140B2 (ja) * 1996-10-09 1999-08-23 日本電気株式会社 半導体装置の製造方法
US6384466B1 (en) * 1998-08-27 2002-05-07 Micron Technology, Inc. Multi-layer dielectric and method of forming same
US6221733B1 (en) * 1998-11-13 2001-04-24 Lattice Semiconductor Corporation Reduction of mechanical stress in shallow trench isolation process
TW404009B (en) * 1999-01-27 2000-09-01 United Microelectronics Corp The method of manufacturing self-aligned contact (SAC)
DE19935130C1 (de) * 1999-07-27 2001-02-22 Siemens Ag Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
US6090707A (en) * 1999-09-02 2000-07-18 Micron Technology, Inc. Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
US6180454B1 (en) * 1999-10-29 2001-01-30 Advanced Micro Devices, Inc. Method for forming flash memory devices
DE10032795C2 (de) * 2000-06-28 2002-06-13 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
US20020090763A1 (en) * 2001-01-05 2002-07-11 Hua-Chou Tseng Method of forming a substrate contact electrode in a SOI wafer
JP2003023117A (ja) * 2001-07-10 2003-01-24 Hitachi Ltd 半導体集積回路装置の製造方法
KR100432785B1 (ko) * 2001-12-20 2004-05-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2003203973A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
AU2003233581A1 (en) * 2002-05-21 2003-12-12 Aviza Technology, Inc Method of depositing an oxide film by chemical vapor deposition
KR100470722B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 반도체 장치의 콘택홀 형성방법
JP4131648B2 (ja) * 2002-07-10 2008-08-13 株式会社東芝 半導体装置および半導体装置の製造方法
US7126198B2 (en) * 2002-09-03 2006-10-24 Agere Systems Inc. Protruding spacers for self-aligned contacts
US7232762B2 (en) * 2004-06-16 2007-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved low power SRAM contact

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669154A (ja) * 1992-08-20 1994-03-11 Ricoh Co Ltd スル−ホ−ル構造およびその製造方法
JPH08255791A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体装置の層間絶縁膜の形成方法
JPH1174486A (ja) * 1997-06-24 1999-03-16 Matsushita Electron Corp 半導体装置及びその製造方法
JPH1174249A (ja) * 1997-08-30 1999-03-16 Samsung Electron Co Ltd 半導体装置のコンタクトホール洗浄方法
JPH11195703A (ja) * 1997-12-29 1999-07-21 Sony Corp 半導体装置の製造方法
JP2000232077A (ja) * 1999-02-10 2000-08-22 Applied Materials Inc 半導体製造装置
JP2002343740A (ja) * 2001-05-14 2002-11-29 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060223332A1 (en) 2006-10-05
CN1841700A (zh) 2006-10-04
CN100403515C (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
US7736991B2 (en) Method of forming isolation layer of semiconductor device
JP2006196843A (ja) 半導体装置およびその製造方法
JP2008066689A (ja) 半導体素子の製造方法
JP5091452B2 (ja) 半導体装置の製造方法
JP2009027161A (ja) フラッシュメモリ素子の製造方法
JP4984106B2 (ja) フラッシュメモリ素子の製造方法
KR100389034B1 (ko) 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치
JP5160738B2 (ja) 半導体素子の製造方法
JP2009010316A (ja) フラッシュメモリ素子の形成方法
KR100941865B1 (ko) 반도체 소자의 제조방법
JP2006287184A (ja) 半導体素子の製造方法
JP4445403B2 (ja) 半導体装置の製造方法
US10381449B2 (en) Method of manufacturing memory device
JP2006032919A (ja) 半導体素子のストレージノードコンタクトの形成方法
KR20060122139A (ko) 플래쉬 메모리 소자의 제조방법
KR100578646B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
KR101032115B1 (ko) 반도체 소자의 플러그 형성방법
KR20070053842A (ko) 반도체소자의 트랜치 아이솔레이션 형성방법
KR100865037B1 (ko) 플래시 메모리 소자의 제조 방법
JP2005093816A (ja) 半導体装置の製造方法および半導体装置
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2008118100A (ja) フラッシュメモリ素子の製造方法
JP2008047691A (ja) 半導体装置の製法
KR100861307B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204