JPH1174486A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 容量素子に作用するストレスに起因した特性
の劣化を抑制して、容量素子が優れた特性を発揮し得る
構造を有する半導体装置を提供する。 【解決手段】 半導体装置が、半導体集積回路が形成さ
れている支持基板の上に形成された、下部電極と容量絶
縁膜と上部電極とを有する容量素子と、該容量素子を覆
うように形成された第１の保護絶縁膜と、該第１の保護
絶縁膜に設けられた第１のコンタクトホールを介して該
半導体集積回路及び該容量素子に電気的に接続されてい
る、該第１の保護絶縁膜の上に選択的に形成された第１
の配線層と、該第１の配線層を覆うように形成された、
オゾンＴＥＯＳ膜からなる第２の保護絶縁膜と、該第２
の保護絶縁膜に設けられた第２のコンタクトホールを介
して該第１の配線層に電気的に接続されている、該第２
の保護絶縁膜の上に選択的に形成された第２の配線層
と、該第２の配線層を覆うように形成された第３の保護
絶縁膜と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高誘電率を有する
誘電体膜或いは強誘電体膜を容量絶縁膜とする容量素子
を備える半導体装置、及びその製造方法に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータの高速化や
低消費電力化と共に民生用電子電気機器の機能が一段と
高度化するにつれて、その中で使用される半導体装置に
おける半導体素子の微細化が、急速に進展している。そ
れに伴って、電子電気機器から発生する電磁波雑音であ
る不要輻射が、大きな問題となっている。

【０００３】この不要輻射を低減する目的で、高誘電率
を有する誘電体（以下、「高誘電体」と称する）の膜を
容量絶縁膜として使用して大容量の容量素子を半導体素
子などに内蔵する技術が、注目を浴びている。更に、ダ
イナミックＲＡＭ（ＤＲＡＭ）の高集積化に伴って、容
量絶縁膜として、従来から使用されてきた酸化シリコン
膜或いは窒化シリコン膜に代わって、高誘電体膜を使用
する技術が、広く研究されている。

【０００４】また、低電圧で動作可能で且つ高速の書き
込み及び読み出しが可能な不揮発性ＲＡＭの実用化を実
現するために、自発分極特性を有する強誘電体膜に関す
る研究開発が、盛んに行われている。

【０００５】上記のような特徴を備えた半導体装置を実
現する際の最重要課題は、容量素子の特性を劣化させる
ことなく多層配線を実現できる構造、及びその製造プロ
セスを開発することである。

【０００６】以下では、図面を参照しながら、従来技術
における半導体装置の製造方法の一例を説明する。図１
０（ａ）〜（ｅ）は、ある従来の半導体装置５００の製
造方法の各工程を説明する断面図である。

【０００７】まず、図１０（ａ）に示すように、支持基
板１の上に、ゲート電極１及びソース／ドレイン領域３
を有するＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）
を含む集積回路４と、素子分離用の絶縁層５とを、形成
する。それらの上には層間絶縁膜６を形成し、更にその
上には、容量素子１０の下部電極７となる膜を、スパッ
タ法或いは電子ビーム蒸着法で形成する。続いて、その
上に、高誘電体或いは強誘電体で形成された容量絶縁膜
８を有機金属堆積法、有機金属化学気相成長法、或いは
スパッタ法で、更にその上に上部電極９となる膜をスパ
ッタ法或いは電子ビーム蒸着法で、順次形成する。その
後に、上記の積層された膜７、８、及び９を所望の形状
にパターニングして、容量素子１０を形成する。

【０００８】次に、図１０（ｂ）に示すように、容量素
子１０を覆う第１の保護絶縁膜１１を層間絶縁膜６の上
に形成する。そして、第１の保護絶縁膜１１を貫通して
容量素子１０の下部電極７或いは上部電極９に至るコン
タクトホール１２、並びに第１の保護絶縁膜１１と層間
絶縁膜６とを貫通してソース／ドレイン領域３などに達
するコンタクトホール１３を、それぞれ形成する。そし
て、導電膜を第１の保護絶縁膜１１の上とコンタクトホ
ール１２及び１３の中とにスパッタ法で形成し、更に所
定の形状にパターニングして、集積回路４と容量素子１
０とを電気的に接続する第１の配線層１４を形成する。
その後に、熱処理を実施する。次に、図１０（ｃ）に示
すように、第１の配線層１４を被覆する第２の保護絶縁
膜１５を、これまでに形成された構造の上に形成する。
この第２の保護絶縁膜１５は、プラズマ状態のオルト珪
酸テトラエチル（ＴＥＯＳ）を用いてプラズマＣＶＤ法
によって形成された酸化シリコン膜（以下では、「プラ
ズマＴＥＯＳ膜」と称する）、或いは、上記のようなプ
ラズマＴＥＯＳ膜とＳＯＧ（silicon-onglass）膜との
積層膜を、エッチバック法によってほぼ平坦化すること
によって、形成される。

【０００９】その後に、図１０（ｄ）に示すように、第
２の保護絶縁膜１５を貫通して第１の配線層１４に至る
コンタクトホール１６を形成する。そして、第１の配線
層１４に電気的に接続される第２の配線層１７を、第２
の保護絶縁膜１５の上とコンタクトホール１６の中とに
選択的に形成し、更に熱処理を行う。

【００１０】最後に、図１０（ｅ）に示すように、第２
の配線層１７を覆う第３の保護絶縁膜１８を、これまで
に形成された構造の上に形成する。以上の工程によっ
て、従来の半導体装置５００が形成される。

【００１１】

【発明が解決しようとする課題】上述の従来の半導体装
置５００の製造方法において、第２の保護絶縁膜１５
を、段差を有さずに且つその上面が十分に滑らかで、十
分なステップカバレッジ特性を有するように形成する必
要がある。これは、もし、第２の保護絶縁膜１５に段差
が存在すると、その上に形成される第２の配線層１７
が、その段差部で途切れる恐れがあるからである。この
ため、プラズマＴＥＯＳ膜からなる上記の従来技術によ
る第２の保護絶縁膜１５は、容量素子１０の上部電極９
の上に形成された第１の配線層１４の上部では、その厚
さｈ₁（図１０（ｃ）参照）が約１μｍ以上、高誘電体
膜或いは強誘電体膜で構成された容量絶縁膜８のエッジ
部の上に形成された第１の保護絶縁膜１１の上では、そ
の厚さｈ₂（図１０（ｃ）参照）が約２μｍ以上に、そ
れぞれ設定される必要がある。

【００１２】しかし、一般に、単位膜厚あたりの力が一
定であれば、膜が厚いほど、より強いテンサイルストレ
スやコンプレッシブストレスが作用する。従って、上記
の従来の構成のように厚い第２の保護絶縁膜１５が形成
されると、その下に位置する容量素子１０に、大きなス
トレスが作用することになる。

【００１３】特に、プラズマＴＥＯＳ膜を使用して第２
の保護絶縁膜１５を形成すると、容量絶縁膜８に対して
コンプレッシブストレスを作用させるために、容量絶縁
膜８を構成する誘電体材料の分極を妨げる作用を及ぼ
す。この結果として、高誘電体膜或いは強誘電体膜で構
成された容量絶縁膜８の物理特性が劣化する。

【００１４】なお、本願明細書中で述べる「ストレス」
とは、膜を縮ませる力（以下、「テンサイルストレス」
と称する）、及び／或いは、膜を膨張させる力（以下、
「コンプレッシブストレス」と称する）を意味する。

【００１５】本発明は、上記の課題を解決するためにな
されたものであり、その目的は、（１）容量素子に作用
するストレスに起因した特性の劣化を抑制して、容量素
子が優れた特性を発揮し得る構造を有する半導体装置を
提供すること、及び（２）そのような半導体装置の製造
方法を提供すること、である。

【００１６】

【課題を解決するための手段】本発明の半導体装置は、
半導体集積回路が形成されている支持基板の上に形成さ
れた、下部電極と容量絶縁膜と上部電極とを有する容量
素子と、該容量素子を覆うように形成された第１の保護
絶縁膜と、該第１の保護絶縁膜に設けられた第１のコン
タクトホールを介して該半導体集積回路及び該容量素子
に電気的に接続されている、該第１の保護絶縁膜の上に
選択的に形成された第１の配線層と、該第１の配線層を
覆うように形成された、オゾンＴＥＯＳ膜からなる第２
の保護絶縁膜と、該第２の保護絶縁膜に設けられた第２
のコンタクトホールを介して該第１の配線層に電気的に
接続されている、該第２の保護絶縁膜の上に選択的に形
成された第２の配線層と、該第２の配線層を覆うように
形成された第３の保護絶縁膜と、を備えており、そのこ
とによって上記の目的が達成される。

【００１７】ある実施形態では、前記容量絶縁膜は、高
誘電率を有する誘電体膜、或いは強誘電体膜から形成さ
れている。

【００１８】ある実施形態では、前記第２の配線層は、
前記容量素子の少なくとも一部を覆うように前記第２の
保護絶縁膜の上に形成されている。

【００１９】前記第３の保護絶縁膜は、酸化シリコン膜
と窒化シリコン膜との積層膜であり得る。

【００２０】ある実施形態では、前記第１の配線層と前
記第２の保護絶縁膜との間であって、前記容量素子が形
成されている箇所を除く領域に形成された水素供給膜を
更に備えている。

【００２１】前記第１の配線層が、チタンと窒化チタン
とアルミニウムと窒化チタンとの積層膜、チタンと窒化
チタンとアルミニウムとの積層膜、チタンとチタンタン
グステンとアルミニウムとチタンタングステンとの積層
膜、或いはチタンとチタンタングステンとアルミニウム
との積層膜であり得る。

【００２２】好ましくは、３４５０ｃｍ^-1に相当する波
長に対する前記第２の保護絶縁膜のＳｉ−ＯＨ結合吸収
係数が８００ｃｍ^-1以下である。

【００２３】好ましくは、前記第２の保護絶縁膜が、１
×１０⁷ｄｙｎ／ｃｍ²以上且つ３×１０⁹ｄｙｎ／ｃｍ²
以下のテンサイルストレスを有している。

【００２４】好ましくは、前記第２の保護絶縁膜の厚さ
が０．３μｍ以上且つ１μｍ以下である。

【００２５】前記第２の配線層が、チタンとアルミニウ
ムと窒化チタンとの積層膜、チタンとアルミニウムとの
積層膜、或いはチタンとアルミニウムとチタンタングス
テンとの積層膜であり得る。

【００２６】本発明の半導体装置の製造方法は、半導体
集積回路が形成されている支持基板の上に、下部電極と
容量絶縁膜と上部電極とを順次形成して容量素子を形成
する工程と、該容量素子を覆うように第１の保護絶縁膜
を形成する工程と、該第１の保護絶縁膜に第１のコンタ
クトホールを形成する工程と、該半導体集積回路及び該
容量素子に電気的に接続する第１の配線層を、該第１の
コンタクトホールの中と該第１の保護絶縁膜の上の所定
の領域とに選択的に形成する工程と、該第１の配線層を
覆う第２の保護絶縁膜をオゾンＴＥＯＳ膜から形成する
工程と、該第２の保護絶縁膜に第１の熱処理を施す工程
と、該第２の保護絶縁膜に第２のコンタクトホールを形
成する工程と、該第１の配線層に電気的に接続する第２
の配線層を、該第２のコンタクトホールの中と該第２の
保護絶縁膜の上の所定の領域とに選択的に形成する工程
と、該第２の配線層に第２の熱処理を施す工程と、該第
２の配線層を覆う第３の保護絶縁膜を形成する工程と、
を包含しており、そのことによって、前述の目的が達成
される。

【００２７】ある実施形態では、前記容量絶縁膜を、高
誘電率を有する誘電体膜、或いは強誘電体膜から形成す
る。

【００２８】ある実施形態では、前記第２の配線層をマ
スクとして使用して、前記第２の保護絶縁膜を、前記第
１の配線層が露出しない程度までエッチバックする工程
を更に含む。

【００２９】ある実施形態では、前記第２の配線層を、
前記容量素子の少なくとも一部を覆うように前記第２の
保護絶縁膜の上に形成する。

【００３０】ある実施形態では、前記第３の保護絶縁膜
を酸化シリコン膜と窒化シリコン膜との積層膜として形
成し、該酸化シリコン膜を、常圧ＣＶＤ法、減圧ＣＶＤ
法、或いはプラズマＣＶＤ法によって、シラン、ジシラ
ン、或いはオゾンＴＥＯＳを用いて、テンサイルストレ
スを有するように形成する。

【００３１】ある実施形態では、前記第１の配線層の形
成後に、前記容量素子が形成されている領域を除く該第
１の配線層の上に水素供給膜を形成し、その後に第３の
熱処理を施す工程を更に含む。

【００３２】前記水素供給膜を、プラズマＣＶＤ法によ
って窒化シリコン膜或いは窒化酸化シリコン膜から形成
し得る。

【００３３】好ましくは、前記水素供給膜の形成後の前
記第３の熱処理が、３００℃以上且つ４５０℃以下の温
度で実施される。

【００３４】好ましくは、前記水素供給膜の形成後の前
記第３の熱処理が、酸素、窒素、アルゴン、或いはこれ
らの混合ガスの雰囲気中で実施される。

【００３５】前記第１の保護絶縁膜を、常圧ＣＶＤ法或
いは減圧ＣＶＤ法によってシラン、ジシラン、或いはオ
ゾンＴＥＯＳを用いて形成された酸化シリコン膜によっ
て構成し得る。

【００３６】前記第１の保護絶縁膜を、常圧ＣＶＤ法或
いは減圧ＣＶＤ法によって形成されたリンドープ酸化シ
リコン膜によって構成し得る。

【００３７】好ましくは、前記オゾンＴＥＯＳ膜を用い
て前記第２の保護絶縁膜を形成する際のオゾン濃度を
５．５％以上に設定する。

【００３８】好ましくは、前記第１の熱処理後の前記第
２の保護絶縁膜が１×１０⁷ｄｙｎ／ｃｍ²以上且つ２×
１０⁹ｄｙｎ／ｃｍ²以下のテンサイルストレスを有して
いる。

【００３９】好ましくは、前記第１の熱処理が、３００
℃以上且つ４５０℃以下の温度で実施される。

【００４０】好ましくは、前記第１の熱処理が、少なく
とも酸素を含む雰囲気中で実施される。

【００４１】好ましくは、前記第２の熱処理が、３００
℃以上且つ４５０℃以下の温度で実施される。

【００４２】好ましくは、前記第２の熱処理が、窒素、
アルゴン、及びヘリウムのうちの少なくとも１つを含む
雰囲気中で実施される。

【００４３】上述の本発明によれば、成膜時にセルフリ
フローするオゾンＴＥＯＳ膜を用いて第２の保護絶縁膜
を形成することによって、容量素子の上方に相当する箇
所であっても第２の保護絶縁膜を厚くせずに（具体的に
は、約１μｍ以下の厚さで）、段差を生じさせずにその
上面を十分に滑らかにして、十分なステップカバレッジ
性を得ることができる。このように形成される第２の保
護絶縁膜が薄くて良いので、本発明によれば、形成され
る容量素子へ作用するストレスが低減される。

【００４４】更に、オゾンＴＥＯＳ膜を利用すれば、作
用するストレスの向きがテンサイルストレスであるの
で、ストレスに起因した容量素子の特性劣化が抑制され
る。

【００４５】第２の配線層を、容量素子の少なくとも一
部を覆うように第２の保護絶縁膜の上に形成すれば、第
３の保護絶縁膜から容量素子に作用するストレスを、容
量素子の上に形成された第２の配線層によって相殺する
ことができるので、容量素子へ作用するストレスが低減
される。

【００４６】第３の保護絶縁膜を酸化シリコン膜と窒化
シリコン膜との積層膜とすれば、成膜時に酸化シリコン
膜が有するストレスがテンサイルストレスであるので、
その上に、プラズマＣＶＤで形成された大きなコンプレ
ッシブストレスを有する窒化シリコン膜を形成すること
によって、第３の保護絶縁膜に印加されるストレスが相
殺されて、結果的に、容量素子へ作用するストレスの影
響が低減される。

【００４７】また、上記のような水素供給膜を設けれ
ば、その水素供給膜のアニール処理（熱処理）によっ
て、その中に含まれている水素を半導体集積回路が形成
されている支持基板に至るまで熱拡散させて、支持基板
（半導体集積回路）が製造プロセス中で受けたダメージ
を回復させることができる。上記の水素供給膜として
は、十分な水素を含有している窒化シリコン膜或いは窒
化酸化シリコン膜を利用することができる。また、水素
供給膜の形成後の上記アニール処理（熱処理）を、酸
素、窒素、アルゴン、或いはこれらの混合ガスの雰囲気
中で実施すれば、水素の熱拡散がスムーズに行われる。

【００４８】第１の配線層及び／或いは第２の配線層を
上記のような積層膜で形成すれば、構成材料の突き抜け
などが生じない高信頼性の配線層を得ることができる。

【００４９】第２の保護絶縁膜であるオゾンＴＥＯＳ膜
において、３４５０ｃｍ^-1に相当する波長に対するＳｉ
−ＯＨ結合吸収係数が８００ｃｍ^-1以下であれば、オゾ
ンＴＥＯＳ膜の中の含有水分量をできるだけ少なくする
ことができて、容量素子への水分（特にＯＨ基やＨ基）
の侵入や成膜工程後の熱処理によるクラックの発生を抑
制することができる。

【００５０】第２の保護絶縁膜であるオゾンＴＥＯＳ膜
が有するストレスが１×１０⁷ｄｙｎ／ｃｍ²以上且つ３
×１０⁹ｄｙｎ／ｃｍ²以下のテンサイルストレスであれ
ば、このオゾンＴＥＯＳ膜から容量素子に印加されるス
トレスに起因する容量素子への悪影響（例えば、分極の
発生の好ましくない抑制）が低減されて、容量素子の特
性が向上される。なお、この効果は、ストレスがテンサ
イルストレスであることに依ることが大きく、仮にスト
レスの絶対量が同じであるとしても、プラズマＴＥＯＳ
膜で発生するようなコンプレッシブストレスの場合に比
べて、本発明のようなオゾンＴＥＯＳ膜の場合に、容量
素子はより好ましい特性を発揮する。

【００５１】また、第２の保護絶縁膜（オゾンＴＥＯＳ
膜）の厚さを０．３μｍ〜１μｍの範囲に設定して薄膜
化することによっても、オゾンＴＥＯＳ膜の内部ストレ
スの低減、及びそこから容量素子に印加されるストレス
の低減が実現されて、容量素子の特性が向上される。ま
た、第２の配線層をマスクとする第２の保護絶縁膜のエ
ッチバックを行えば、容量素子の上方の領域（通常は第
２の配線層が形成されない領域である）に相当する第２
の保護絶縁膜を更に薄膜化（例えば０．５μｍ以下）す
ることができて、上記のストレス低減効果及びストレス
に起因する特性劣化の抑制効果が、更に向上する。

【００５２】また、第２の保護絶縁膜としてのオゾンＴ
ＥＯＳ膜の形成時のオゾン濃度を５．５％以上と高く設
定すれば、形成されるオゾンＴＥＯＳ膜のストレスが低
減されると共に、その水分含有量が低減され、更には熱
処理時のクラックの発生も抑制されて、容量素子の特性
が向上される。

【００５３】第１の保護絶縁膜を、常圧ＣＶＤ法或いは
減圧ＣＶＤ法によってシラン、ジシラン、或いはオゾン
ＴＥＯＳ膜を用いて形成された酸化シリコン膜によっ
て、或いは、常圧ＣＶＤ法或いは減圧ＣＶＤ法によって
形成されたリンドープ酸化シリコン膜によって構成すれ
ば、信頼性のある保護絶縁膜が形成される。

【００５４】第２の保護絶縁膜（オゾンＴＥＯＳ膜）に
対する熱処理（第１の熱処理）を３００℃以上且つ４５
０℃以下の温度で実施すれば、オゾンＴＥＯＳ膜の緻密
化が図れる。また、上記の熱処理を酸素を含む雰囲気中
で行えば、容量絶縁膜への酸素の供給が実現されて、容
量素子の特性が向上される。

【００５５】一方、第２の配線層に対する熱処理（第２
の熱処理）を、好ましくは上記の条件で行えば、第２の
配線層の緻密化及び低ストレス化が達成される。

【００５６】

【発明の実施の形態】

（第１の実施形態）図１（ａ）〜（ｅ）は、本発明の第
１の実施形態における半導体装置１００の製造方法の各
工程を説明する断面図である。

【００５７】まず、図１（ａ）に示すように、シリコン
などの材料からなる支持基板１の上に、ゲート電極１及
びソース／ドレイン領域３を有するＭＯＳＦＥＴなどを
含む集積回路４と、素子分離用の絶縁層５とを、形成す
る。それらの上には層間絶縁膜６を形成し、更にその上
には、容量素子１０の下部電極７となる膜を、スパッタ
法或いは電子ビーム蒸着法で形成する。続いて、その上
に、高誘電体或いは強誘電体で形成された容量絶縁膜８
を、有機金属堆積法、有機金属化学気相成長法、或いは
スパッタ法で、更にその上に上部電極９となる膜をスパ
ッタ法或いは電子ビーム蒸着法で、順次形成する。その
後に、上記の積層された膜７、８、及び９を所望の形状
にパターニングして、容量素子１０を形成する。

【００５８】なお、層間絶縁膜６の形成を省略して、容
量素子１０を素子分離用絶縁膜５の上に直接に形成して
も良い。これは、以下に説明する各実施形態でも、同様
である。

【００５９】容量素子１０の下部電極７及び上部電極９
は、白金、パラジウム、ルテニウム、酸化ルテニウム、
イリジウム、或いは酸化イリジウムなどを用いて形成す
ることができる。また、容量絶縁膜８を高誘電体材料を
用いて構成する場合には、その比誘電率が２０〜５００
であるような材料を使用し得る。或いは、容量絶縁膜８
を強誘電体材料を用いて構成する場合には、外部から電
圧を印加しなくても分極（残留分極：remnant polariza
tion）を有する材料を使用し得る。具体的には、容量絶
縁膜８を構成する高誘電体材料或いは強誘電体材料とし
て、Ｂａ_1-xＳｒ_xＴｉＯ₃、ＳｒＴｉＯ₃、Ｔａ₂Ｏ₅、Ｐ
ｂＺｒ_1-xＴｉ_xＯ₃、ＳｒＢｉ₂Ｔａ₂Ｏ ₉、ＳｒＢｉ₂Ｔ
ａ_xＮｂ_1-xＯ₉等が使用され得る。

【００６０】次に、図１（ｂ）に示すように、容量素子
１０を覆う第１の保護絶縁膜１１１として、オゾンを含
む常圧雰囲気下でのガス状ＴＥＯＳを原料ガスとして用
いた熱ＣＶＤ法により、酸化シリコン膜１１１（以下で
は、「オゾンＴＥＯＳ膜」と称する）を層間絶縁膜６の
上に形成する。そして、第１の保護絶縁膜１１１を貫通
して容量素子１０の下部電極７或いは上部電極９に至る
コンタクトホール１２、並びに第１の保護絶縁膜１１１
と層間絶縁膜６とを貫通してソース／ドレイン領域３な
どに達するコンタクトホール１３を、それぞれ形成す
る。そして、チタンと窒化チタンとアルミニウムと窒化
チタンとの積層膜を、第１の保護絶縁膜１１１の上とコ
ンタクトホール１２及び１３の中とにスパッタ法などに
よって形成し、更に所定の形状にパターニングして、集
積回路４と容量素子１０とに電気的に接続する第１の配
線層１４を形成する。

【００６１】次に、図１（ｃ）に示すように、第１の配
線層１４が形成された第１の保護絶縁膜１１１の上であ
って容量素子１０の形成箇所を除く領域に、集積回路４
に水素を供給するための水素供給膜１９をプラズマＣＶ
Ｄ法によって形成する。その後に、水素供給膜１９の中
の水素を熱拡散させるために、約４５０℃で約１時間に
渡って酸素雰囲気中でアニール処理する。この水素供給
膜１９は、例えば窒化シリコン膜或いは窒化酸化シリコ
ン膜で形成され、その中に十分な水素量を有している。

【００６２】上記アニール処理は、水素供給膜１９から
集積回路４が作り込まれた支持基板１まで、熱拡散によ
って水素を到達させて、集積回路４が容量絶縁膜の形成
時に必要な６００℃以上の温度での酸素アニール工程中
にコンタクト１３を形成するためのドライエッチング工
程で受けたダメージを回復させるために実施されるもの
であって、その処理温度は、約３００℃以上且つ約４５
０℃以下であれば良い。また、酸素雰囲気に代えて、窒
素雰囲気或いはアルゴン雰囲気、または、酸素と窒素及
び／或いはアルゴンとの混合ガスなどの酸素を含む混合
ガス雰囲気の中で、アニール処理を行っても良い。

【００６３】次に、第１の配線層１４を被覆する第２の
保護絶縁膜１５１としてのオゾンＴＥＯＳ膜を、これま
でに形成された構造の上に形成する。オゾンＴＥＯＳ膜
は、成膜時にセルフリフローし、且つ薄膜でありなが
ら、段差を有さず且つその上面が十分に滑らかな、良好
なステップカバレッジ特性を有する第２の保護絶縁膜１
５１を、形成することが可能である。

【００６４】上記の点を、図１１（ａ）及び（ｂ）を参
照して更に説明する。

【００６５】図１１（ａ）は、従来のプラズマＣＶＤ法
によって、基板表面５１に形成されている配線パターン
５０を覆う酸化シリコン膜（プラズマＴＥＯＳ膜）１５
を形成した場合の断面形状を、模式的に示している。一
方、図１１（ｂ）は、本発明のようにオゾンを含む雰囲
気中での熱ＣＶＤ法によって、基板表面５１に形成され
ている配線パターン５０を覆う酸化シリコン膜（オゾン
ＴＥＯＳ膜）１５１を形成した場合の断面形状を、模式
的に示している。

【００６６】プラズマＣＶＤでは、プラズマ中（気相
中）で固体状の酸化シリコン粒が形成されて、それが基
板表面５１や配線パターン５０の表面に付着する。従っ
て、その付着確率は何れの場所でも均等であって、結果
として、形成されるプラズマＴＥＯＳ膜１５は、配線パ
ターン５０の上に相当する領域５２でも、隣接する配線
パターン５０の間に相当する領域５３でも、ほぼ同じ厚
さとなる。従って、形成されるプラズマＴＥＯＳ膜１５
の上面を滑らかにしようとすれば、プラズマＴＥＯＳ膜
１５を厚く形成する必要が生じる。

【００６７】それに対して、オゾンを含む雰囲気中での
熱ＣＶＤ法では、原料ガスであるガス状ＴＥＯＳが基板
表面５１や配線パターン５０の表面で酸素と反応して、
酸化シリコンが形成される。このとき、この反応は、配
線パターン５０の上に相当する領域５２に比べて、隣接
する配線パターン５０の間に相当する領域５３で、より
発生し易い。従って、形成されるオゾンＴＥＯＳ膜１５
１は、まず領域５３を埋めるように形成され、その後に
次第に領域５２に拡がる（セルフリフローする）。従っ
て、オゾンＴＥＯＳ膜１５１は、比較的薄くても、その
上面が滑らかになる。

【００６８】例えば、このオゾンＴＥＯＳ膜からなる第
２の保護絶縁膜１５１の上に第２の配線層１７を断線せ
ずに形成するために必要な第２の保護絶縁膜１５１の厚
さは、容量素子１０の上部電極９の上に形成された第１
の配線層１４の上部では、ｈ ₃（図１（ｃ）参照）＝約
０．８μｍとなり、高誘電体膜或いは強誘電体膜で構成
された容量絶縁膜８のエッジ部の上に形成された第１の
保護絶縁膜１１１の上では、ｈ₄（図１（ｃ）参照）＝
約０．５μｍとなる。従って、従来技術におけるプラズ
マＴＥＯＳ膜によって第２の保護絶縁膜を形成する場合
に比べて、かなりの薄膜化を達成しながら十分なステッ
プカバレッジ特性を達成することが可能になる。

【００６９】なお、上記のプロセスにおけるオゾンは、
活性な元素として、より低温での酸化シリコンの形成反
応を可能にする。

【００７０】続いて、第１の熱処理として、約４５０℃
で約１時間に渡って酸素雰囲気中でアニール処理を行っ
て、第２の保護絶縁膜１５１であるオゾンＴＥＯＳ膜を
緻密化させるとともに、容量素子１０に酸素を供給す
る。

【００７１】その後に、図１（ｄ）に示すように、第２
の保護絶縁膜１５１を貫通して第１の配線層１４に至る
コンタクトホール１６を形成する。そして、チタンとア
ルミニウムと窒化チタンとの積層膜を、第２の保護絶縁
膜１５１の上とコンタクトホール１６の中とにスパッタ
法などによって形成し、更に所定の形状にパターニング
して、第１の配線層１４に電気的に接続する第２の配線
層１７を形成する。その後に、第２の熱処理として約４
００℃で約３０分間に渡って窒素雰囲気中でアニール処
理を行い、第２の配線層１７を緻密化且つ低ストレス化
する。

【００７２】最後に、図１（ｅ）に示すように、第２の
配線層１７を覆う第３の保護絶縁膜１８として、プラズ
マＣＶＤ法による窒化シリコン膜をこれまでに形成され
た構造の上に形成する。以上の工程によって、本発明の
第１の実施形態における半導体装置１００が形成され
る。

【００７３】以上のように、第２の保護絶縁膜１５１と
してオゾンＴＥＯＳ膜を使用する本実施形態の半導体装
置１００の構成によれば、十分なステップカバレッジが
得られるので、第２の保護絶縁膜１５１のうちで容量素
子１０の上に位置する箇所の厚さを薄くすることができ
る。これによって、容量素子１０に作用するストレス
が、低減される。

【００７４】なお、上記の説明で設けている水素供給膜
１９は、製造プロセス中に集積回路４がダメージを受け
ない場合には、その形成を省略するができる。その場合
の半導体装置１５０の構成（断面図）を、図２に示す。
この図２に示される構成であっても、容量素子１０の特
性は、図１（ａ）〜（ｅ）を参照して説明したプロセス
で製造される構成を有する半導体装置１００の特性と、
同等になる。なお、図２の構成において、図１（ａ）〜
（ｅ）に示したものと同じ構成要素には同じ参照番号を
付しており、その説明はここでは省略する。

【００７５】先にも述べたように、上述の製造プロセス
におけるオゾンＴＥＯＳの形成は、原料ガスとしてのガ
ス状ＴＥＯＳとオゾンとを同時に供給することによって
基板上に酸化シリコン膜を形成する熱ＣＶＤ法であり、
形成時のプラズマ励起は必要とされない。

【００７６】図３は、上述のようにオゾンＴＥＯＳ膜か
らなる第２の保護絶縁膜１５１を使用する場合、及び従
来技術のようにプラズマＴＥＯＳ膜からなる第２の保護
絶縁膜を使用する場合の各々について、ＳｒＢｉ₂Ｔａ₂
Ｏ₉膜を容量絶縁膜８として形成される容量素子１０の
特性（具体的には、残留分極量及び絶縁耐圧）を比較す
る図である。なお、図３のデータの測定にあたって、従
来技術に係わるプラズマＴＥＯＳ膜としては、まず３．
４μｍの厚さまで成膜した後に、レジストエッチバック
法によって１．５μｍまで薄くして形成した。一方、本
発明の第１の実施形態に係わるオゾンＴＥＯＳ膜は、エ
ッチバック法を使用することなく厚さ１μｍに形成し
た。

【００７７】なお、図３のデータの測定において、残留
分極量は、電極面積が２３μｍ²であって個々が上述し
た構造を有する容量素子を１１０個並列に接続したサン
プルを作成し、RT6000A Ferroelectric Testerによって
測定を行った。一方、絶縁耐圧は、上記のサンプルに対
して、HP4195Bによって測定を行った。

【００７８】図３より、従来技術に係わるプラズマＴＥ
ＯＳ膜を使用する場合、形成された容量素子の残留分極
量が３μＣ／ｃｍ²、絶縁耐圧が７Ｖであったのに対し
て、本発明に係わるオゾンＴＥＯＳ膜を使用する場合、
形成された容量素子の残留分極量が１０μＣ／ｃｍ²、
及び絶縁耐圧が３０Ｖであった。これより、本発明の第
１の実施形態によれば、残留分極量に関しては７μＣ／
ｃｍ²、絶縁耐圧に関しては２３Ｖの向上が実現され
た。

【００７９】（第２の実施形態）図４（ａ）〜（ｅ）
は、本発明の第２の実施形態における半導体装置２００
の製造方法の各工程を説明する断面図である。本実施形
態では、第１の実施形態とは異なり、オゾンＴＥＯＳ膜
による第２の保護絶縁膜１５１を形成した後に、第２の
配線層１７をマスクとして使用して、第２の保護絶縁膜
１５１の所定箇所を選択的にエッチバックしている。

【００８０】まず、図４（ａ）〜（ｃ）に示す各工程を
実施する。但し、これらの各工程は、第１の実施形態に
において図１（ａ）〜（ｃ）を参照して説明した工程と
同様である。対応する構成要素には同じ参照番号を付し
ており、その説明はここでは省略する。

【００８１】図４（ａ）〜（ｃ）に示す各工程の実施後
に、図４（ｄ）に示すように、第２の保護絶縁膜１５１
を貫通して第１の配線層１４に至るコンタクトホール１
６を形成する。そして、チタンとアルミニウムと窒化チ
タンとの積層膜を、第２の保護絶縁膜１５１の上とコン
タクトホール１６の中とにスパッタ法などによって形成
し、更に所定の形状にパターニングして、第１の配線層
１４に電気的に接続する第２の配線層１７を形成する。

【００８２】その後に、第２の配線層１７をマスクとし
て使用して、第２の保護絶縁膜１５１を、第１の配線層
１４が露出しない程度までエッチバックする。その後
に、第２の熱処理として、約４００℃で約３０分間に渡
って窒素雰囲気中でアニール処理を行って、第２の配線
層１７を緻密化且つ低ストレス化する。

【００８３】最後に、図４（ｅ）に示すように、第２の
配線層１７を覆う第３の保護絶縁膜１８として、プラズ
マＣＶＤ法による窒化シリコン膜をこれまでに形成され
た構造の上に形成する。以上の工程によって、本発明の
第２の実施形態における半導体装置２００が形成され
る。

【００８４】一般に、第２の配線層１７は、第２の保護
絶縁膜１５１のうちで容量素子１０の上に位置する箇所
には形成されない。従って、以上のように、第２の保護
絶縁膜１５１としてオゾンＴＥＯＳ膜を使用し、且つ、
第２の配線層１７をマスクとして上記のオゾンＴＥＯＳ
膜からなる第２の保護絶縁膜１５１をエッチバックして
得られる本実施形態の半導体装置２００の構成によれ
ば、第２の保護絶縁膜１５１のうちで容量素子１０の上
に位置する箇所の厚さを、第１の実施形態の半導体装置
１００の構成に比べて更に薄くすることができる。これ
によって、容量素子１０に作用するストレスが、更に低
減される。

【００８５】図５は、上述のようにオゾンＴＥＯＳ膜か
らなる第２の保護絶縁膜１５１をエッチバックする場
合、及び第１の実施形態のようにオゾンＴＥＯＳ膜から
なる第２の保護絶縁膜１５１をエッチバックしない場合
の各々について、ＳｒＢｉ₂Ｔａ₂Ｏ₉膜を容量絶縁膜８
として形成される容量素子１０の特性（具体的には、残
留分極量及び絶縁耐圧）を比較する図である。図５のデ
ータの測定にあたって、オゾンＴＥＯＳ膜からなる第２
の保護絶縁膜１５１は、まず１μｍの厚さまで成膜し
た。エッチバックする場合には、その後に０．５μｍま
で薄くし、エッチバックしない場合には、そのままの厚
さを保った。また、残留分極量及び絶縁耐圧の測定方法
・条件は、図３のデータの測定時と同様である。

【００８６】図５より、本実施形態のように第２の保護
絶縁膜１５１のエッチバック処理を伴う場合には、第１
の実施形態におけるエッチバック処理を伴わない場合の
特性（残留分極量１０μＣ／ｃｍ²、及び絶縁耐圧３０
Ｖ）に対して、残留分極量が１２μＣ／ｃｍ²、及び絶
縁耐圧が４０Ｖであった。これより、本発明の第２の実
施形態によれば、第１の実施形態に比べて、更に残留分
極量に関しては２μＣ／ｃｍ²、絶縁耐圧に関しては１
０Ｖの向上が実現された。

【００８７】（第３の実施形態）図６（ａ）〜（ｅ）
は、本発明の第３の実施形態における半導体装置３００
の製造方法の各工程を説明する断面図である。本実施形
態では、第１或いは第２の実施形態とは異なり、第１の
配線層１４に電気的に接続される第２の配線層１７を、
更に容量素子１０の上方に相当する領域に容量素子１０
を覆うように、第２の保護絶縁膜１５１の上に形成して
いる。

【００８８】まず、図６（ａ）〜（ｃ）に示す各工程を
実施する。但し、これらの各工程は、第１の実施形態に
おいて図１（ａ）〜（ｃ）を参照して説明した工程と同
様である。対応する構成要素には同じ参照番号を付して
おり、その説明はここでは省略する。

【００８９】図６（ａ）〜（ｃ）に示す各工程の実施後
に、図６（ｄ）に示すように、第２の保護絶縁膜１５１
を貫通して第１の配線層１４に至るコンタクトホール１
６を形成する。そして、チタンとアルミニウムと窒化チ
タンとの積層膜を、第２の保護絶縁膜１５１の上とコン
タクトホール１６の中とに、スパッタ法などによって形
成する。更に、この積層膜を所定の形状にパターニング
して、第１の配線層１４に電気的に接続する第２の配線
層１７を形成する。このとき、容量素子１０の上方に相
当する領域を全面的に覆うように、第２の配線層１７を
パターニングする。

【００９０】その後に、第２の配線層１７をマスクとし
て使用して、第２の保護絶縁膜１５１を、第１の配線層
１４が露出しない程度までエッチバックする。但し、こ
のエッチバック処理は、図６（ｄ）及び図（ｅ）に示す
例のように、省略可能である。その後に、第２の熱処理
として、約４００℃で約３０分間に渡って窒素雰囲気中
でアニール処理を行って、第２の配線層１７を緻密化且
つ低ストレス化する。

【００９１】最後に、図６（ｅ）に示すように、第２の
配線層１７を覆う第３の保護絶縁膜１８として、プラズ
マＣＶＤ法による窒化シリコン膜をこれまでに形成され
た構造の上に形成する。以上の工程によって、本発明の
第２の実施形態における半導体装置３００が形成され
る。

【００９２】以上のように、第２の配線層１７を容量素
子１０の上方の領域を全面的に覆うように第２の保護絶
縁膜１５１の上に形成すると、第３の保護絶縁膜１８か
ら容量素子１０に加えられるストレスが、第２の配線層
１７のうちで容量素子１０の上方に位置する部分によっ
て相殺される。この結果、容量素子１０に作用するスト
レスが、更に十分に低減される。

【００９３】図７は、上述のように、第２の保護絶縁膜
１５１の上の第２の配線層１７を容量素子１０の上方を
覆うように設けている場合、及び、第１の実施形態のよ
うに、容量素子１０の上方には第２の配線層１７を設け
ない場合の各々について、ＳｒＢｉ₂Ｔａ₂Ｏ₉膜を容量
絶縁膜８として形成される容量素子１０の特性（具体的
には、残留分極量及び絶縁耐圧）を比較する図である。
なお、図７のデータの測定にあたって、オゾンＴＥＯＳ
膜からなる第２の保護絶縁膜１５１としては、何れも厚
さ１μｍに形成した。また、残留分極量及び絶縁耐圧の
測定方法・条件は、図３のデータの測定時と同様であ
る。

【００９４】図７より、本実施形態のように第２の保護
絶縁膜１５１の上の第２の配線層１７を容量素子１０の
上方を覆うように設けている場合には、第１の実施形態
における容量素子１０の上方に第２の配線層１７が存在
しない場合の特性（残留分極量１０μＣ／ｃｍ²、及び
絶縁耐圧３０Ｖ）に対して、残留分極量が１４μＣ／ｃ
ｍ²、及び絶縁耐圧が４０Ｖであった。これより、本発
明の第３の実施形態によれば、第１の実施形態に比べ
て、更に残留分極量に関しては４μＣ／ｃｍ²、絶縁耐
圧に関しては１０Ｖの向上が実現された。

【００９５】なお、上記の第３の実施形態の説明では、
容量素子１０の上方を全面的に覆うように第２の配線層
１７を形成しているが、その代わりに、容量素子１０の
上方の少なくとも一部を覆うように第２の配線層１７を
形成すれば、上記と同様の効果が得られる。例えば、図
８（ａ）の上面図（図６（ｅ）で得られる構成の上面
図）に示すように、第２の保護絶縁膜１５１の上の第２
の配線層１７を容量素子１０の上方を全面的に覆うよう
に設ける代わりに、図８（ｂ）の上面図に示すように、
第２の配線層１７を容量素子１０の上方の領域にジグザ
ク状に形成したり、或いは図８（ｃ）の上面図に示すよ
うに、第２の配線層１７を容量素子１０の上方の領域に
メッシュ状に形成しても良い。

【００９６】以上の説明した第１〜第３の実施形態の何
れか２つ、或いは全３つを組み合わせることも、可能で
ある。

【００９７】また、以上の説明では、第３の保護絶縁膜
１８として窒化シリコン膜を使用しているが、これに代
えて酸化シリコン膜と窒化シリコン膜との積層膜を使用
すれば、容量素子１０の特性が更に向上される。具体的
には、酸化シリコン膜を、テンサイルストレスを有する
状態で形成し、その上に、一般に大きなコンプレッシブ
ストレスを有する窒化シリコン膜を形成することによっ
て、第３の保護絶縁膜１８のストレスを、全体的に相殺
することが可能になる。これによって、ストレスの影響
が、容量素子１０にまで及ぼされなくなる。

【００９８】なお、上記の第３の保護絶縁膜１８として
の酸化シリコン膜と窒化シリコン膜との積層膜は、シラ
ンガスを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、或いはプ
ラズマＣＶＤ法によって形成され得る。また、オゾンＴ
ＥＯＳを用いた酸化シリコン膜を常圧ＣＶＤ法或いは減
圧ＣＶＤ法によって形成し、その上にプラズマＣＶＤ法
によって窒化シリコン膜を形成しても良い。

【００９９】図９は、第３の保護絶縁膜１８として単層
の窒化シリコン膜を形成している場合、及び、上述のよ
うに酸化シリコン膜と窒化シリコン膜との積層膜を形成
している場合の各々について、ＳｒＢｉ₂Ｔａ₂Ｏ₉膜を
容量絶縁膜８として形成される容量素子１０の特性（具
体的には、残留分極量及び絶縁耐圧）を比較する図であ
る。なお、図９のデータの測定にあたって、第３の保護
絶縁膜１８を単層の窒化シリコン膜で形成した場合に
は、プラズマＣＶＤ法で厚さ０．８μｍに形成した。一
方、第３の保護絶縁膜１８を酸化シリコン膜と窒化シリ
コン膜との積層膜として形成した場合には、まず常圧Ｃ
ＶＤ法で厚さ０．１μｍの酸化シリコン膜を形成し、そ
の上にプラズマＣＶＤ法で厚さ０．８μｍの窒化シリコ
ン膜を形成した。また、残留分極量及び絶縁耐圧の測定
方法・条件は、図３のデータの測定時と同様である。

【０１００】図９より、第３の保護絶縁膜１８が酸化シ
リコン膜と窒化シリコン膜との積層膜である場合には、
第３の保護絶縁膜１８が単層の窒化シリコン膜である場
合の特性（残留分極量１０μＣ／ｃｍ²、及び絶縁耐圧
３０Ｖ）に対して、残留分極量は同じレベルであるもの
の絶縁耐圧が４０Ｖに向上した。これより、第３の保護
絶縁膜１８を酸化シリコン膜と窒化シリコン膜との積層
膜とすることによって、第１の実施形態に比べて、絶縁
耐圧に関しては１０Ｖの向上が実現された。

【０１０１】このような積層膜としての第３の保護絶縁
膜１８は、これまでに述べた第１〜第３の実施形態の各
構成に組み合わせることが可能である。

【０１０２】上記の各実施形態の説明では、第１の保護
絶縁膜１１１としてオゾンＴＥＯＳ膜を用いているが、
常圧ＣＶＤ法或いは減圧ＣＶＤ法によってシラン或いは
ジシランを用いて形成した酸化シリコン膜、或いは、そ
れに更にリンドープ処理を施した酸化シリコン膜を用い
ることも、可能である。

【０１０３】また、上記の各実施形態の説明では、第１
の配線層１４としてチタンと窒化チタンとアルミニウム
と窒化チタンとの積層膜を用いているが、その他に、チ
タンと窒化チタンとアルミニウムとの積層膜、チタンと
チタンタングステンとアルミニウムとチタンタングステ
ンとの積層膜、或いはチタンとチタンタングステンとア
ルミニウムとの積層膜を使用することも、可能である。

【０１０４】本発明における第２の保護絶縁膜１５１で
あるオゾンＴＥＯＳ膜は、３４５０ｃｍ^-1に相当する波
長に対するＳｉ−ＯＨ結合吸収係数が、８００ｃｍ^-1以
下であることが望ましい。このようにオゾンＴＥＯＳ膜
の中の含有水分量をできるだけ少なくすると、容量素子
１０の特性劣化の原因となる水分、特にＯＨ基やＨ基の
容量素子１０への侵入を抑制し、成膜工程後の熱処理に
よるクラックの発生を抑制することができる。これによ
って、容量素子１０の特性が更に向上される。本発明に
おける第２の保護絶縁膜１５１であるオゾンＴＥＯＳ膜
が有するストレスは、１×１０⁷ｄｙｎ／ｃｍ²以上且つ
３×１０⁹ｄｙｎ／ｃｍ²以下のテンサイルストレスであ
ることが望ましい。これにより、オゾンＴＥＯＳ膜から
容量素子に印加されるストレスに起因する容量素子への
悪影響（例えば、分極の発生の好ましくない抑制）が低
減されて、容量素子の特性が向上される。この範囲以外
のストレスが印加されると、ストレスに起因する容量素
子１０の特性劣化が生じやすい。

【０１０５】なお、この効果は、ストレスがテンサイル
ストレスであることに依ることが大きく、仮にストレス
の絶対量が同じであるとしても、プラズマＴＥＯＳ膜で
発生するようなコンプレッシブストレスの場合に比べ
て、本発明のようなオゾンＴＥＯＳ膜の場合に、容量素
子は、より好ましい特性を発揮する。

【０１０６】オゾンＴＥＯＳ膜におけるストレスがテン
サイルストレスであるのは、以下のようなメカニズムに
よると考えられる。すなわち、成膜時に、基板表面でＴ
ＥＯＳガスとオゾンとが反応して酸化シリコンが形成さ
れるが、この過程で体積の縮小（すなわち、ＴＥＯＳガ
スの体積とオゾンの体積との合計値よりも、形成される
酸化シリコン、すなわちオゾンＴＥＯＳ膜の体積が小さ
くなる）が生じる。更に、その後の熱処理によって、形
成されたオゾンＴＥＯＳ膜の緻密化が生じて、膜が更に
縮小する。これによって、オゾンＴＥＯＳ膜がテンサイ
ルストレスを有するようになり、これに伴って、下部に
位置する容量素子１０の容量絶縁膜８にも同様のテンサ
イルストレスが作用する。

【０１０７】これに対して、プラズマＴＥＯＳ膜の場合
には、気相中で形成された固体粒子としての酸化シリコ
ンが堆積するので、基板上での体積縮小が生じない。ま
た、固体状の酸化シリコンは緻密に堆積し、その後に膨
張しようとする。この結果、プラズマＴＥＯＳ膜はコン
プレッシブストレスを有すると考えられる。容量素子１
０の容量絶縁膜（誘電体膜）８にコンプレッシブストレ
スが作用すると、上部電極９と下部電極７とを結ぶ方向
の（すなわち、基板に垂直な方向における）分極の発生
が抑制され、これによって容量素子の特性の劣化が引き
起こされると考えられる。

【０１０８】更に、本発明における第２の保護絶縁膜１
５１であるオゾンＴＥＯＳ膜の厚さは、０．３μｍ以上
且つ１μｍ以下であることが望ましい。オゾンＴＥＯＳ
膜（第２の保護絶縁膜１５１）の厚さが１μｍ以上にな
ると、オゾンＴＥＯＳ膜が有するストレスが大きくなっ
て、ストレスに起因する容量素子１０の特性劣化が生じ
る可能性が発生し、且つ後工程における第１の熱処理に
よってクラックが発生しやすくなる。一方、オゾンＴＥ
ＯＳ膜（第２の保護絶縁膜１５１）の厚さが０．３μｍ
以下になると、十分なステップカバレッジが得られなく
なり、また、第２の配線層１７を加工する際のエッチン
グ残さが発生する可能性がある。

【０１０９】更に、本発明における第２の保護絶縁膜１
５１であるオゾンＴＥＯＳ膜の成膜時のオゾン濃度は、
５．５％以上であることが望ましい。オゾン濃度を５．
５％以上に高く設定することによって、オゾンＴＥＯＳ
膜自身のストレスを低減することができるとともに、そ
の水分含有量の低減及び熱処理によるクラック発生の抑
制などの効果を得ることが可能になって、容量素子１０
の特性が更に向上される。

【０１１０】上記の説明では、第１の熱処理工程の熱処
理温度を４５０℃としているが、３００℃以上且つ４５
０℃以下であればよい。この温度範囲であれば、オゾン
ＴＥＯＳを用いて形成された酸化シリコン膜の緻密化が
可能になって、容量素子１０の特性が更に向上される。
また、第１の熱処理工程の処理雰囲気は、上述の酸素雰
囲気に代えて、酸素と他のガスとの混合雰囲気を使用す
ることも可能である。これによって、容量絶縁膜８への
酸素の供給が可能になって、容量素子１０の特性が更に
向上される。

【０１１１】第１の熱処理工程の実施後には、第２の保
護絶縁膜１５１であるオゾンＴＥＯＳ膜が、１×１０⁷
ｄｙｎ／ｃｍ²以上且つ２×１０⁹ｄｙｎ／ｃｍ²以下の
テンサイルストレスを有していることが望ましい。すな
わち、熱処理によってオゾンＴＥＯＳ膜（第２の保護絶
縁膜）１５１の体積縮小が生じても、そのストレスが上
記の範囲内に収まっていれば、容量素子１０に作用する
ストレスが低減され、且つストレスに起因する容量素子
の特性劣化の抑制される。

【０１１２】また、上記の各実施形態の説明では、第２
の配線層１７としてチタンとアルミニウムと窒化チタン
との積層膜を用いているが、チタンとアルミニウムとの
積層膜、或いはチタンとアルミニウムとチタンタングス
テンとの積層膜を使用しても、同様の効果を得ることが
できる。

【０１１３】上述の説明では、第２の熱処理工程の熱処
理温度を４００℃としているが、３００℃以上且つ４５
０℃以下であればよい。この温度範囲であれば、第２の
配線層１７の緻密化及び低ストレス化が可能になる。ま
た、第２の熱処理工程の処理雰囲気を、上述の窒素雰囲
気に代えて、アルゴン雰囲気、ヘリウム雰囲気、或いは
窒素とこれらのガスとの混合雰囲気としても、同様に第
２の配線層１７の緻密化及び低ストレス化という効果が
得られる。

【０１１４】

【発明の効果】以上のように、本発明によれば、容量素
子に作用するストレスが低減され、且つその方向がテン
サイルストレスとなるのでストレスに起因する容量素子
の特性劣化が抑制されて、優れた特性を有する容量素子
が形成される。この結果、多層配線を使用しても、優れ
た信頼性を得ることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は、本発明の第１の実施形態に
おける半導体装置の製造方法の各工程を説明する断面図
である。

【図２】本発明の第１の実施形態における半導体装置の
改変された構成を示す断面図である。

【図３】本発明の第１の実施形態における半導体装置に
含まれる容量素子の特性を説明する比較図である。

【図４】（ａ）〜（ｅ）は、本発明の第２の実施形態に
おける半導体装置の製造方法の各工程を説明する断面図
である。

【図５】本発明の第２の実施形態における半導体装置に
含まれる容量素子の特性を説明する比較図である。

【図６】（ａ）〜（ｅ）は、本発明の第３の実施形態に
おける半導体装置の製造方法の各工程を説明する断面図
である。

【図７】本発明の第３の実施形態における半導体装置に
含まれる容量素子の特性を説明する比較図である。

【図８】（ａ）は、本発明の第３の実施形態における半
導体装置のある構成を示す上面図であり、（ｂ）及び
（ｃ）は、本発明の第３の実施形態における半導体装置
の改変された構成をそれぞれ示す上面図である。

【図９】本発明の半導体装置に含まれる容量素子の特性
を説明する比較図である。

【図１０】（ａ）〜（ｅ）は、従来の半導体装置の製造
方法の各工程を説明する断面図である。

【図１１】（ａ）は、従来のプラズマＣＶＤ法によっ
て、基板表面に形成されている配線パターンを覆う酸化
シリコン膜（プラズマＴＥＯＳ膜）を形成した場合の断
面形状を、模式的に示す図であり、（ｂ）は、本発明の
ようにオゾンを含む雰囲気中での熱ＣＶＤ法によって、
基板表面に形成されている配線パターンを覆う酸化シリ
コン膜（オゾンＴＥＯＳ膜）を形成した場合の断面形状
を、模式的に示す図である。

【符号の説明】

１ 支持基板 ２ ゲート ３ ソース／ドレイン ４ 集積回路 ５ 素子分離用絶縁膜 ６ 層間絶縁膜 ７ 容量素子の下部電極 ８ 容量絶縁膜 ９ 容量素子の上部電極 １０ 容量素子 １２、１３、１６ コンタクトホール １４ 第１の配線層 １７ 第２の配線層 １８ 第３の保護絶縁膜 １９ 水素供給膜 １１１ 第１の保護絶縁膜 １５ 第２の保護絶縁膜（プラズマＴＥＯＳ膜） １５１ 第２の保護絶縁膜（オゾンＴＥＯＳ膜） １００、１５０、２００、３００、５００ 半導体装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上本 康裕 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 藤井 英治 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (27)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路が形成されている支持基
   板の上に形成された、下部電極と容量絶縁膜と上部電極
   とを有する容量素子と、 該容量素子を覆うように形成された第１の保護絶縁膜
   と、 該第１の保護絶縁膜に設けられた第１のコンタクトホー
   ルを介して該半導体集積回路及び該容量素子に電気的に
   接続されている、該第１の保護絶縁膜の上に選択的に形
   成された第１の配線層と、 該第１の配線層を覆うように形成された、オゾンＴＥＯ
   Ｓ膜からなる第２の保護絶縁膜と、 該第２の保護絶縁膜に設けられた第２のコンタクトホー
   ルを介して該第１の配線層に電気的に接続されている、
   該第２の保護絶縁膜の上に選択的に形成された第２の配
   線層と、 該第２の配線層を覆うように形成された第３の保護絶縁
   膜と、を備える、半導体装置。
2. 【請求項２】 前記容量絶縁膜は、高誘電率を有する誘
   電体膜、或いは強誘電体膜から形成されている、請求項
   １に記載の半導体装置。
3. 【請求項３】 前記第２の配線層は、前記容量素子の少
   なくとも一部を覆うように前記第２の保護絶縁膜の上に
   形成されている、請求項１に記載の半導体装置。
4. 【請求項４】 前記第３の保護絶縁膜は、酸化シリコン
   膜と窒化シリコン膜との積層膜である、請求項１に記載
   の半導体装置。
5. 【請求項５】 前記第１の配線層と前記第２の保護絶縁
   膜との間であって、前記容量素子が形成されている箇所
   を除く領域に形成された水素供給膜を更に備えている、
   請求項１に記載の半導体装置。
6. 【請求項６】 前記第１の配線層が、チタンと窒化チタ
   ンとアルミニウムと窒化チタンとの積層膜、チタンと窒
   化チタンとアルミニウムとの積層膜、チタンとチタンタ
   ングステンとアルミニウムとチタンタングステンとの積
   層膜、或いはチタンとチタンタングステンとアルミニウ
   ムとの積層膜である、請求項１に記載の半導体装置。
7. 【請求項７】 ３４５０ｃｍ^-1に相当する波長に対する
   前記第２の保護絶縁膜のＳｉ−ＯＨ結合吸収係数が８０
   ０ｃｍ^-1以下である、請求項１に記載の半導体装置。
8. 【請求項８】 前記第２の保護絶縁膜が、１×１０⁷ｄ
   ｙｎ／ｃｍ²以上且つ３×１０⁹ｄｙｎ／ｃｍ²以下のテ
   ンサイルストレスを有している、請求項１に記載の半導
   体装置。
9. 【請求項９】 前記第２の保護絶縁膜の厚さが０．３μ
   ｍ以上且つ１μｍ以下である、請求項１に記載の半導体
   装置。
10. 【請求項１０】 前記第２の配線層が、チタンとアルミ
    ニウムと窒化チタンとの積層膜、チタンとアルミニウム
    との積層膜、或いはチタンとアルミニウムとチタンタン
    グステンとの積層膜である、請求項１に記載の半導体装
    置。
11. 【請求項１１】 半導体集積回路が形成されている支持
    基板の上に、下部電極と容量絶縁膜と上部電極とを順次
    形成して容量素子を形成する工程と、 該容量素子を覆うように第１の保護絶縁膜を形成する工
    程と、 該第１の保護絶縁膜に第１のコンタクトホールを形成す
    る工程と、 該半導体集積回路及び該容量素子に電気的に接続する第
    １の配線層を、該第１のコンタクトホールの中と該第１
    の保護絶縁膜の上の所定の領域とに選択的に形成する工
    程と、 該第１の配線層を覆う第２の保護絶縁膜をオゾンＴＥＯ
    Ｓ膜から形成する工程と、 該第２の保護絶縁膜に第１の熱処理を施す工程と、 該第２の保護絶縁膜に第２のコンタクトホールを形成す
    る工程と、 該第１の配線層に電気的に接続する第２の配線層を、該
    第２のコンタクトホールの中と該第２の保護絶縁膜の上
    の所定の領域とに選択的に形成する工程と、 該第２の配線層に第２の熱処理を施す工程と、 該第２の配線層を覆う第３の保護絶縁膜を形成する工程
    と、を包含する、半導体装置の製造方法。
12. 【請求項１２】 前記容量絶縁膜を、高誘電率を有する
    誘電体膜、或いは強誘電体膜から形成する、請求項１１
    に記載の半導体装置の製造方法。
13. 【請求項１３】 前記第２の配線層をマスクとして使用
    して、前記第２の保護絶縁膜を、前記第１の配線層が露
    出しない程度までエッチバックする工程を更に含む、請
    求項１１に記載の半導体装置の製造方法。
14. 【請求項１４】 前記第２の配線層を、前記容量素子の
    少なくとも一部を覆うように前記第２の保護絶縁膜の上
    に形成する、請求項１１に記載の半導体装置の製造方
    法。
15. 【請求項１５】 前記第３の保護絶縁膜を酸化シリコン
    膜と窒化シリコン膜との積層膜として形成し、 該酸化シリコン膜を、常圧ＣＶＤ法、減圧ＣＶＤ法、或
    いはプラズマＣＶＤ法によって、シラン、ジシラン、或
    いはオゾンＴＥＯＳを用いて、テンサイルストレスを有
    するように形成する、請求項１１に記載の半導体装置の
    製造方法。
16. 【請求項１６】 前記第１の配線層の形成後に、前記容
    量素子が形成されている領域を除く該第１の配線層の上
    に水素供給膜を形成し、その後に第３の熱処理を施す工
    程を更に含む、請求項１１に記載の半導体装置の製造方
    法。
17. 【請求項１７】 前記水素供給膜を、プラズマＣＶＤ法
    によって窒化シリコン膜或いは窒化酸化シリコン膜から
    形成する、請求項１６に記載の半導体装置の製造方法。
18. 【請求項１８】 前記水素供給膜の形成後の前記第３の
    熱処理が、３００℃以上且つ４５０℃以下の温度で実施
    される、請求項１６に記載の半導体装置の製造方法。
19. 【請求項１９】 前記水素供給膜の形成後の前記第３の
    熱処理が、酸素、窒素、アルゴン、或いはこれらの混合
    ガスの雰囲気中で実施される、請求項１６に記載の半導
    体装置の製造方法。
20. 【請求項２０】 前記第１の保護絶縁膜を、常圧ＣＶＤ
    法或いは減圧ＣＶＤ法によってシラン、ジシラン、或い
    はオゾンＴＥＯＳを用いて形成された酸化シリコン膜に
    よって構成する、請求項１１に記載の半導体装置の製造
    方法。
21. 【請求項２１】 前記第１の保護絶縁膜を、常圧ＣＶＤ
    法或いは減圧ＣＶＤ法によって形成されたリンドープ酸
    化シリコン膜によって構成する、請求項１１に記載の半
    導体装置の製造方法。
22. 【請求項２２】 前記オゾンＴＥＯＳ膜を用いて前記第
    ２の保護絶縁膜を形成する際のオゾン濃度を５．５％以
    上に設定する、請求項１１に記載の半導体装置の製造方
    法。
23. 【請求項２３】 前記第１の熱処理後の前記第２の保護
    絶縁膜が１×１０⁷ｄｙｎ／ｃｍ²以上且つ２×１０⁹ｄ
    ｙｎ／ｃｍ²以下のテンサイルストレスを有している、
    請求項１１に記載の半導体装置の製造方法。
24. 【請求項２４】 前記第１の熱処理が、３００℃以上且
    つ４５０℃以下の温度で実施される、請求項１１に記載
    の半導体装置の製造方法。
25. 【請求項２５】 前記第１の熱処理が、少なくとも酸素
    を含む雰囲気中で実施される、請求項１１に記載の半導
    体装置の製造方法。
26. 【請求項２６】 前記第２の熱処理が、３００℃以上且
    つ４５０℃以下の温度で実施される、請求項１１に記載
    の半導体装置の製造方法。
27. 【請求項２７】 前記第２の熱処理が、窒素、アルゴ
    ン、及びヘリウムのうちの少なくとも１つを含む雰囲気
    中で実施される、請求項１１に記載の半導体装置の製造
    方法。