JPH1084085A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1084085A JPH1084085A JP8237630A JP23763096A JPH1084085A JP H1084085 A JPH1084085 A JP H1084085A JP 8237630 A JP8237630 A JP 8237630A JP 23763096 A JP23763096 A JP 23763096A JP H1084085 A JPH1084085 A JP H1084085A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- transistor
- silicon nitride
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 トランジスタ特性を安定化させるとともに、
強誘電体膜または高誘電体膜を容量絶縁膜とする容量素
子のリーク電流の増加を防止し、絶縁耐圧の低下を防止
できる半導体装置を実現する。 【解決手段】 シリコン基板１上にトランジスタを形成
し、このトランジスタの形成領域上に第１の層間絶縁膜
１６を介して還元性材料として水素を含む窒化珪素膜ま
たは窒化酸化珪素膜１７を形成し、強誘電体膜または高
誘電率を有する誘電体膜からなる容量絶縁膜８を下電極
７と上電極９の間に挟んだ容量素子１０をトランジスタ
の形成領域外に形成した半導体装置であって、水素を含
む窒化珪素膜または窒化酸化珪素膜１７とトランジスタ
との間の第１の層間絶縁膜１６を、一層の絶縁膜で形成
したことにより、窒化珪素膜または窒化酸化珪素膜１７
からトランジスタへ水素を拡散する熱処理条件を穏やか
な条件にでき、容量素子１０への拡散を防止できる。
強誘電体膜または高誘電体膜を容量絶縁膜とする容量素
子のリーク電流の増加を防止し、絶縁耐圧の低下を防止
できる半導体装置を実現する。 【解決手段】 シリコン基板１上にトランジスタを形成
し、このトランジスタの形成領域上に第１の層間絶縁膜
１６を介して還元性材料として水素を含む窒化珪素膜ま
たは窒化酸化珪素膜１７を形成し、強誘電体膜または高
誘電率を有する誘電体膜からなる容量絶縁膜８を下電極
７と上電極９の間に挟んだ容量素子１０をトランジスタ
の形成領域外に形成した半導体装置であって、水素を含
む窒化珪素膜または窒化酸化珪素膜１７とトランジスタ
との間の第１の層間絶縁膜１６を、一層の絶縁膜で形成
したことにより、窒化珪素膜または窒化酸化珪素膜１７
からトランジスタへ水素を拡散する熱処理条件を穏やか
な条件にでき、容量素子１０への拡散を防止できる。
Description
【０００１】
【発明の属する技術分野】この発明は、トランジスタ
と、高誘電率を有する誘電体膜または強誘電体膜を容量
絶縁膜とした容量素子とを備えた半導体装置およびその
製造方法に関するものである。
と、高誘電率を有する誘電体膜または強誘電体膜を容量
絶縁膜とした容量素子とを備えた半導体装置およびその
製造方法に関するものである。
【０００２】
【従来の技術】近年、民生用電子機器の高度化に伴い電
子機器から発生する電磁波雑音である不要輻射が大きな
問題になっており、この不要輻射低減対策として、高誘
電率を有する誘電体膜（以下「高誘電体膜」という）を
容量絶縁膜とする大容量の容量素子を半導体集積回路に
内蔵する技術が注目を浴びている。また、従来にない低
動作電圧、高速書き込みおよび高速読み出し可能な不揮
発性ＲＡＭの実用化をめざし、自発分極特性を有する強
誘電体膜を容量絶縁膜とする容量素子を半導体集積回路
上に形成するための技術開発が盛んに行われている。
子機器から発生する電磁波雑音である不要輻射が大きな
問題になっており、この不要輻射低減対策として、高誘
電率を有する誘電体膜（以下「高誘電体膜」という）を
容量絶縁膜とする大容量の容量素子を半導体集積回路に
内蔵する技術が注目を浴びている。また、従来にない低
動作電圧、高速書き込みおよび高速読み出し可能な不揮
発性ＲＡＭの実用化をめざし、自発分極特性を有する強
誘電体膜を容量絶縁膜とする容量素子を半導体集積回路
上に形成するための技術開発が盛んに行われている。
【０００３】しかしながら、通常、半導体集積回路のト
ランジスタ特性を安定化させるために、半導体製造の前
工程の最終段階で行われる還元性水素雰囲気下での熱処
理は、高誘電体膜や強誘電体膜からなる容量絶縁膜の特
性を劣化させる。具体的には、還元性の水素により酸化
物である容量絶縁膜を構成する高誘電体膜または強誘電
体膜が還元され、それらの電気抵抗が急激に低下するた
めに、容量素子のリーク電流が増加し、さらには絶縁耐
圧が低下する。なお、半導体製造の前工程とはウエハに
集積回路を作製するまでの工程を意味し、その後、チッ
プに分割してパッケージに入れ単品として完成させるま
でを後工程と言う。
ランジスタ特性を安定化させるために、半導体製造の前
工程の最終段階で行われる還元性水素雰囲気下での熱処
理は、高誘電体膜や強誘電体膜からなる容量絶縁膜の特
性を劣化させる。具体的には、還元性の水素により酸化
物である容量絶縁膜を構成する高誘電体膜または強誘電
体膜が還元され、それらの電気抵抗が急激に低下するた
めに、容量素子のリーク電流が増加し、さらには絶縁耐
圧が低下する。なお、半導体製造の前工程とはウエハに
集積回路を作製するまでの工程を意味し、その後、チッ
プに分割してパッケージに入れ単品として完成させるま
でを後工程と言う。
【０００４】そこで、近年、半導体製造の前工程の最終
段階で、容量素子上を除いてトランジスタ形成領域上に
のみ、還元性水素の供給源となるプラズマＣＶＤ法によ
り形成された窒化珪素膜または窒化酸化珪素膜を形成
し、その後の不活性ガス雰囲気下または酸化性ガス雰囲
気下での熱処理で高誘電体膜や強誘電体膜の特性劣化を
抑制しつつ、トランジスタ特性を安定化させる半導体装
置およびその製造方法が提案されている。
段階で、容量素子上を除いてトランジスタ形成領域上に
のみ、還元性水素の供給源となるプラズマＣＶＤ法によ
り形成された窒化珪素膜または窒化酸化珪素膜を形成
し、その後の不活性ガス雰囲気下または酸化性ガス雰囲
気下での熱処理で高誘電体膜や強誘電体膜の特性劣化を
抑制しつつ、トランジスタ特性を安定化させる半導体装
置およびその製造方法が提案されている。
【０００５】以下、従来の半導体装置についてその製造
方法とともに、図面を参照しながら説明する。図３は従
来の半導体装置の製造方法を示す工程断面図である。ま
ず、図３（ａ）に示すように、シリコン基板１の上に素
子分離酸化膜２，ソース・ドレイン領域３，ゲート絶縁
膜４およびゲート電極５を形成し、その上に例えばＢＰ
ＳＧ膜などの第１の層間絶縁膜６を膜厚８００ｎｍ〜１
０００ｎｍ形成する。この第１の層間絶縁膜６の上に、
下電極７，容量絶縁膜８および上電極９からなる容量素
子１０を形成する。一般に、容量絶縁膜８の焼結（熱処
理）は、容量絶縁膜８を形成した直後またはパターン形
成した後に行われる。なお、容量絶縁膜８は強誘電体膜
または高誘電体膜からなり、下電極７および上電極９
は、容量絶縁膜８に接する側から順に例えば白金膜，チ
タン膜で構成される。
方法とともに、図面を参照しながら説明する。図３は従
来の半導体装置の製造方法を示す工程断面図である。ま
ず、図３（ａ）に示すように、シリコン基板１の上に素
子分離酸化膜２，ソース・ドレイン領域３，ゲート絶縁
膜４およびゲート電極５を形成し、その上に例えばＢＰ
ＳＧ膜などの第１の層間絶縁膜６を膜厚８００ｎｍ〜１
０００ｎｍ形成する。この第１の層間絶縁膜６の上に、
下電極７，容量絶縁膜８および上電極９からなる容量素
子１０を形成する。一般に、容量絶縁膜８の焼結（熱処
理）は、容量絶縁膜８を形成した直後またはパターン形
成した後に行われる。なお、容量絶縁膜８は強誘電体膜
または高誘電体膜からなり、下電極７および上電極９
は、容量絶縁膜８に接する側から順に例えば白金膜，チ
タン膜で構成される。
【０００６】つぎに、図３（ｂ）に示すように、全面に
例えばＰＳＧ膜などの第２の層間絶縁膜１１を膜厚５０
０ｎｍ〜１０００ｎｍ形成した後、トランジスタのソー
ス・ドレイン領域３に通じるコンタクトホール１２ａ
と、容量素子１０の下電極７および上電極９にそれぞれ
通じるコンタクトホール１２ｂとを形成し、金属配線１
３ａ，１３ｂを形成する。
例えばＰＳＧ膜などの第２の層間絶縁膜１１を膜厚５０
０ｎｍ〜１０００ｎｍ形成した後、トランジスタのソー
ス・ドレイン領域３に通じるコンタクトホール１２ａ
と、容量素子１０の下電極７および上電極９にそれぞれ
通じるコンタクトホール１２ｂとを形成し、金属配線１
３ａ，１３ｂを形成する。
【０００７】つぎに、図３（ｃ）に示すように、還元性
材料として水素を含むプラズマＣＶＤ法により窒化珪素
膜または窒化酸化珪素膜１４を膜厚１００ｎｍ〜３００
ｎｍ形成し、通常のリソグラフィ技術およびドライエッ
チング技術を用いて窒化珪素膜または窒化酸化珪素膜１
４を容量素子１０上を除去してトランジスタの形成領域
上にのみ残す。その後、不活性ガス雰囲気下または酸化
性ガス雰囲気下で４５０℃〜４７０℃，６０分〜１２０
分の熱処理を行う。この熱処理により、トランジスタ形
成領域上に設けた窒化珪素膜または窒化酸化珪素膜１４
に含まれる還元性水素がトランジスタ領域まで拡散し、
トランジスタ特性を安定化させる。最後に、全面を覆う
ように表面保護膜１５を形成して半導体装置が完成す
る。
材料として水素を含むプラズマＣＶＤ法により窒化珪素
膜または窒化酸化珪素膜１４を膜厚１００ｎｍ〜３００
ｎｍ形成し、通常のリソグラフィ技術およびドライエッ
チング技術を用いて窒化珪素膜または窒化酸化珪素膜１
４を容量素子１０上を除去してトランジスタの形成領域
上にのみ残す。その後、不活性ガス雰囲気下または酸化
性ガス雰囲気下で４５０℃〜４７０℃，６０分〜１２０
分の熱処理を行う。この熱処理により、トランジスタ形
成領域上に設けた窒化珪素膜または窒化酸化珪素膜１４
に含まれる還元性水素がトランジスタ領域まで拡散し、
トランジスタ特性を安定化させる。最後に、全面を覆う
ように表面保護膜１５を形成して半導体装置が完成す
る。
【０００８】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置では、還元性材料として水素を含む窒化珪
素膜または窒化酸化珪素膜１４を、容量素子１０を形成
した後に形成するため、窒化珪素膜または窒化酸化珪素
膜１４を容量素子１０上を除去してトランジスタの形成
領域上にのみ残しても、膜厚１３００ｎｍ〜２０００ｎ
ｍの層間絶縁膜（６と１１）を通して水素を拡散させる
のに熱処理条件が４５０℃〜４７０℃，６０分〜１２０
分と厳しくなり、この熱処理時によって水素が横方向に
もかなり拡散するため、水素が容量素子１０に達して容
量絶縁膜８の特性が少なからず劣化し、容量素子１０の
リーク電流が増加し、絶縁耐圧が低下することが避けら
れないという問題があった。
の半導体装置では、還元性材料として水素を含む窒化珪
素膜または窒化酸化珪素膜１４を、容量素子１０を形成
した後に形成するため、窒化珪素膜または窒化酸化珪素
膜１４を容量素子１０上を除去してトランジスタの形成
領域上にのみ残しても、膜厚１３００ｎｍ〜２０００ｎ
ｍの層間絶縁膜（６と１１）を通して水素を拡散させる
のに熱処理条件が４５０℃〜４７０℃，６０分〜１２０
分と厳しくなり、この熱処理時によって水素が横方向に
もかなり拡散するため、水素が容量素子１０に達して容
量絶縁膜８の特性が少なからず劣化し、容量素子１０の
リーク電流が増加し、絶縁耐圧が低下することが避けら
れないという問題があった。
【０００９】この発明の目的は、トランジスタ特性を安
定化させるとともに、強誘電体膜または高誘電体膜を容
量絶縁膜とする容量素子のリーク電流の増加を防止し、
絶縁耐圧の低下を防止できる半導体装置およびその製造
方法を提供することである。
定化させるとともに、強誘電体膜または高誘電体膜を容
量絶縁膜とする容量素子のリーク電流の増加を防止し、
絶縁耐圧の低下を防止できる半導体装置およびその製造
方法を提供することである。
【００１０】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板上にトランジスタを形成し、このトラ
ンジスタの形成領域上に第１の絶縁膜を介して還元性材
料を含む第２の絶縁膜を形成し、強誘電体膜または高誘
電率を有する誘電体膜を容量絶縁膜とする容量素子をト
ランジスタの形成領域外に形成した半導体装置であっ
て、第１の絶縁膜は１層の絶縁膜からなることを特徴と
する。
置は、半導体基板上にトランジスタを形成し、このトラ
ンジスタの形成領域上に第１の絶縁膜を介して還元性材
料を含む第２の絶縁膜を形成し、強誘電体膜または高誘
電率を有する誘電体膜を容量絶縁膜とする容量素子をト
ランジスタの形成領域外に形成した半導体装置であっ
て、第１の絶縁膜は１層の絶縁膜からなることを特徴と
する。
【００１１】この構成によれば、還元性材料を含む第２
の絶縁膜とトランジスタとの間の第１の絶縁膜を１層か
らなる絶縁膜とすることにより、第２の絶縁膜からトラ
ンジスタへ還元性材料が拡散しやすくなり、トランジス
タ特性を安定化させるための還元性材料の拡散時の熱処
理条件を穏やかな条件とすることができ、還元性材料が
容量素子へ拡散されるのを防ぎ、容量素子のリーク電流
の増加を防止し、絶縁耐圧の低下を防止することができ
る。
の絶縁膜とトランジスタとの間の第１の絶縁膜を１層か
らなる絶縁膜とすることにより、第２の絶縁膜からトラ
ンジスタへ還元性材料が拡散しやすくなり、トランジス
タ特性を安定化させるための還元性材料の拡散時の熱処
理条件を穏やかな条件とすることができ、還元性材料が
容量素子へ拡散されるのを防ぎ、容量素子のリーク電流
の増加を防止し、絶縁耐圧の低下を防止することができ
る。
【００１２】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、第２の絶縁膜に含まれる還元
性材料に水素を用いている。このように、還元性材料に
水素を用いた第２の絶縁膜は、プラズマＣＶＤ法により
形成することができる。請求項３記載の半導体装置の製
造方法は、半導体基板上にトランジスタを形成する工程
と、トランジスタを覆う１層からなる第１の絶縁膜を形
成する工程と、第１の絶縁膜上に還元性材料を含む第２
の絶縁膜を形成する工程と、強誘電体膜または高誘電率
を有する誘電体膜を容量絶縁膜とする容量素子をトラン
ジスタの形成領域外に形成する工程と、第２の絶縁膜に
含まれる還元性材料を第１の絶縁膜を介してトランジス
タへ拡散する熱処理を行う工程とを含んでいる。
載の半導体装置において、第２の絶縁膜に含まれる還元
性材料に水素を用いている。このように、還元性材料に
水素を用いた第２の絶縁膜は、プラズマＣＶＤ法により
形成することができる。請求項３記載の半導体装置の製
造方法は、半導体基板上にトランジスタを形成する工程
と、トランジスタを覆う１層からなる第１の絶縁膜を形
成する工程と、第１の絶縁膜上に還元性材料を含む第２
の絶縁膜を形成する工程と、強誘電体膜または高誘電率
を有する誘電体膜を容量絶縁膜とする容量素子をトラン
ジスタの形成領域外に形成する工程と、第２の絶縁膜に
含まれる還元性材料を第１の絶縁膜を介してトランジス
タへ拡散する熱処理を行う工程とを含んでいる。
【００１３】この製造方法によれば、還元性材料を含む
第２の絶縁膜とトランジスタとの間の第１の絶縁膜を１
層で形成することにより、第２の絶縁膜に含まれる還元
性材料を第１の絶縁膜を介してトランジスタへ拡散させ
る熱処理の条件を穏やかな条件でトランジスタ特性を安
定化させることができ、熱処理時に還元性材料が容量素
子へ拡散されるのを防ぎ、容量素子のリーク電流の増加
を防止し、絶縁耐圧の低下を防止することができる。
第２の絶縁膜とトランジスタとの間の第１の絶縁膜を１
層で形成することにより、第２の絶縁膜に含まれる還元
性材料を第１の絶縁膜を介してトランジスタへ拡散させ
る熱処理の条件を穏やかな条件でトランジスタ特性を安
定化させることができ、熱処理時に還元性材料が容量素
子へ拡散されるのを防ぎ、容量素子のリーク電流の増加
を防止し、絶縁耐圧の低下を防止することができる。
【００１４】請求項４記載の半導体装置の製造方法は、
請求項３記載の半導体装置の製造方法において、第２の
絶縁膜として、プラズマＣＶＤ法により窒化珪素膜また
は窒化酸化珪素膜を形成することを特徴とする。このよ
うに、プラズマＣＶＤ法により形成した窒化珪素膜また
は窒化酸化珪素膜は、還元性材料として水素を含む第２
の絶縁膜とすることができる。
請求項３記載の半導体装置の製造方法において、第２の
絶縁膜として、プラズマＣＶＤ法により窒化珪素膜また
は窒化酸化珪素膜を形成することを特徴とする。このよ
うに、プラズマＣＶＤ法により形成した窒化珪素膜また
は窒化酸化珪素膜は、還元性材料として水素を含む第２
の絶縁膜とすることができる。
【００１５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら説明する。図１はこの発明の
実施の形態の半導体装置の要部断面図である。図１にお
いて、１はシリコン基板、２は素子分離酸化膜、３はソ
ース・ドレイン領域、４はゲート絶縁膜、５はゲート電
極、７は下電極、８は容量絶縁膜、９は上電極、１０は
容量素子、１２ａ，１２ｂはコンタクトホール、１３
ａ，１３ｂは金属配線、１５は表面保護膜、１６は第１
の層間絶縁膜、１７は窒化珪素膜または窒化酸化珪素
膜、１８は第２の層間絶縁膜、１９は第３の層間絶縁膜
である。
いて、図面を参照しながら説明する。図１はこの発明の
実施の形態の半導体装置の要部断面図である。図１にお
いて、１はシリコン基板、２は素子分離酸化膜、３はソ
ース・ドレイン領域、４はゲート絶縁膜、５はゲート電
極、７は下電極、８は容量絶縁膜、９は上電極、１０は
容量素子、１２ａ，１２ｂはコンタクトホール、１３
ａ，１３ｂは金属配線、１５は表面保護膜、１６は第１
の層間絶縁膜、１７は窒化珪素膜または窒化酸化珪素
膜、１８は第２の層間絶縁膜、１９は第３の層間絶縁膜
である。
【００１６】この実施の形態の半導体装置は、シリコン
基板（半導体基板）１上にソース・ドレイン領域３，ゲ
ート絶縁膜４およびゲート電極５を有するトランジスタ
を形成し、このトランジスタの形成領域上に第１の層間
絶縁膜（第１の絶縁膜）１６を介して還元性材料として
水素を含む窒化珪素膜または窒化酸化珪素膜（第２の絶
縁膜）１７を形成し、強誘電体膜または高誘電率を有す
る誘電体膜からなる容量絶縁膜８を下電極７と上電極９
の間に挟んだ容量素子１０をトランジスタの形成領域外
に形成した半導体装置であって、水素を含む窒化珪素膜
または窒化酸化珪素膜１７とトランジスタとの間の第１
の層間絶縁膜１６が、一層の絶縁膜からなることを特徴
とする。
基板（半導体基板）１上にソース・ドレイン領域３，ゲ
ート絶縁膜４およびゲート電極５を有するトランジスタ
を形成し、このトランジスタの形成領域上に第１の層間
絶縁膜（第１の絶縁膜）１６を介して還元性材料として
水素を含む窒化珪素膜または窒化酸化珪素膜（第２の絶
縁膜）１７を形成し、強誘電体膜または高誘電率を有す
る誘電体膜からなる容量絶縁膜８を下電極７と上電極９
の間に挟んだ容量素子１０をトランジスタの形成領域外
に形成した半導体装置であって、水素を含む窒化珪素膜
または窒化酸化珪素膜１７とトランジスタとの間の第１
の層間絶縁膜１６が、一層の絶縁膜からなることを特徴
とする。
【００１７】このように構成される半導体装置の製造方
法について、図２を参照しながら説明する。図２はこの
発明の実施の形態の半導体装置の製造方法を示す工程断
面図である。まず、図２（ａ）に示すように、シリコン
基板１の上に素子分離酸化膜２，ソース・ドレイン領域
３，ゲート絶縁膜４およびゲート電極５を形成し、その
上に例えばＢＰＳＧ膜などの第１の層間絶縁膜１６を膜
厚３００ｎｍ〜５００ｎｍ形成する。
法について、図２を参照しながら説明する。図２はこの
発明の実施の形態の半導体装置の製造方法を示す工程断
面図である。まず、図２（ａ）に示すように、シリコン
基板１の上に素子分離酸化膜２，ソース・ドレイン領域
３，ゲート絶縁膜４およびゲート電極５を形成し、その
上に例えばＢＰＳＧ膜などの第１の層間絶縁膜１６を膜
厚３００ｎｍ〜５００ｎｍ形成する。
【００１８】つぎに、図２（ｂ）に示すように、トラン
ジスタ特性を安定化させる還元性材料としての水素を含
む窒化珪素膜または窒化酸化珪素膜１７を膜厚１００ｎ
ｍ〜３００ｎｍ形成し、通常のフォトリソグラフィ技術
およびドライエッチング技術を利用して、後に容量素子
（１０）を形成する領域の窒化珪素膜または窒化酸化珪
素膜１７を除去し、トランジスタ領域上には残してお
く。その後、全面に例えばＢＰＳＧ膜などの第２の層間
絶縁膜１８を膜厚５００ｎｍ〜１０００ｎｍ形成し、窒
化珪素膜または窒化酸化珪素膜１７を覆う。
ジスタ特性を安定化させる還元性材料としての水素を含
む窒化珪素膜または窒化酸化珪素膜１７を膜厚１００ｎ
ｍ〜３００ｎｍ形成し、通常のフォトリソグラフィ技術
およびドライエッチング技術を利用して、後に容量素子
（１０）を形成する領域の窒化珪素膜または窒化酸化珪
素膜１７を除去し、トランジスタ領域上には残してお
く。その後、全面に例えばＢＰＳＧ膜などの第２の層間
絶縁膜１８を膜厚５００ｎｍ〜１０００ｎｍ形成し、窒
化珪素膜または窒化酸化珪素膜１７を覆う。
【００１９】つぎに、図２（ｃ）に示すように、第２の
層間絶縁膜１８の上に、下電極７，容量絶縁膜８および
上電極９からなる容量素子１０を形成する。従来同様、
容量絶縁膜８の焼結（熱処理）は、容量絶縁膜８を形成
した直後またはパターン形成した後に行う。また、容量
絶縁膜８は強誘電体膜または高誘電体膜からなり、下電
極７および上電極９は、容量絶縁膜８に接する側から順
に例えば白金膜，チタン膜で構成する。
層間絶縁膜１８の上に、下電極７，容量絶縁膜８および
上電極９からなる容量素子１０を形成する。従来同様、
容量絶縁膜８の焼結（熱処理）は、容量絶縁膜８を形成
した直後またはパターン形成した後に行う。また、容量
絶縁膜８は強誘電体膜または高誘電体膜からなり、下電
極７および上電極９は、容量絶縁膜８に接する側から順
に例えば白金膜，チタン膜で構成する。
【００２０】つぎに、図２（ｄ）に示すように、全面に
例えばＰＳＧ膜などの第３の層間絶縁膜１９を膜厚５０
０ｎｍ〜１０００ｎｍ形成した後、トランジスタのソー
ス・ドレイン領域３に通じるコンタクトホール１２ａ
と、容量素子１０の下電極７および上電極９にそれぞれ
通じるコンタクトホール１２ｂとを形成し、金属配線１
３ａ，１３ｂを形成する。その後、不活性ガス雰囲気下
または酸化性ガス雰囲気下で例えば４３０℃〜４５０
℃，３０分〜６０分の熱処理を行う。この熱処理によ
り、トランジスタ形成領域上に設けた窒化珪素膜または
窒化酸化珪素膜１７に含まれる還元性水素がトランジス
タ領域まで拡散し、トランジスタ特性を安定化させる。
最後に、全面を覆うように表面保護膜１５を形成して半
導体装置が完成する。
例えばＰＳＧ膜などの第３の層間絶縁膜１９を膜厚５０
０ｎｍ〜１０００ｎｍ形成した後、トランジスタのソー
ス・ドレイン領域３に通じるコンタクトホール１２ａ
と、容量素子１０の下電極７および上電極９にそれぞれ
通じるコンタクトホール１２ｂとを形成し、金属配線１
３ａ，１３ｂを形成する。その後、不活性ガス雰囲気下
または酸化性ガス雰囲気下で例えば４３０℃〜４５０
℃，３０分〜６０分の熱処理を行う。この熱処理によ
り、トランジスタ形成領域上に設けた窒化珪素膜または
窒化酸化珪素膜１７に含まれる還元性水素がトランジス
タ領域まで拡散し、トランジスタ特性を安定化させる。
最後に、全面を覆うように表面保護膜１５を形成して半
導体装置が完成する。
【００２１】以上のようにこの実施の形態によれば、ト
ランジスタ特性を安定化させるための熱処理時に窒化珪
素膜または窒化酸化珪素膜１７からの水素は、３００ｎ
ｍ〜５００ｎｍという膜厚の薄い１層からなる第１の層
間絶縁膜１６を通して下のトランジスタへ拡散されるた
め、そのときの熱処理条件を４００℃〜４５０℃，１５
分〜６０分という範囲の比較的穏やかな条件とすること
ができ、その結果、第２の層間絶縁膜１８上に形成され
た容量素子１０への水素の拡散を防止でき、容量絶縁膜
８の特性劣化を防ぎ、容量素子１０のリーク電流の増加
および絶縁耐圧の低下を防止することができる。なお、
熱処理条件を、４３０℃〜４５０℃，３０分〜４５分と
することがより好ましい。
ランジスタ特性を安定化させるための熱処理時に窒化珪
素膜または窒化酸化珪素膜１７からの水素は、３００ｎ
ｍ〜５００ｎｍという膜厚の薄い１層からなる第１の層
間絶縁膜１６を通して下のトランジスタへ拡散されるた
め、そのときの熱処理条件を４００℃〜４５０℃，１５
分〜６０分という範囲の比較的穏やかな条件とすること
ができ、その結果、第２の層間絶縁膜１８上に形成され
た容量素子１０への水素の拡散を防止でき、容量絶縁膜
８の特性劣化を防ぎ、容量素子１０のリーク電流の増加
および絶縁耐圧の低下を防止することができる。なお、
熱処理条件を、４３０℃〜４５０℃，３０分〜４５分と
することがより好ましい。
【００２２】なお、表面保護膜１５としては酸化珪素膜
が望ましいが、耐湿性や信頼性の問題から窒化珪素膜ま
たは窒化酸化珪素膜を用いてもよい。ただし、表面保護
膜１５として窒化珪素膜または窒化酸化珪素膜を用いる
場合には、還元性水素の拡散を防止するため、表面保護
膜１５の形成後に熱処理は行わない。
が望ましいが、耐湿性や信頼性の問題から窒化珪素膜ま
たは窒化酸化珪素膜を用いてもよい。ただし、表面保護
膜１５として窒化珪素膜または窒化酸化珪素膜を用いる
場合には、還元性水素の拡散を防止するため、表面保護
膜１５の形成後に熱処理は行わない。
【００２３】
【発明の効果】この発明の半導体装置は、半導体基板上
にトランジスタを形成し、このトランジスタの形成領域
上に第１の絶縁膜を介して還元性材料を含む第２の絶縁
膜を形成し、強誘電体膜または高誘電率を有する誘電体
膜を容量絶縁膜とする容量素子をトランジスタの形成領
域外に形成した半導体装置であって、還元性材料を含む
第２の絶縁膜とトランジスタとの間の第１の絶縁膜を１
層からなる絶縁膜とすることにより、第２の絶縁膜から
トランジスタへ還元性材料が拡散しやすくなり、トラン
ジスタ特性を安定化させるための還元性材料の拡散時の
熱処理条件を穏やかな条件とすることができ、還元性材
料が容量素子へ拡散されるのを防ぎ、容量素子のリーク
電流の増加を防止し、絶縁耐圧の低下を防止することが
できる。
にトランジスタを形成し、このトランジスタの形成領域
上に第１の絶縁膜を介して還元性材料を含む第２の絶縁
膜を形成し、強誘電体膜または高誘電率を有する誘電体
膜を容量絶縁膜とする容量素子をトランジスタの形成領
域外に形成した半導体装置であって、還元性材料を含む
第２の絶縁膜とトランジスタとの間の第１の絶縁膜を１
層からなる絶縁膜とすることにより、第２の絶縁膜から
トランジスタへ還元性材料が拡散しやすくなり、トラン
ジスタ特性を安定化させるための還元性材料の拡散時の
熱処理条件を穏やかな条件とすることができ、還元性材
料が容量素子へ拡散されるのを防ぎ、容量素子のリーク
電流の増加を防止し、絶縁耐圧の低下を防止することが
できる。
【００２４】また、この発明の半導体装置の製造方法
は、半導体基板上にトランジスタを形成する工程と、ト
ランジスタを覆う１層からなる第１の絶縁膜を形成する
工程と、第１の絶縁膜上に還元性材料を含む第２の絶縁
膜を形成する工程と、強誘電体膜または高誘電率を有す
る誘電体膜を容量絶縁膜とする容量素子をトランジスタ
の形成領域外に形成する工程と、第２の絶縁膜に含まれ
る還元性材料を第１の絶縁膜を介してトランジスタへ拡
散する熱処理を行う工程とを含んでおり、還元性材料を
含む第２の絶縁膜とトランジスタとの間の第１の絶縁膜
を１層で形成することにより、第２の絶縁膜に含まれる
還元性材料を第１の絶縁膜を介してトランジスタへ拡散
させる熱処理の条件を穏やかな条件でトランジスタ特性
を安定化させることができ、熱処理時に還元性材料が容
量素子へ拡散されるのを防ぎ、容量素子のリーク電流の
増加を防止し、絶縁耐圧の低下を防止することができ
る。
は、半導体基板上にトランジスタを形成する工程と、ト
ランジスタを覆う１層からなる第１の絶縁膜を形成する
工程と、第１の絶縁膜上に還元性材料を含む第２の絶縁
膜を形成する工程と、強誘電体膜または高誘電率を有す
る誘電体膜を容量絶縁膜とする容量素子をトランジスタ
の形成領域外に形成する工程と、第２の絶縁膜に含まれ
る還元性材料を第１の絶縁膜を介してトランジスタへ拡
散する熱処理を行う工程とを含んでおり、還元性材料を
含む第２の絶縁膜とトランジスタとの間の第１の絶縁膜
を１層で形成することにより、第２の絶縁膜に含まれる
還元性材料を第１の絶縁膜を介してトランジスタへ拡散
させる熱処理の条件を穏やかな条件でトランジスタ特性
を安定化させることができ、熱処理時に還元性材料が容
量素子へ拡散されるのを防ぎ、容量素子のリーク電流の
増加を防止し、絶縁耐圧の低下を防止することができ
る。
【図１】この発明の実施の形態の半導体装置の要部断面
図である。
図である。
【図２】この発明の実施の形態の半導体装置の製造方法
を示す工程断面図である。
を示す工程断面図である。
【図３】従来の半導体装置の製造方法を示す工程断面図
である。
である。
１ シリコン基板（半導体基板） ２ 素子分離酸化膜 ３ ソース・ドレイン領域 ４ ゲート絶縁膜 ５ ゲート電極 ７ 下電極 ８ 容量絶縁膜 ９ 上電極 １０ 容量素子 １２ａ，１２ｂ コンタクトホール １３ａ，１３ｂ 金属配線 １５ 表面保護膜 １６ 第１の層間絶縁膜（第１の絶縁膜） １７ 窒化珪素膜または窒化酸化珪素膜（第２の絶縁
膜） １８ 第２の層間絶縁膜 １９ 第３の層間絶縁膜
膜） １８ 第２の層間絶縁膜 １９ 第３の層間絶縁膜
Claims (4)
- 【請求項１】 半導体基板上にトランジスタを形成し、
このトランジスタの形成領域上に第１の絶縁膜を介して
還元性材料を含む第２の絶縁膜を形成し、強誘電体膜ま
たは高誘電率を有する誘電体膜を容量絶縁膜とする容量
素子を前記トランジスタの形成領域外に形成した半導体
装置であって、 前記第１の絶縁膜は１層の絶縁膜からなることを特徴と
する半導体装置。 - 【請求項２】 第２の絶縁膜に含まれる還元性材料に水
素を用いた請求項１記載の半導体装置。 - 【請求項３】 半導体基板上にトランジスタを形成する
工程と、前記トランジスタを覆う１層からなる第１の絶
縁膜を形成する工程と、前記第１の絶縁膜上に還元性材
料を含む第２の絶縁膜を形成する工程と、強誘電体膜ま
たは高誘電率を有する誘電体膜を容量絶縁膜とする容量
素子を前記トランジスタの形成領域外に形成する工程
と、前記第２の絶縁膜に含まれる還元性材料を前記第１
の絶縁膜を介して前記トランジスタへ拡散する熱処理を
行う工程とを含む半導体装置の製造方法。 - 【請求項４】 第２の絶縁膜として、プラズマＣＶＤ法
により窒化珪素膜または窒化酸化珪素膜を形成すること
を特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8237630A JPH1084085A (ja) | 1996-09-09 | 1996-09-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8237630A JPH1084085A (ja) | 1996-09-09 | 1996-09-09 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084085A true JPH1084085A (ja) | 1998-03-31 |
Family
ID=17018181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8237630A Pending JPH1084085A (ja) | 1996-09-09 | 1996-09-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1084085A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319168B1 (ko) * | 1999-12-30 | 2002-01-04 | 박종섭 | 반도체소자의 제조방법 |
| US6620658B2 (en) | 2001-02-16 | 2003-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6838397B2 (en) | 2002-05-17 | 2005-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device and method of manufacturing the same |
| US7098087B2 (en) | 2002-08-02 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7323368B2 (en) | 2002-09-20 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and heat treatment method |
| US7605023B2 (en) | 2002-08-29 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device and heat treatment method therefor |
-
1996
- 1996-09-09 JP JP8237630A patent/JPH1084085A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319168B1 (ko) * | 1999-12-30 | 2002-01-04 | 박종섭 | 반도체소자의 제조방법 |
| US6620658B2 (en) | 2001-02-16 | 2003-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6838397B2 (en) | 2002-05-17 | 2005-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device and method of manufacturing the same |
| US7335918B2 (en) | 2002-05-17 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film and semiconductor device, and manufacturing method thereof |
| US7893439B2 (en) | 2002-05-17 | 2011-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film and semiconductor device |
| US8866144B2 (en) | 2002-05-17 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device having silicon nitride film |
| US9847355B2 (en) | 2002-05-17 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device |
| US7098087B2 (en) | 2002-08-02 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7605023B2 (en) | 2002-08-29 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a semiconductor device and heat treatment method therefor |
| US7323368B2 (en) | 2002-09-20 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and heat treatment method |
| US7608492B2 (en) | 2002-09-20 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and heat treatment method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5859760A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers | |
| US6174822B1 (en) | Semiconductor device and method for fabricating the same | |
| JP3098474B2 (ja) | 半導体装置の製造方法 | |
| KR100396879B1 (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
| KR100194912B1 (ko) | 반도체 장치의 제조방법 | |
| US6562677B1 (en) | Capacitance element and method of manufacturing the same | |
| JP2917916B2 (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| JP4508492B2 (ja) | 強誘電体キャパシタを有する半導体装置及びその製造方法 | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| JP3157734B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| KR19990066709A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| JP2907767B2 (ja) | 半導体装置の製造方法 | |
| JP3972128B2 (ja) | 半導体装置およびその製造方法 | |
| JP2960287B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11135749A (ja) | 半導体記憶装置 | |
| JPH07263637A (ja) | 半導体装置およびその製造方法 | |
| US5943583A (en) | Method for manufacturing semiconductor device | |
| JPH08186236A (ja) | 半導体装置およびその製造方法 | |
| JPH0750394A (ja) | 半導体装置の製造方法 | |
| KR20000053449A (ko) | 반도체 장치 및 집적회로 디바이스 | |
| KR19990072569A (ko) | 반도체장치및그제조방법 |