JPH0750394A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0750394A
JPH0750394A JP5194617A JP19461793A JPH0750394A JP H0750394 A JPH0750394 A JP H0750394A JP 5194617 A JP5194617 A JP 5194617A JP 19461793 A JP19461793 A JP 19461793A JP H0750394 A JPH0750394 A JP H0750394A
Authority
JP
Japan
Prior art keywords
film
protective film
forming
contact hole
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5194617A
Other languages
English (en)
Other versions
JP2845727B2 (ja
Inventor
Yoshihisa Nagano
能久 長野
Atsuo Inoue
敦雄 井上
Koji Arita
浩二 有田
Yasuhiro Uemoto
康裕 上本
Eiji Fujii
英治 藤井
Tatsuo Otsuki
達男 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP5194617A priority Critical patent/JP2845727B2/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to EP96110018A priority patent/EP0736905B1/en
Priority to EP96110012A priority patent/EP0738009B1/en
Priority to DE69434606T priority patent/DE69434606T8/de
Priority to EP96110010A priority patent/EP0739037B1/en
Priority to DE69426208T priority patent/DE69426208T2/de
Priority to EP96110011A priority patent/EP0738013B1/en
Priority to DE69433244T priority patent/DE69433244T2/de
Priority to DE69432643T priority patent/DE69432643T2/de
Priority to DE69433245T priority patent/DE69433245T2/de
Priority to EP94112106A priority patent/EP0642167A3/en
Priority to EP96110013A priority patent/EP0738014B1/en
Priority to US08/284,984 priority patent/US5624864A/en
Priority to KR1019940019245A priority patent/KR0157099B1/ko
Priority to CN94109461A priority patent/CN1038210C/zh
Publication of JPH0750394A publication Critical patent/JPH0750394A/ja
Priority to US08/844,108 priority patent/US5780351A/en
Priority to CN97121332A priority patent/CN1107345C/zh
Priority to KR1019980005772A priority patent/KR0157210B1/ko
Priority to US09/071,534 priority patent/US6169304B1/en
Priority to US09/071,121 priority patent/US6107657A/en
Priority to US09/071,795 priority patent/US6333528B1/en
Priority to US09/071,122 priority patent/US6015987A/en
Application granted granted Critical
Publication of JP2845727B2 publication Critical patent/JP2845727B2/ja
Priority to US09/589,520 priority patent/US6294438B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【目的】 強誘電体膜または高誘電体膜を容量絶縁膜と
する容量素子のリーク電流の増加および絶縁耐圧の低下
を防止する。 【構成】 半導体集積回路が作り込まれたシリコン基板
１の層間絶縁膜６の上に、下電極７、強誘電体膜または
高誘電体膜などの容量絶縁膜８および上電極９からなる
容量素子１０を形成する工程と、容量素子１０の上に第
１の保護膜１１を形成する工程と、第１の保護膜１１に
コンタクトホール１２ａ，１２ｂを形成する工程と、金
属配線１３ａ，１３ｂを形成する工程と、金属配線１３
ａ，１３ｂを覆って第２の保護膜１４を形成する工程
と、容量素子１０の上の第２の保護膜１４を除去する工
程と、容量素子１０を熱処理する工程と、第３の保護膜
１６を形成する工程からなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高誘電率を有する誘電
体膜または強誘電体膜を容量絶縁膜とする容量素子を内
蔵する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、民生用電子機器の高度化に伴い電
子機器から発生される電磁波雑音である不要幅射が大き
な問題になっており、この不要幅射低減対策として高誘
電率を有する誘電体膜（以下高誘電体膜という）を容量
絶縁膜とする大容量の容量素子を半導体集積回路に内蔵
する技術が注目を浴びている。また、従来にない低動作
電圧、高速書き込みおよび高速読み出し可能な不揮発性
ＲＡＭの実用化を目指し、自発分極特性を有する強誘電
体膜を容量絶縁膜とする容量素子を半導体集積回路上に
形成するための技術開発が盛んに行われている。
【０００３】以下従来の半導体装置の製造方法につい
て、図面を参照しながら説明する。図６（ａ）〜（ｃ）
は従来の半導体装置の製造工程における工程断面図であ
る。まず図６（ａ）に示すように、シリコン基板１の上
に分離酸化膜２、高濃度領域３、ゲート絶縁膜４、ゲー
ト電極５、層間絶縁膜６を形成する。この層間絶縁膜６
の上に下電極７、容量絶縁膜８および上電極９からなる
容量素子１０を形成する。一般に容量絶縁膜８の熱処理
は、容量絶縁膜８を形成した直後またはパターンを形成
した後に行われる。なお容量絶縁膜８は強誘電体膜また
は高誘電体膜からなり、下電極７および上電極８は容量
絶縁膜８に接する側にチタン膜を介在させた白金膜で構
成される。次に図６（ｂ）に示すように、全面に酸化珪
素膜などの第１の保護膜１１を形成した後、半導体集積
回路の高濃度領域３に通じるコンタクトホール１２ａ、
容量素子１０の下電極７および上電極９にそれぞれ通じ
るコンタクトホール１２ｂを形成する。次に図６（ｃ）
に示すように、金属配線１３ａ，１３ｂを形成した後、
第２の保護膜１４を形成する。第２の保護膜１４として
は、シリコン基板１、容量素子１０および金属配線１３
ａ，１３ｂへの水分の浸入を防止するためにプラズマＣ
ＶＤ法により形成された耐湿性の高い窒化珪素膜または
窒化酸化珪素膜が用いられる。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、プラズマＣＶＤ法により窒化珪素膜または
窒化酸化珪素膜を形成する際に発生する活性な水素原
子、ラジカルまたはイオン等により酸化物である容量絶
縁膜を構成する強誘電体膜および高誘電体膜が還元さ
れ、それらの電気抵抗が急激に低下するために、容量素
子のリーク電流が増加し、さらには絶縁耐圧が低下する
という課題を有していた。
【０００５】本発明は上記従来の課題を解決するもの
で、プラズマＣＶＤ法により窒化珪素膜または窒化酸化
珪素膜を形成しても、強誘電体膜および高誘電体膜を容
量絶縁膜とする容量素子のリーク電流の増加を防止し、
絶縁耐圧の低下を防止できる半導体装置の製造方法を提
供することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、半導体集積回路が
形成された支持基板の上に容量素子を形成する工程と、
容量素子の上に第１の保護膜を形成する工程と、第１の
保護膜にコンタクトホールを形成する工程と、金属配線
を形成する工程と、金属配線を覆って第２の保護膜を形
成する工程と、少なくともコンタクトホール部分の第２
の保護膜を除去する工程と、容量素子を熱処理する工程
とを有する。
【０００７】
【作用】この構成によって、強誘電体膜または高誘電体
膜中に生成される水素単体または水素化合物を熱処理に
よりコンタクトホールを通して放出でき、容量素子のリ
ーク電流の増加を防止し、絶縁耐圧の低下を防止するこ
とができる。
【０００８】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
【０００９】図１（ａ）〜（ｃ）は本発明の第１の実施
例における半導体装置の製造方法の前半工程の工程断面
図、図２（ａ），（ｂ）は同半導体装置の製造方法の後
半工程の工程断面図である。これらの図において、図６
に示す従来例と同一箇所には同一符号を付して、説明を
省略する。なお、１５は容量素子１０を露出するために
第２の保護膜１４を設けた開口、１６は第３の保護膜で
ある。
【００１０】まず図１（ａ）に示すように、シリコン基
板１の上に分離酸化膜２、高濃度領域３、ゲート絶縁膜
４、ゲート電極５、層間絶縁膜６を形成する。この層間
絶縁膜６の上に下電極７、容量絶縁膜８および上電極９
からなる容量素子１０を形成する。なお容量絶縁膜８は
強誘電体膜または高誘電体膜からなり、下電極７および
上電極８は容量絶縁膜８に接する側にチタン膜を介在さ
せた白金膜で構成される。次に、全面に酸化珪素膜など
の第１の保護膜１１を形成した後、半導体集積回路の高
濃度領域３に通じるコンタクトホール１２ａ、容量素子
１０の下電極７および上電極９にそれぞれ通じるコンタ
クトホール１２ｂを形成する。次に図１（ｂ）に示すよ
うに、金属配線１３ａ，１３ｂを形成する。次に図１
（ｃ）に示すように、プラズマＣＶＤ法などにより全面
に窒化珪素膜または窒化酸化珪素膜等の第２の保護膜１
４を形成する。次に図２（ａ）に示すように、容量素子
１０が露出するように第２の保護膜１４に開口１５を形
成する。次に、容量絶縁膜８中の水素または水素化合物
を排出するために、窒素、アルゴンまたはこれらの混合
ガスを用いる熱処理かまたは真空中での熱処理を行う。
この熱処理に引き続き容量素子１０中に酸素を供給する
ために、酸素または酸素と窒素、アルゴン等との混合ガ
スを用いて熱処理を行う。次に図２（ｂ）に示すよう
に、酸化珪素膜または有機絶縁膜等の第３の保護膜１６
を形成した後、ボンディング用の電極パッド（図示せ
ず）の窓開けを行う。
【００１１】以上のように本実施例では、容量素子１０
の上の第２の保護膜を除去した後に、容量素子１０の熱
処理（容量絶縁膜８の熱処理）を窒素、アルゴンまたは
これらの混合ガス中または真空中で４００℃以下で行う
ことにより、強誘電体膜または高誘電体膜の特性劣化の
原因となる水素または水素化合物をコンタクトホール１
２ｂ（金属配線１３ｂを通して）を通して放出させるこ
とができる。さらに、引き続き行う酸素または酸素と窒
素、アルゴン等との混合ガスを用いる熱処理を４００℃
以下で行うことにより、強誘電体膜または高誘電体膜の
電気伝導に大きく寄与する酸素の空孔を埋めることがで
きる。
【００１２】図３は容量素子上に窒化シリコン膜を形成
する前後および熱処理後のリーク電流の変化を示す図で
あり、容量絶縁膜８として（Ｂａ1-xＳｒx）ＴｉＯ3を
用いた場合について示している。図３に示すように、第
２の保護膜１４として窒化珪素膜をプラズマＣＶＤ法で
形成した後ではリーク電流が２桁程度増加しているが、
熱処理することによってリーク電流が２〜３桁低下す
る。
【００１３】図４は容量素子に印加した電界強度Ｅ（Ｍ
Ｖ／ｃｍ）の逆数と寿命との関係を示す図である。図４
において、破線は第２の保護膜１４として窒化珪素膜を
形成し、熱処理しない場合の寿命を、実線は熱処理した
場合の寿命をそれぞれ示している。このように、第２の
保護膜１４として窒化珪素膜または窒化酸化珪素膜をプ
ラズマＣＶＤ法で形成した後に熱処理することにより、
プラズマＣＶＤ工程で劣化した高温、高電界での寿命を
十分実用に耐え得るレベルまで回復することができる。
【００１４】また、半導体集積回路のワイヤボンディン
グ用の電極パッド（図示せず）はアルミニウムまたはア
ルミニウムを主成分とする合金膜で形成されているため
非常に酸化されやすいが、少なくとも上記の酸素を含有
する混合ガス中での容量素子１０の熱処理後に電極パッ
ド上の保護膜を開口することにより、電極パッドの表面
が酸化されることなく、ワイヤボンディング時の接合不
良の発生を防止できる。
【００１５】次に本発明の第２の実施例における半導体
装置の製造方法について、図面を参照しながら説明す
る。
【００１６】図５（ａ），（ｂ）は本発明の第２の実施
例における半導体装置の製造方法の主要工程断面図であ
る。図１（ａ）〜（ｃ）、図２（ｄ）の工程を経た後、
図５（ａ）に示すように、容量素子１０の上電極９の上
の第１の保護膜１１に開口１７を形成する。次に、この
状態で、容量絶縁膜８中の水素または水素化合物を排出
するために、窒素、アルゴンまたはこれらの混合ガスを
用いる熱処理かまたは真空中での熱処理を行う。この熱
処理に引き続き容量素子１０中に酸素を供給するため
に、酸素または酸素と窒素、アルゴン等との混合ガスを
用いて熱処理を行う。次に図５（ｂ）に示すように、酸
化珪素膜または有機絶縁膜などの第３の保護膜１６を形
成した後、ボンディング用の電極パッド（図示せず）上
の絶縁膜を開口する。
【００１７】第２の実施例においても第１の実施例と同
様に、第２の保護膜１４としてプラズマＣＶＤ法による
窒化珪素膜または窒化酸化珪素膜を使用しても、熱処理
時にコンタクトホール１２ｂおよび上電極９を通して水
素または水素化合物が放出されやすく、引き続き行う酸
素を含有する熱処理において上電極９を通過した酸素に
より効果的に強誘電体膜または高誘電体膜の電気伝導に
大きく寄与する酸素の空孔を埋めることができる。その
ために、熱処理前に比べて容量素子１０のリーク電流を
減少させ、絶縁耐圧を向上させることができる。
【００１８】なお上記の第１および第２の実施例以外
に、図１（ａ）に示すコンタクトホール１２ｂを形成す
る工程後に容量素子１０の熱処理を行い、第２の保護膜
をプラズマＣＶＤ法以外の方法で形成しても同様の効果
が得られる。
【００１９】また図１（ｂ）に示す金属配線１３ｂを形
成する工程後に容量素子１０の熱処理を行い、第２の保
護膜をプラズマＣＶＤ法以外の方法で形成しても同様の
効果が得られる。
【００２０】
【発明の効果】以上のように本発明は、容量素子の上に
形成した第１の保護膜にコンタクトホールを形成する工
程、金属配線を形成する工程、全面に第２の保護膜を形
成する工程、容量素子の上の第２の保護膜を除去する工
程、容量素子を熱処理する工程を有しており、第２の保
護膜としてプラズマＣＶＤ法により窒化珪素膜または窒
化酸化珪素膜を形成しても、高誘電体および強誘電体を
容量絶縁膜とする容量素子のリーク電流の増加および絶
縁耐圧の低下を防止できる優れた半導体装置の製造方法
を実現するものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１の実施例におけ
る半導体装置の製造方法の前半工程の工程断面図
【図２】（ａ），（ｂ）は本発明の第１の実施例におけ
る半導体装置の製造方法の後半工程の工程断面図
【図３】容量素子上に窒化シリコン膜を形成する前後お
よび熱処理後のリーク電流の変化を示す図
【図４】容量素子に印加した電界強度の逆数と寿命との
関係を示す図
【図５】（ａ），（ｂ）は本発明の第２の実施例におけ
る半導体装置の製造方法の主要工程断面図
【図６】（ａ）〜（ｃ）は従来の半導体装置の製造工程
を示す工程断面図
【符号の説明】
１ シリコン基板（支持基板） ６ 層間絶縁膜（絶縁膜） ７ 下電極 ８ 容量絶縁膜 ９ 上電極 １０ 容量素子 １１ 第１の保護膜 １２ａ，１２ｂ コンタクトホール １３ａ，１３ｂ 金属配線 １４ 第２の保護膜 １５ 開口 １６ 第３の保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 27/108 21/8247 29/788 29/792 Ｈ０１Ｌ 29/78 ３７１ (72)発明者 上本 康裕 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 藤井 英治 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 大槻 達男 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路が作り込まれた支持基板
    の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
    有する誘電体膜などの容量絶縁膜および上電極からなる
    容量素子を形成する工程と、前記容量素子の上に第１の
    保護膜を形成する工程と、前記第１の保護膜に前記上電
    極および下電極に通ずるコンタクトホールを形成する工
    程と、前記コンタクトホールを通して上電極、下電極に
    それぞれ接続する金属配線を形成する工程と、前記金属
    配線を覆って第２の保護膜を形成する工程と、少なくと
    も前記コンタクトホール部分の第２の保護膜を除去する
    工程と、前記容量素子を熱処理する工程と、少なくとも
    前記コンタクトホール部分を覆って第３の保護膜を形成
    する工程とを有する半導体装置の製造方法。
  2. 【請求項２】 半導体集積回路が作り込まれた支持基板
    の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
    有する誘電体膜などの容量絶縁膜および上電極からなる
    容量素子を形成する工程と、前記容量素子の上に第１の
    保護膜を形成する工程と、前記第１の保護膜に前記上電
    極および下電極に通ずるコンタクトホールを形成する工
    程と、前記コンタクトホールを通して上電極、下電極に
    それぞれ接続する金属配線を形成する工程と、前記金属
    配線を覆って第２の保護膜を形成する工程と、前記上電
    極の上の第２の保護膜および第１の保護膜を除去する工
    程と、前記容量素子を熱処理する工程と、少なくとも前
    記上電極を覆って第３の保護膜を形成する工程とを有す
    る半導体装置の製造方法。
  3. 【請求項３】 半導体集積回路が作り込まれた支持基板
    の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
    有する誘電体膜などの容量絶縁膜および上電極からなる
    容量素子を形成する工程と、前記容量素子の上に第１の
    保護膜を形成する工程と、前記第１の保護膜に前記上電
    極および下電極に通ずるコンタクトホールを形成する工
    程と、前記容量素子を熱処理する工程と、前記コンタク
    トホールを通して上電極、下電極にそれぞれ接続する金
    属配線を形成する工程と、前記金属配線を覆って第２の
    保護膜とを形成する工程とを有する半導体装置の製造方
    法。
  4. 【請求項４】 半導体集積回路が作り込まれた支持基板
    の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
    有する誘電体膜などの容量絶縁膜および上電極からなる
    容量素子を形成する工程と、前記容量素子の上に第１の
    保護膜を形成する工程と、前記第１の保護膜に前記上電
    極および下電極に通ずるコンタクトホールを形成する工
    程と、前記コンタクトホールを通して上電極、下電極に
    それぞれ接続する金属配線を形成する工程と、前記容量
    素子を熱処理する工程と、前記金属配線を覆って第２の
    保護膜を形成する工程とを有する半導体装置の製造方
    法。
  5. 【請求項５】 容量素子の熱処理工程が、不活性ガス中
    または真空中で熱処理する工程と、酸素を含むガス中で
    熱処理する工程とからなる請求項１、２、３または４記
    載の半導体装置の製造方法。
  6. 【請求項６】 第２の保護膜が、窒化珪素膜または窒化
    酸化珪素膜である請求項１、２、３または４記載の半導
    体装置の製造方法。
  7. 【請求項７】 第３の保護膜が、酸化珪素膜または有機
    絶縁膜である請求項１、２、３または４記載の半導体装
    置の製造方法。
  8. 【請求項８】 ワイヤボンディング用の電極パッド上の
    保護膜を除去する工程が少なくとも容量素子の熱処理工
    程の後に行われる請求項１、２、３または４記載の半導
    体装置の製造方法。
JP5194617A 1993-08-05 1993-08-05 半導体装置の製造方法 Expired - Fee Related JP2845727B2 (ja)

Priority Applications (23)

Application Number Priority Date Filing Date Title
JP5194617A JP2845727B2 (ja) 1993-08-05 1993-08-05 半導体装置の製造方法
EP96110012A EP0738009B1 (en) 1993-08-05 1994-08-03 Semiconductor device having capacitor
DE69434606T DE69434606T8 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
EP96110010A EP0739037B1 (en) 1993-08-05 1994-08-03 Semiconductor device having capacitor and manufacturing method thereof
EP96110018A EP0736905B1 (en) 1993-08-05 1994-08-03 Semiconductor device having capacitor and manufacturing method thereof
EP96110011A EP0738013B1 (en) 1993-08-05 1994-08-03 Manufacturing method of semiconductor device having a high dielectric constant capacitor
DE69433244T DE69433244T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
DE69432643T DE69432643T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator
DE69433245T DE69433245T2 (de) 1993-08-05 1994-08-03 Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
EP94112106A EP0642167A3 (en) 1993-08-05 1994-08-03 Semiconductor device with capacitor and manufacturing process.
EP96110013A EP0738014B1 (en) 1993-08-05 1994-08-03 Manufacturing method of semiconductor device having high dielectric constant capacitor
DE69426208T DE69426208T2 (de) 1993-08-05 1994-08-03 Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
US08/284,984 US5624864A (en) 1993-08-05 1994-08-04 Semiconductor device having capacitor and manufacturing method thereof
KR1019940019245A KR0157099B1 (ko) 1993-08-05 1994-08-04 용량소자를 구비한 반도체장치의 제조방법
CN94109461A CN1038210C (zh) 1993-08-05 1994-08-05 一种半导体装置制造方法
US08/844,108 US5780351A (en) 1993-08-05 1997-04-28 Semiconductor device having capacitor and manufacturing method thereof
CN97121332A CN1107345C (zh) 1993-08-05 1997-10-27 具有电容元件的半导体器件的制造方法
KR1019980005772A KR0157210B1 (ko) 1993-08-05 1998-02-24 용량소자를 구비한 반도체장치의 제조방법
US09/071,534 US6169304B1 (en) 1993-08-05 1998-05-04 Semiconductor device having a passivation layer which minimizes diffusion of hydrogen into a dielectric layer
US09/071,121 US6107657A (en) 1993-08-05 1998-05-04 Semiconductor device having capacitor and manufacturing method thereof
US09/071,795 US6333528B1 (en) 1993-08-05 1998-05-04 Semiconductor device having a capacitor exhibiting improved moisture resistance
US09/071,122 US6015987A (en) 1993-08-05 1998-05-04 Semiconductor device having capacitor exhibiting improved mositure resistance and manufacturing method thereof
US09/589,520 US6294438B1 (en) 1993-08-05 2000-06-08 Semiconductor device having capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5194617A JP2845727B2 (ja) 1993-08-05 1993-08-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0750394A true JPH0750394A (ja) 1995-02-21
JP2845727B2 JP2845727B2 (ja) 1999-01-13

Family

ID=16327518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5194617A Expired - Fee Related JP2845727B2 (ja) 1993-08-05 1993-08-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2845727B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997040531A1 (fr) * 1996-04-19 1997-10-30 Matsushita Electronics Corporation Dispositif pour semi-conducteur
JPH11297964A (ja) * 1998-03-26 1999-10-29 Samsung Electronics Co Ltd 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
US5990508A (en) * 1997-06-10 1999-11-23 Nec Corporation Ferroelectric memory
US6338996B1 (en) 1999-04-21 2002-01-15 Nec Corporation Semiconductor memory device production method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997040531A1 (fr) * 1996-04-19 1997-10-30 Matsushita Electronics Corporation Dispositif pour semi-conducteur
US6163043A (en) * 1996-04-19 2000-12-19 Matsushita Electronics Corp. Semiconductor device
US6420743B1 (en) 1996-04-19 2002-07-16 Matsushita Electronics, Corp. Semiconductor device
US5990508A (en) * 1997-06-10 1999-11-23 Nec Corporation Ferroelectric memory
JPH11297964A (ja) * 1998-03-26 1999-10-29 Samsung Electronics Co Ltd 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
US6338996B1 (en) 1999-04-21 2002-01-15 Nec Corporation Semiconductor memory device production method

Also Published As

Publication number Publication date
JP2845727B2 (ja) 1999-01-13

Similar Documents

Publication Publication Date Title
US5780351A (en) Semiconductor device having capacitor and manufacturing method thereof
JP3252835B2 (ja) 半導体装置およびその製造方法
KR100194912B1 (ko) 반도체 장치의 제조방법
US5644158A (en) Semiconductor memory device reducing hydrogen content
JPH09331031A (ja) 強誘電体を用いた半導体集積回路とその製造方法
KR20010086354A (ko) 용량소자를 구비한 반도체장치 및 그 제조방법
JP2846310B1 (ja) 半導体装置及びその製造方法
JPH0837282A (ja) 容量素子、半導体装置およびその製造方法
JPH0750394A (ja) 半導体装置の製造方法
JP3110605B2 (ja) 半導体装置およびその製造方法
JPH0936308A (ja) 半導体装置の製造方法
JP3098923B2 (ja) 半導体装置およびその製造方法
US6046490A (en) Semiconductor device having a capacitor dielectric element and wiring layers
JP2960287B2 (ja) 半導体装置およびその製造方法
JP2907767B2 (ja) 半導体装置の製造方法
JPH1084085A (ja) 半導体装置およびその製造方法
US6232131B1 (en) Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP3232001B2 (ja) 半導体装置およびその製造方法
KR0157210B1 (ko) 용량소자를 구비한 반도체장치의 제조방법
JPH1140761A (ja) 半導体装置及びその製造方法
JP3072293B2 (ja) 半導体装置およびその製造方法
JPH11261027A (ja) 半導体装置およびその製造方法
KR0180786B1 (ko) 반도체소자의 캐패시터 형성방법
JP2003318173A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081030

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091030

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101030

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111030

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees