JP2845727B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2845727B2 JP2845727B2 JP5194617A JP19461793A JP2845727B2 JP 2845727 B2 JP2845727 B2 JP 2845727B2 JP 5194617 A JP5194617 A JP 5194617A JP 19461793 A JP19461793 A JP 19461793A JP 2845727 B2 JP2845727 B2 JP 2845727B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- protective film
- upper electrode
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
体膜または強誘電体膜を容量絶縁膜とする容量素子を内
蔵する半導体装置の製造方法に関する。
子機器から発生される電磁波雑音である不要幅射が大き
な問題になっており、この不要幅射低減対策として高誘
電率を有する誘電体膜(以下高誘電体膜という)を容量
絶縁膜とする大容量の容量素子を半導体集積回路に内蔵
する技術が注目を浴びている。また、従来にない低動作
電圧、高速書き込みおよび高速読み出し可能な不揮発性
RAMの実用化を目指し、自発分極特性を有する強誘電
体膜を容量絶縁膜とする容量素子を半導体集積回路上に
形成するための技術開発が盛んに行われている。
て、図面を参照しながら説明する。図6(a)〜(c)
は従来の半導体装置の製造工程における工程断面図であ
る。まず図6(a)に示すように、シリコン基板1の上
に分離酸化膜2、高濃度領域3、ゲート絶縁膜4、ゲー
ト電極5、層間絶縁膜6を形成する。この層間絶縁膜6
の上に下電極7、容量絶縁膜8および上電極9からなる
容量素子10を形成する。一般に容量絶縁膜8の熱処理
は、容量絶縁膜8を形成した直後またはパターンを形成
した後に行われる。なお容量絶縁膜8は強誘電体膜また
は高誘電体膜からなり、下電極7および上電極8は容量
絶縁膜8に接する側にチタン膜を介在させた白金膜で構
成される。次に図6(b)に示すように、全面に酸化珪
素膜などの第1の保護膜11を形成した後、半導体集積
回路の高濃度領域3に通じるコンタクトホール12a、
容量素子10の下電極7および上電極9にそれぞれ通じ
るコンタクトホール12bを形成する。次に図6(c)
に示すように、金属配線13a,13bを形成した後、
第2の保護膜14を形成する。第2の保護膜14として
は、シリコン基板1、容量素子10および金属配線13
a,13bへの水分の浸入を防止するためにプラズマC
VD法により形成された耐湿性の高い窒化珪素膜または
窒化酸化珪素膜が用いられる。
の構成では、プラズマCVD法により窒化珪素膜または
窒化酸化珪素膜を形成する際に発生する活性な水素原
子、ラジカルまたはイオン等により酸化物である容量絶
縁膜を構成する強誘電体膜および高誘電体膜が還元さ
れ、それらの電気抵抗が急激に低下するために、容量素
子のリーク電流が増加し、さらには絶縁耐圧が低下する
という課題を有していた。
で、プラズマCVD法により窒化珪素膜または窒化酸化
珪素膜を形成しても、強誘電体膜および高誘電体膜を容
量絶縁膜とする容量素子のリーク電流の増加を防止し、
絶縁耐圧の低下を防止できる半導体装置の製造方法を提
供することを目的とする。
に本発明の半導体装置の製造方法は、半導体集積回路が
形成された支持基板の上に容量素子を形成する工程と、
容量素子の上に第1の保護膜を形成する工程と、第1の
保護膜にコンタクトホールを形成する工程と、金属配線
を形成する工程と、金属配線を覆って第2の保護膜を形
成する工程と、少なくともコンタクトホール部分の第2
の保護膜を除去する工程と、容量素子を熱処理する工程
とを有する。
膜中に生成される水素単体または水素化合物を熱処理に
よりコンタクトホールを通して放出でき、容量素子のリ
ーク電流の増加を防止し、絶縁耐圧の低下を防止するこ
とができる。
しながら説明する。
例における半導体装置の製造方法の前半工程の工程断面
図、図2(a),(b)は同半導体装置の製造方法の後
半工程の工程断面図である。これらの図において、図6
に示す従来例と同一箇所には同一符号を付して、説明を
省略する。なお、15は容量素子10を露出するために
第2の保護膜14を設けた開口、16は第3の保護膜で
ある。
板1の上に分離酸化膜2、高濃度領域3、ゲート絶縁膜
4、ゲート電極5、層間絶縁膜6を形成する。この層間
絶縁膜6の上に下電極7、容量絶縁膜8および上電極9
からなる容量素子10を形成する。なお容量絶縁膜8は
強誘電体膜または高誘電体膜からなり、下電極7および
上電極8は容量絶縁膜8に接する側にチタン膜を介在さ
せた白金膜で構成される。次に、全面に酸化珪素膜など
の第1の保護膜11を形成した後、半導体集積回路の高
濃度領域3に通じるコンタクトホール12a、容量素子
10の下電極7および上電極9にそれぞれ通じるコンタ
クトホール12bを形成する。次に図1(b)に示すよ
うに、金属配線13a,13bを形成する。次に図1
(c)に示すように、プラズマCVD法などにより全面
に窒化珪素膜または窒化酸化珪素膜等の第2の保護膜1
4を形成する。次に図2(a)に示すように、容量素子
10が露出するように第2の保護膜14に開口15を形
成する。次に、容量絶縁膜8中の水素または水素化合物
を排出するために、窒素、アルゴンまたはこれらの混合
ガスを用いる熱処理かまたは真空中での熱処理を行う。
この熱処理に引き続き容量素子10中に酸素を供給する
ために、酸素または酸素と窒素、アルゴン等との混合ガ
スを用いて熱処理を行う。次に図2(b)に示すよう
に、酸化珪素膜または有機絶縁膜等の第3の保護膜16
を形成した後、ボンディング用の電極パッド(図示せ
ず)の窓開けを行う。
の上の第2の保護膜を除去した後に、容量素子10の熱
処理(容量絶縁膜8の熱処理)を窒素、アルゴンまたは
これらの混合ガス中または真空中で400℃以下で行う
ことにより、強誘電体膜または高誘電体膜の特性劣化の
原因となる水素または水素化合物をコンタクトホール1
2b(金属配線13bを通して)を通して放出させるこ
とができる。さらに、引き続き行う酸素または酸素と窒
素、アルゴン等との混合ガスを用いる熱処理を400℃
以下で行うことにより、強誘電体膜または高誘電体膜の
電気伝導に大きく寄与する酸素の空孔を埋めることがで
きる。
する前後および熱処理後のリーク電流の変化を示す図で
あり、容量絶縁膜8として(Ba1-xSrx)TiO3を
用いた場合について示している。図3に示すように、第
2の保護膜14として窒化珪素膜をプラズマCVD法で
形成した後ではリーク電流が2桁程度増加しているが、
熱処理することによってリーク電流が2〜3桁低下す
る。
V/cm)の逆数と寿命との関係を示す図である。図4
において、破線は第2の保護膜14として窒化珪素膜を
形成し、熱処理しない場合の寿命を、実線は熱処理した
場合の寿命をそれぞれ示している。このように、第2の
保護膜14として窒化珪素膜または窒化酸化珪素膜をプ
ラズマCVD法で形成した後に熱処理することにより、
プラズマCVD工程で劣化した高温、高電界での寿命を
十分実用に耐え得るレベルまで回復することができる。
グ用の電極パッド(図示せず)はアルミニウムまたはア
ルミニウムを主成分とする合金膜で形成されているため
非常に酸化されやすいが、少なくとも上記の酸素を含有
する混合ガス中での容量素子10の熱処理後に電極パッ
ド上の保護膜を開口することにより、電極パッドの表面
が酸化されることなく、ワイヤボンディング時の接合不
良の発生を防止できる。
装置の製造方法について、図面を参照しながら説明す
る。
例における半導体装置の製造方法の主要工程断面図であ
る。図1(a)〜(c)、図2(d)の工程を経た後、
図5(a)に示すように、容量素子10の上電極9の上
の第1の保護膜11に開口17を形成する。次に、この
状態で、容量絶縁膜8中の水素または水素化合物を排出
するために、窒素、アルゴンまたはこれらの混合ガスを
用いる熱処理かまたは真空中での熱処理を行う。この熱
処理に引き続き容量素子10中に酸素を供給するため
に、酸素または酸素と窒素、アルゴン等との混合ガスを
用いて熱処理を行う。次に図5(b)に示すように、酸
化珪素膜または有機絶縁膜などの第3の保護膜16を形
成した後、ボンディング用の電極パッド(図示せず)上
の絶縁膜を開口する。
様に、第2の保護膜14としてプラズマCVD法による
窒化珪素膜または窒化酸化珪素膜を使用しても、熱処理
時にコンタクトホール12bおよび上電極9を通して水
素または水素化合物が放出されやすく、引き続き行う酸
素を含有する熱処理において上電極9を通過した酸素に
より効果的に強誘電体膜または高誘電体膜の電気伝導に
大きく寄与する酸素の空孔を埋めることができる。その
ために、熱処理前に比べて容量素子10のリーク電流を
減少させ、絶縁耐圧を向上させることができる。
に、図1(a)に示すコンタクトホール12bを形成す
る工程後に容量素子10の熱処理を行い、第2の保護膜
をプラズマCVD法以外の方法で形成しても同様の効果
が得られる。
成する工程後に容量素子10の熱処理を行い、第2の保
護膜をプラズマCVD法以外の方法で形成しても同様の
効果が得られる。
形成した第1の保護膜にコンタクトホールを形成する工
程、金属配線を形成する工程、全面に第2の保護膜を形
成する工程、容量素子の上の第2の保護膜を除去する工
程、容量素子を熱処理する工程を有しており、第2の保
護膜としてプラズマCVD法により窒化珪素膜または窒
化酸化珪素膜を形成しても、高誘電体および強誘電体を
容量絶縁膜とする容量素子のリーク電流の増加および絶
縁耐圧の低下を防止できる優れた半導体装置の製造方法
を実現するものである。
る半導体装置の製造方法の前半工程の工程断面図
る半導体装置の製造方法の後半工程の工程断面図
よび熱処理後のリーク電流の変化を示す図
関係を示す図
る半導体装置の製造方法の主要工程断面図
を示す工程断面図
Claims (8)
- 【請求項1】 半導体集積回路が作り込まれた支持基板
の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
有する誘電体膜などの容量絶縁膜および上電極からなる
容量素子を形成する工程と、前記容量素子の上に第1の
保護膜を形成する工程と、前記第1の保護膜に前記上電
極および下電極に通ずるコンタクトホールを形成する工
程と、前記コンタクトホールを通して上電極、下電極に
それぞれ接続する金属配線を形成する工程と、前記金属
配線を覆って第2の保護膜を形成する工程と、少なくと
も前記コンタクトホール部分の第2の保護膜を除去する
工程と、前記容量素子を熱処理する工程と、少なくとも
前記コンタクトホール部分を覆って第3の保護膜を形成
する工程とを有する半導体装置の製造方法。 - 【請求項2】 半導体集積回路が作り込まれた支持基板
の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
有する誘電体膜などの容量絶縁膜および上電極からなる
容量素子を形成する工程と、前記容量素子の上に第1の
保護膜を形成する工程と、前記第1の保護膜に前記上電
極および下電極に通ずるコンタクトホールを形成する工
程と、前記コンタクトホールを通して上電極、下電極に
それぞれ接続する金属配線を形成する工程と、前記金属
配線を覆って第2の保護膜を形成する工程と、前記上電
極の上の第2の保護膜および第1の保護膜を除去する工
程と、前記容量素子を熱処理する工程と、少なくとも前
記上電極を覆って第3の保護膜を形成する工程とを有す
る半導体装置の製造方法。 - 【請求項3】 半導体集積回路が作り込まれた支持基板
の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
有する誘電体膜などの容量絶縁膜および上電極からなる
容量素子を形成する工程と、前記容量素子の上に第1の
保護膜を形成する工程と、前記第1の保護膜に前記上電
極および下電極に通ずるコンタクトホールを形成する工
程と、前記容量素子を熱処理する工程と、前記コンタク
トホールを通して上電極、下電極にそれぞれ接続する金
属配線を形成する工程と、前記金属配線を覆って第2の
保護膜とを形成する工程とを有する半導体装置の製造方
法。 - 【請求項4】 半導体集積回路が作り込まれた支持基板
の絶縁膜の上に、下電極、強誘電体膜または高誘電率を
有する誘電体膜などの容量絶縁膜および上電極からなる
容量素子を形成する工程と、前記容量素子の上に第1の
保護膜を形成する工程と、前記第1の保護膜に前記上電
極および下電極に通ずるコンタクトホールを形成する工
程と、前記コンタクトホールを通して上電極、下電極に
それぞれ接続する金属配線を形成する工程と、前記容量
素子を熱処理する工程と、前記金属配線を覆って第2の
保護膜を形成する工程とを有する半導体装置の製造方
法。 - 【請求項5】 容量素子の熱処理工程が、不活性ガス中
または真空中で熱処理する工程と、酸素を含むガス中で
熱処理する工程とからなる請求項1、2、3または4記
載の半導体装置の製造方法。 - 【請求項6】 第2の保護膜が、窒化珪素膜または窒化
酸化珪素膜である請求項1、2、3または4記載の半導
体装置の製造方法。 - 【請求項7】 第3の保護膜が、酸化珪素膜または有機
絶縁膜である請求項1、2、3または4記載の半導体装
置の製造方法。 - 【請求項8】 ワイヤボンディング用の電極パッド上の
保護膜を除去する工程が少なくとも容量素子の熱処理工
程の後に行われる請求項1、2、3または4記載の半導
体装置の製造方法。
Priority Applications (23)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5194617A JP2845727B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
DE69433245T DE69433245T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
DE69433244T DE69433244T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
EP94112106A EP0642167A3 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device with capacitor and manufacturing process. |
DE69434606T DE69434606T8 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
EP96110011A EP0738013B1 (en) | 1993-08-05 | 1994-08-03 | Manufacturing method of semiconductor device having a high dielectric constant capacitor |
EP96110018A EP0736905B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor and manufacturing method thereof |
EP96110010A EP0739037B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor and manufacturing method thereof |
DE69426208T DE69426208T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
EP96110013A EP0738014B1 (en) | 1993-08-05 | 1994-08-03 | Manufacturing method of semiconductor device having high dielectric constant capacitor |
DE69432643T DE69432643T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator |
EP96110012A EP0738009B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor |
US08/284,984 US5624864A (en) | 1993-08-05 | 1994-08-04 | Semiconductor device having capacitor and manufacturing method thereof |
KR1019940019245A KR0157099B1 (ko) | 1993-08-05 | 1994-08-04 | 용량소자를 구비한 반도체장치의 제조방법 |
CN94109461A CN1038210C (zh) | 1993-08-05 | 1994-08-05 | 一种半导体装置制造方法 |
US08/844,108 US5780351A (en) | 1993-08-05 | 1997-04-28 | Semiconductor device having capacitor and manufacturing method thereof |
CN97121332A CN1107345C (zh) | 1993-08-05 | 1997-10-27 | 具有电容元件的半导体器件的制造方法 |
KR1019980005772A KR0157210B1 (ko) | 1993-08-05 | 1998-02-24 | 용량소자를 구비한 반도체장치의 제조방법 |
US09/071,795 US6333528B1 (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having a capacitor exhibiting improved moisture resistance |
US09/071,534 US6169304B1 (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having a passivation layer which minimizes diffusion of hydrogen into a dielectric layer |
US09/071,122 US6015987A (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having capacitor exhibiting improved mositure resistance and manufacturing method thereof |
US09/071,121 US6107657A (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having capacitor and manufacturing method thereof |
US09/589,520 US6294438B1 (en) | 1993-08-05 | 2000-06-08 | Semiconductor device having capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5194617A JP2845727B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0750394A JPH0750394A (ja) | 1995-02-21 |
JP2845727B2 true JP2845727B2 (ja) | 1999-01-13 |
Family
ID=16327518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5194617A Expired - Fee Related JP2845727B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2845727B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100303682B1 (ko) * | 1996-04-19 | 2001-11-02 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 |
JP3055494B2 (ja) * | 1997-06-10 | 2000-06-26 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
KR100284737B1 (ko) * | 1998-03-26 | 2001-03-15 | 윤종용 | 고유전율의유전막을갖는반도체장치의커패시터제조방법 |
JP3530416B2 (ja) | 1999-04-21 | 2004-05-24 | Necエレクトロニクス株式会社 | 半導体メモリ装置の製造方法 |
-
1993
- 1993-08-05 JP JP5194617A patent/JP2845727B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0750394A (ja) | 1995-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0157099B1 (ko) | 용량소자를 구비한 반도체장치의 제조방법 | |
JP3252835B2 (ja) | 半導体装置およびその製造方法 | |
EP0514547B1 (en) | SEMICONDUCTOR MEMORY HAVING A FERROELECTRIC CAPACITOR AND A TiON BARRIER FILM | |
KR100339327B1 (ko) | 반도체장치및그제조방법 | |
JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
JP2845727B2 (ja) | 半導体装置の製造方法 | |
JP3157734B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP3276351B2 (ja) | 半導体装置の製造方法 | |
JP2960287B2 (ja) | 半導体装置およびその製造方法 | |
JP3110605B2 (ja) | 半導体装置およびその製造方法 | |
JP2907767B2 (ja) | 半導体装置の製造方法 | |
JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
US6046490A (en) | Semiconductor device having a capacitor dielectric element and wiring layers | |
JP3232001B2 (ja) | 半導体装置およびその製造方法 | |
US6232131B1 (en) | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps | |
JPH1084085A (ja) | 半導体装置およびその製造方法 | |
JP3130299B2 (ja) | 容量素子およびその製造方法 | |
JP3072293B2 (ja) | 半導体装置およびその製造方法 | |
KR0157210B1 (ko) | 용량소자를 구비한 반도체장치의 제조방법 | |
JPH11261027A (ja) | 半導体装置およびその製造方法 | |
KR0180786B1 (ko) | 반도체소자의 캐패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |