KR0157099B1 - 용량소자를 구비한 반도체장치의 제조방법 - Google Patents

용량소자를 구비한 반도체장치의 제조방법

Info

Publication number
KR0157099B1
KR0157099B1 KR1019940019245A KR19940019245A KR0157099B1 KR 0157099 B1 KR0157099 B1 KR 0157099B1 KR 1019940019245 A KR1019940019245 A KR 1019940019245A KR 19940019245 A KR19940019245 A KR 19940019245A KR 0157099 B1 KR0157099 B1 KR 0157099B1
Authority
KR
South Korea
Prior art keywords
film
capacitor
insulating film
interlayer insulating
semiconductor device
Prior art date
Application number
KR1019940019245A
Other languages
English (en)
Other versions
KR950007084A (ko
Inventor
코지오 아리타
에이지 후지이
야스히로 시마다
야스히로 우에모토
토루 나스
아키히로 마츠다
요시히사 나가노
아츠오 이노우에
타케토시 마츠우라
타츠오 오오츠키
Original Assignee
스기야마 카즈히코
마쯔시다덴시코교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5194617A external-priority patent/JP2845727B2/ja
Priority claimed from JP5194618A external-priority patent/JP2960287B2/ja
Priority claimed from JP6026514A external-priority patent/JP2912816B2/ja
Priority claimed from JP06055552A external-priority patent/JP3110605B2/ja
Application filed by 스기야마 카즈히코, 마쯔시다덴시코교 가부시기가이샤 filed Critical 스기야마 카즈히코
Publication of KR950007084A publication Critical patent/KR950007084A/ko
Priority to KR1019980005772A priority Critical patent/KR0157210B1/ko
Application granted granted Critical
Publication of KR0157099B1 publication Critical patent/KR0157099B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 용량소자를 구비한 반도체장치의 제조방법에 있어서, 집적회로가 형성된 반도체기판의 절연막위에, 도전성막으로 이루어진 하부전극과, 상기 하부전극위에 형성된 강유전체막 또는 고유전체막으로 이루어진 용량절연막과, 상기 용량절연막위에 형성된 도전성막으로 이루어진 상부전극으로 이루어진 용량소자를 형성하는 공정과; 상기 용량소자를 덮어서 층간절연막을 형성하는 공정과; 상기 층간절연막을 열처리하는 공정과; 상기 절연막 및 층간절연막을 통해서 집적회로 및 용량소자의 상부전극, 하부전극에 도달하는 콘택트홀을 형성하는 공정과; 상기 콘택트홀을 개재해서 집적회로 및 용량소자에 전기적으로 접속되는 전극배선을 형성하는 공정과; 상기 전극배선을 덮어서 보호막을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.

Description

용량소자를 구비한 반도체장치의 제조방법
제1도는 종래의 용량소자를 구비한 반도체장치의 주요부의 구조를 표시한 부분단면도.
제2도는 종래의 용량소자를 구비한 반도체장치의 제조방법을 설명하기 위한 순서도.
제3도는 본 발명의 실시예 1에 의한 용량소자를 구비한 반도체장치의 주요부의 구조를 표시한 부분단면도.
제4도는 본 발명의 실시예 1에 의한 용량소자를 구비한 반도체장치의 제조방법을 설명하기 위한 순서도.
제5도는 PSG막으로부터의 수분이탈량의 온도의존성을 표시한 도면.
제6도는 본 발명의 실시예 1에 의한 용량소자를 구비한 반도체장치의 수명 시험결과를 표시한 도면.
제7도는 본 발명의 실시예 2에 의한 용량소자를 구비한 반도체장치의 주요부의 구조를 표시한 부분단면도.
제8도, 제9도, 제10도는 본 발명의 실시예 2에 의한 용량소자를 구비한 반도체장치의 제조방법을 표시한 부분단면도로서,
제8도는 집적회로가 형성된 반도체기판의 절연막위에 용량소자를 형성하고, 그 용량소자위에 층간절연막을 형성하고, 콘택트홀을 형성한 후 전극배선을 형성한 상태를 표시한 도면.
제9도는 전극배선을 보호하기 위한 보호막을 형성한 상태를 표시한 도면.
제10도는 제9도에 표시한 보호막위에 제2보호막을 다시 형성한 상태를 표시한 도면.
제11도는 본 발명의 실시예 2에 의한 용량소자를 구비한 반도체장치의 전극배선형성후의 각 공정에서 용량소자의 누설전류를 측정한 도면.
제12도는 본 발명의 실시예 2에 의한 용량소자를 구비한 반도체장치의 전극배선형성후의 각 공정에서 용량소자에 인가하는 전압과 파괴에 도달하는 시간의 관계를 표시한 도면.
제13도는 본 발명의 실시예 3에 의한 용량소자를 구비한 반도체장치의 주요부의 구조를 표시한 부분단면도.
제14도, 제15도, 제16도는 본 발명의 실시예 3에 의한 용량소자를 구비한 반도체장치의 제조방법을 표시한 부분단면도로서,
제14도는 집적회로가 형성된 반도체기판의 절연막위에 용량소자를 형성하고, 그 용량소자위에 층간절연막을 형성하고, 콘택트홀을 형성한 상태를 표시한 도면.
제15도는 전극배선을 형성한 상태를 표시한 도면.
제16도는 전극배선을 보호하기 위한 2층의 보호막을 형성한 상태를 표시한 도면.
제17도는 본 발명의 실시에 4에 의한 반도체장치의 주요부의 구조를 표시한 부분단면도.
제18도, 제19도는 실시예 4에 의한 제조방법을 표시한 부분단면도로서,
제18도는 전극배선을 형성한 후 용량소자에 대응하는 개구를 가진 제2보호막을 형성한 상태를 표시한 도면.
제19도는 전극배선을 보호하기 위한 2층의 보호막을 형성한 상태를 표시한 도면.
제20도는 본 발명의 실시예 5에 의한 용량소자를 구비한 반도체장치의 주요부의 구조를 표시한 부분단면도.
제21도는 본 발명의 실시예 6에 의한 반도체장치의 용량소자의 구조를 표시한 부분단면도.
제22도, 제23도, 제24도, 제25도, 제26도는 본 발명의 실시예 7에 의한 용량소자를 구비한 반도체장치의 제조방법을 표시한 부분단면도로서,
제22도는 집적회로가 형성된 반도체기판의 절연막위에 용량소자를 형성하고, 그 용량소자위에 층간절연막을 형성하고, 콘택트홀을 형성한 상태를 표시한 도면.
제23도는 전극배선을 형성한 상태를 표시한 도면.
제24도는 전극배선을 보호하기 위한 보호막을 형성한 상태를 표시한 도면.
제25도는 전극배선을 형성한 후 용량소자의 상부전극에 대응하는 개구를 가진 제2보호막을 형성한 상태를 표시한 도면.
제26도는 전극배선을 보호하기 위한 보호막을 형성한 상태를 표시한 도면.
제27도는 본 발명의 실시예 7에 의한 용량소자를 구비한 반도체장치의 각 공정후에 누설전류를 측정한 결과를 표시한 도면.
제28도는 본 발명의 실시예 7에 의한 용량소자를 구비한 반도체장치의 수명시험결과를 표시한 도면.
* 도면의 주요부분에 대한 부호의 설명
31 : 실리콘기판 32 : 분리산화막
33 : 확산영역 34 : 게이트절연막
35 : 게이트전극 36 : 집적회로
37 : 절연막 38 : 하부전극
39 : 용량절연막 40 : 상부전극
41 : 용량소자 42,46,51,57,59 : 층간절연막
43a,43b,43c : 콘택트홀 44a,44b,44c : 전극배선
45,47,48,49,50,55 : 보호막 52,58,60 : 개구
53a,53b,53c,56a : 제1도전막 54a,54b,54c : 제2도전막
본 발명은, 강유전체막 또는 고유전체막을 용량절연막으로 하는 용량소자를 구비한 반도체장치의 제조방법에 관한 것이다.
최근, 마이크로컴퓨터나 디지털신호처리장치등의 반도체장치의 고속화·저소비전력화에 따라서, 가정용 전자기기는 한층 더 고성능화되고 있으나, 어느면에서는 이들 전자기기로부터 발생하는 전자파잡음인 불필요한 복사(輻射)가 큰 문제가 되고 있다. 그 때문에, 전자기기로서는 물론이고, 그것에 사용하는 반도체장치에 있어서도 불필요한 복사의 대책이 요구되고 있다. 반도체장치에 있어서 가장 효과가 있는 불필요한 복사의 대책은, 전원선과 접지선사이에 대용량의 용량소자를 설치하는 것이고, 종래에는 용량소자를 반도체장치의 외부에서 접속하고 있었다.
한편, 최근에는 강유전체막을 용량절연막으로서 사용한 용량소자를 구비한 단순구성의 불휘발성랜덤액세스메모리나, 고유전율의 유전체막을 사용한 용량소자를 유지용량으로 하는 다이나믹랜덤액세스메모리가 개발되고 있다.
종래의 용량소자를 구비한 반도체장치에 대해서 이하에 구체적으로 설명한다.
제1도는 그 대표적인 반도체장치의 부분단면도이다. 제1도에서, 실리콘기판(1)에는 분리영역(2)에 포위된 영역에 확산영역(3), 게이트산화막(4), 게이트전극(5)에 대표되는 집적회로(6)가 형성되어 있다. 또 그 실리콘기판(1)위에는, 절연막(7)이 형성되어 있고, 그 절연막(7)위의 소정영역에는 하부전극(8), 용량절연막(9) 및 상부전극(10)으로 이루어진 용량소자(11)가 형성되어 있다. 또 적어도 용량소자(11)를 덮어서 층간절연막(12)이 형성되어 있다. 그리고 제1콘택트홀(13a)을 개재해서 확산영역(3)에서 접속되는 전극배선(14a)이 형성되어 있고, 제2콘택트홀(13b)을 개재해서 용량소자(11)의 하부전극(8)에 접속되는 전극배선(14b)이 형성되어 있고, 또한 제3콘택트홀(13c)을 개재해서 용량소자(11)의 상부전극(10)에 접속되는 전극배선(14c)이 형성되어 있다. 또 전극배선(14a),(14b),(14c)을 보호하기 위한 보호막(15)이 형성되어 있다.
다음에 제1도에 표시한 종래의 용량소자를 구비한 반도체장치의 제조방법에 대해서 제1도와 함께 제2도에 표시한 제조공정의 순서도를 참조하면서 설명한다. 먼저 공정(1)에 의해, 실리콘기판(1)위에 집적회로(6)등을 형성한다. 다음에 공정(2)에 의해, 실리콘기판(1)위에 절연막(7)을 형성한다. 다음에 공정(3)에 의해, 절연막(7)위에 용량소자(11)를 형성한다. 이 용량소자(11)는 하부전극(8)으로 되는 제1도전막, 용량절연막(9), 상부전극(10)으로 되는 제2도전막을 순차적으로 적층한 후, 포토에칭에 의해서 각각 패터닝하여 형성된다. 용량절연막(9)으로서는 강유전체막 또는 고유전체막이 사용되고, 하부전극(8) 및 상부전극(10)으로서는 용량절연막(9)에 접촉하는 쪽으로부터 차례로 백금막과 티탄막으로 이루어진 2층막이 사용된다. 다음에 공정(4)에서, CVD법에 의해 적어도 용량소자(11)를 덮고, PSG막(인첨가산화규소막)으로 이루어진 층간절연막(12)을 형성한다. 다음에 공정(5)에서 집적회로(6)의 확산영역(3)에도 달하는 제1콘택트홀(13a), 용량소자(11)의 하부전극(8)에 도달하는 제2콘택트홀(13b), 용량소자(11)의 상부전극(10)에도 도달하는 제3콘택트홀(13c)을 형성한다. 다음에 공정(b)에 의해, 전극배선(14a),(14b),(14c)을 형성한 후, 공정(8)에서 플라즈마CVD법에 의해 내습성이 높은 질화규소막 또는 질화산화규소막등으로 이루어진 보호막(15)을 형성한다.
그러나, 상기와 같은 종래의 용량소자를 구비한 반도체장치에서는, 층간절연막(12)에 PSG막을 사용하고 있고, 용량소자(11)에 대한 응력을 완화하는 목적은 달성되나, PSG막을 CVD법에 의해 형성할 때에 발생하는 수분을 PSG막에 흡수되고, 이 수분이 용량절연막(9)을 구성하는 강유전체막으로 확산해서 전기저항을 저하시킨다. 이 현상은, 용량소자(11)의 누설전류의 증대나 절연내압의 저하를 초래하고, 용량절연막(9)의 절연파괴를 일으키는 원인이 된다.
또 상기와 같은 종래의 용량소자를 구비한 반도체장치에서는, 보호막(15)으로서 플라즈마CVD법에 의해 형성된 질화규소막 또는 질화산화규소막을 사용하고 있고, 용량소자(11)에 대한 외부로부터의 수분의 침입을 방지할 수 있으나, 플라즈마CVD법에 의한 막형성중에 활성화수소가 발생하고, 이 활성화수소가 용량절연막(9)을 구성하는 강유전체막 또는 고유전체막으로 확산해서 용량소자(11)의 누설전류의 증대나 수명특성의 열화를 일으키는 원인이 된다. 일반적으로 플라즈마CVD법에 의해 막을 형성한 질화막속의 수소원자함유량은 1022개/cm3으로서 많고, 막형성후에 열처리를 행함으로써 용량절연막(9)속으로 수소의 확산이 가속되어 더욱 용량소자(11)의 특성이 더욱 열화하는 원인이 된다.
본 발명의 목적은, 신뢰성이 높은 용량소자를 구비한 반도체장치를 제공하는 데 있다. 또, 반도체기판에 형성된 집적회로를 열화시키지 않고, 상기 반도체장치를 제조하는 방법을 제공하는 데 있다.
본 발명의 반도체장치에 의한 한 측면은, 집적회로가 형성된 반도체기판의 절연막위에, 하부전극과 용량절연막 및 상부전극으로 이루어진 용량소자가 형성된 것이고, 이 용량소자를 덮어서 형성된 층간절연막속의 수분의 함유량이 층간절연막 1cm3당으로 환산해서 0.5g을 초월하지 않는 구성으로 한 것이다.
이 구성에 의하면, 용량절연막속으로 수분이 확산하는 것을 억제할 수 있고, 용량절연막의 절연내압의 저하를 방지할 수 있고, 신뢰성 및 수명이 향상되는 것을 확인했다.
또 본 발명의 반도체장치에 의한 다른 측면은, 전극배선을 덮어서 형성된 보호막이 수소함유량이 1021개/cm3이하의 질화규소막인 구성으로 한 것이다.
이 구성에 의하면, 이 질화규소막을 형성한 후에 400℃정도에서 열처리해도 용량절연막속으로 확산하는 수소원자수는 적고, 용량소자의 특성열화는 발생하지 않는 것을 확인했다.
또, 본 발명의 반도체장치에 의한 다른 측면은, 전극배선을 덮어서 형성되는 보호막으로서, 전극배선쪽으로부터 차례로 PSG막(인첨가산화규소막), NSG막(무첨가산화규소막)을 적층한 구성으로 한 것이다.
이 구성에 의하면, 종래의 플라즈마CVD법에 의해 형성한 질화규소막이나 질화산화규소막과는 달리, 보호막속에 수소를 함유하지 않으므로 용량절연막을 열화시키는 일이 없다. 또 용량소자에 대한 응력완화는 PSG막에 의해서 방지할 수 있고, PSG막의 단점인 흡습성은 그 위에 형성한 NSG막에 의해서 방지할 수 있고, 용량소자에 응력이 가해지지 않고 고신뢰성을 실현할 수 있다.
또 본 발명의 반도체장치에 의한 다른 측면은, 용량소자위에 형성된 층간절연막위에 용량소자를 덮는 형상으로 질화티탄막 또는 티탄·텅스텐막을 형성한 구성으로 한 것이다.
이 구성에 의하면, 질화티탄막, 티탄·텅스텐막을 층간절연막과 밀착성이 좋고, 치밀하기 때문에 용량절연막에 수분이 침입하는 것을 방지할 수 있고, 용량소자의 특성열화가 발생하지 않는다. 또 이 구성에 부가해서 용량소자이외의 영역에 질화규소막을 형성함으로써, 용량소자에 응력이 가해지지 않고 수분의 침입을 방지할 수 있고, 그밖의 영역은 질화규소막에 의해서 완전히 보호할 수 있다.
본 발명의 반도체장치의 제조방법에 의한 한 측면은, 상기의 반도체장치를 제조하기 위한 방법이외에, 용량소자의 상부의 보호막 또는 보호막과 층간절연막을 제거해서 용량절연막을 열처리하는 구성으로 한 것이다.
이 구성에 의하면, 용량절연막속에 함유하는 수소단일체 또는 수소화합물을 용이하게 방출할 수 있으므로 용량소자의 누설전류의 증대 및 절연내압의 저하를 방지할 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명한다.
[실시예 1]
제3도에 표시한 본 발명의 반도체장치에는, 실리콘기판(31)위에 분리산화막(32), 이 분리산화막(32)에 포위된 영역에 확산영역(33), 게이트절연막(34) 및 게이트전극(35)으로 이루어진 트랜지스터로 대표되는 집적회고(36)가 형성되어 있다.
실리콘기판(31)위에는, 산화규소막으로 이루어진 절연막(37)이 형성되고, 이 절연막(37)위에 백금막 및 티탄막의 하부전극(38)과, 강유전체막 또는 고유전체막으로 이루어진 용량절연막(39)과, 백금막 및 티탄막의 상부전극(40)으로 이루어진 용량소자(41)가 형성되어 있다. 또 이 용량소자(41)를 덮어서 수분함유량이 1cm3당으로 환산해서 0.5g이하인 PSG막으로 이루어진 층간절연막(42)이 형성되어 있다. 종래의 용량소자를 구비한 반도체장치에서는 층간절연막(42)의 수분함유량은 1cm3당으로 환산해서 0.9g이상 이었다.
집적회로(36)의 상부에서는 절연막(37) 및 층간절연막(42)에 확산영역(33)에 도달하는 제1콘택트홀(43a)이 형성되고, 용량소자(41)의 상부에서는 층간절연막(42)에 하부전극(38)에 도달하는 제2콘택트홀(43b)이 형성되고, 상부전극(40)에 도달하는 제3콘택트홀(43c)이 형성되어 있다. 제1콘택트홀(43a)을 통해서 확산영역(33)에 접속된 알루미늄막 또는 알루미늄합금막으로 이루어진 전극배선(44a)이 형성되고, 제2, 제3콘택트홀(43b),(43c)을 통해서 하부전극(38) 및 상부전극(40)에 접속된 알루미늄막 또는 알루미늄합금막으로 이루어진 전극배선(44b),(44c)이 형성되어 있다. 그리고, 이들의 전극배선(44a),(44b),(44c)을 보호하는 질화규소막 또는 질화산화규소막으로 이루어진 보호막(45)이 형성되어 있다.
이와 같은 실시예1의 구성에 의하면, 층간절연막(42)으로서 수분의 함유량을 1cm3당으로 환산해서 0.5g이하로 제어하고 있고, 이후의 공정에서 열처리를 행하여도 수분의 용량절연막(39)속으로 확산을 방지할 수 있기 때문에, 용량소자(41)의 누설전류의 증대 및 절연내압의 저하를 방지할 수 있고, 종래에 비해서 절연파괴에 의한 고장이 생기기 어려운 용량소자(41)를 내장한 반도체장치를 실현할 수 있다.
다음에 상기한 반도체장치의 제조방법에 대해서, 제3도와 함께 제4도에 표시한 제조방법의 순서도를 참조하면서 설명한다. 먼저 공정(1)에 의해 실리콘기판(31)위에 집적회로(36)등을 형성한다. 다음에 공정(2)에 의해 실리콘기판(31)위에 절연막(37)을 형성한다. 다음에 공정(3)에 의해 절연막(37)위에 용량소자(41)를 형성한다. 이 용량소자(41)는 하부전극(38)으로 되는 제1도전막, 용량절연막(39), 상부전극(40)으로 되는 제2전도막을 순차적으로 적층한 후, 포토에칭에 의해서 각각 패터닝하여 형성된다.
용량절연막(39)으로서는 강유전체막 또는 고유전체막이 사용되고, 하부전극(38) 및 상부전극(40)으로서는 용량절연막(39)에 접촉하는 쪽으로부터 차례로 백금막, 티탄막으로 이루어진 2층막이 사용된다. 다음의 공정(4)에서, 용량소자(41)의 열처리를 행하여, 용량절연막(39)의 특성을 향상시키고 또한 안정시킨다. 다음의 공정(5)에서, CVD법등에 의해, 적어도 용량소자(41)를 덮어서 PSG막(인첨가산화규소막)으로 이루어진 층간절연막(42)을 형성한 후, 공정(6)에서, 층간절연막(42)을 질소분위기속에서 열처리함으로써 층간절연막(42)속에 함유되는 수분을 층간절연막(42)의 1cm3당으로 환산해서 0.5g이하까지 제거한다.
다음의 공정(7)에서, 집적회로(36)의 확산영역(33)에 도달하는 제1콘택트홀(43a), 용량소자(41)의 하부전극(38) 및 상부전극(40)에 도달하는 제2, 제3콘택트홀(43b),(43c)을 형성하다. 다음의 공정(8)에 의해 전극배선(44a),(44b),(44c)을 형성한 후, 공정(9)에서 플라즈마CVD법에 의해 내습성이 높은 질화규소막 또는 질화산화규소막등으로 이루어진 보호막(45)을 형성한다.
또한 상기의 구성 및 제조방법에 있어서, 층간절연막(42)으로서 PSG막을 CVD법에 의해서 막을 형성하고, 그후 열처리공정에 의해서 PSG막으로부터 수분을 제거하는 예에 대해서 설명했으나, 본 발명은 이것에 한정되는 것이 아니고, 예를 들면 고온, 감압상태하에서 산화규소막을 형성하고, 열처리를 생략해도 된다.
또, 상기한 제조방법에 있어서, 제4도의 공정(6)에서 층간절연막(42)의 열처리를 질소가스속에서 행한 예에 대해서 설명했으나, 헬륨, 아르곤등의 불활성가스속 또는 진공속에서 행하여도 된다.
다음에, 일반적으로 CVD법에 의해 형성한 PSG막의 수분흡착량을 측정한 결과에 대해서, 제5도를 참조하면서 설명한다. 제5도의 가로축은 온도를 표시하고 있고, 세로축은 그 온도에서 방출되는 수분량을 표시하고 있고, 이들의 관계는 수분의 흡착강도에 대응하고 있다. 제5도에 표시한 바와 같이 PSG막에 흡착한 수분이 이탈하는 피이크온도는 제1피이크가 300℃∼350℃의 범위내에 있고 제2피이크가 450℃∼530℃의 범위내에 있다. 이중 제2피이크에 상당하는 수분은 충분히 강한 흡착력에 의해서 PSG막에 흡착하고 있기 때문에, 통상의 사용시에 신뢰성에는 거의 영향을 주지 않는다고 생각된다. 이에 대해서, 제1피이크는, 저온쪽으로까지 완만한 경사가 연장되어 있고, 비교적 사용온도에 가까운 조건에서 물이 방출되고, 용량절연막(9)을 열화시키는 원인이 된다.
또한, 발명자들은 CVD법에 의해 막을 형성한 직후에 제4도에서 제1피이크에 상당하는 흡착수를 방출시키기 위해서는, 350℃이상에서 열처리하는 것이 바람직한 것을 알아냈다. 또 층간절연막(42)으로서, 6중량%이하의 인을 함유하는 실리콘산화막을 열처리한 것은 용량소자(41)에 가해지는 응력을 완화하는 데 있어서도 바람직하다는 것을 알 수 있었다.
또, 본 실시예에 의해서 제조되는 용량소자(41)의 신뢰성에 대해서 검토한 결과를 제6도에 표시했다. 여기서 용량절연막(39)에는 티탄산바륨, 스트론튬박막을 사용했다. 가로축은 용량소자(41)에 인가한 전계의 역수, 세로축은 누설전류가 일정치에 달할때까지의 시간을 표시하고 있다. 직선(a)은 종래법에 의해 제조된 용량소자(41)에 전압을 인가하면서 누설전류를 관찰한 결과이고, 층간절연막(42)으로서 사용하고 있는 PSG막의 수분함량은 0.93g/cm3이었다. 직선(b)은 본실시예에 의해 제조된 용량소자(41)의 결과이고, 층간절연막(42)인 PSG막의 수분함유량은 0.45g/cm3이다. 이들의 직선을 비교함으로써, 층간절연막(42)의 수분함유량이 적은 본 실시예에 의한 용량소자(41)가 종래예에 비해서 훨씬 우수하다는 것이 실증되었다. 또한, PSG막속의 수분함유량은 0.5g/cm3이하이면 된다.
또, 본 실시예에서는, 층간절연막(42)을 형성하고, 열처리를 행한 후에 콘택트홀(43a),(43b),(43c)을 형성하는 예에 대해서 설명했으나, 열처리의 순서를 변경하여 층간절연막(42)을 형성하고, 콘택트홀(43a),(43b),(43c)을 형성한 후에 열처리를 행하여도 된다. 이 경우는 콘택트홀(43a),(43b),(43c)이 통기구멍이 되고, 용량소자(41)에 흡착된 수분이 빠지기 쉽다.
또, 본 실시예에서는 층간절연막(42)의 열처리를 1회 행한 예에 대해서 설명했으나, 열처리공정을 복수회로 나누어서 실시해도 된다. 예를 들면 층간절연막(42)을 형성한 후에 제1회째의 열처리를 행하고, 또 콘택트홀(43a),(43b),(43c)을 형성한 후에 제2회째의 열처리를 행하여도 된다. 이 경우, 제1회째와 제2회째의 열처리공정에서 열처리조건을 변경해도 된다.
[실시예 2]
제7도에 표시한 반도체장치는, 제3도에 표시한 실시예1의 변형예이다. 본 실시예가 실시예1과 다른점은, 용량소자(41)위에 산화규소막으로 이루어진 층간절연막(46)이 형성되어 있고, 알루미늄막 또는 알루미늄합금막의 전극배선(44a),(44b),(44c)을 보호하기 위하여 막속의 수소원자함유량이 1021개/cm3이하의 질화규소막으로 이루어진 보호막(47)이 형성되어 있는 점이다.
이와같은 실시예2의 구성에 의하면, 용량소자(41)에 직접 접촉하는 층간절연막(46)으로서 수소함유량이 낮은 산화규소막을 사용하고, 보호막(47)으로서 수소원자함유량이 1021개/cm3이하의 질화규소막을 사용하고 있기 때문에, 용량절연막(39)속으로 수소의 침투가 없고, 또 보호막(47)으로서 사용한 질화규소막에 의해 외부로부터 물의 침입을 방지할 수 있고, 안정성이 뛰어난 반도체장치를 실현할 수 있다.
또한 본 실시예는 보호막(47)으로서 수소함유량이 1021개/cm3이하의 단일층의 질화규소막을 사용한 예에 대해서 설명했으나, 보호막(47)의 두께를 100㎚이하로 하고, 그위에 산화규소막, 질화규소막 또는 질화산화규소막을 적층한 것을 보호막으로서 사용해도 마찬가지의 효과가 있다.
또, 보호막(47)의 아래에 산화규소막을 형성함으로써, 용량소자(41)에 가해지는 응력을 감소시킬 수 있다.
다음에 상기한 반도체장치의 제조방법에 대해서, 제8도, 제9도 및 제10도를 참조하면서 설명한다. 제8도는 실리콘기판(31)위의 집적회로(36)등을 형성하고, 그 위에 절연막(37)을 형성하고, 그 절연막(37)위에 용량소자(41)를 형성하고, 그 용량소자(41)를 덮어서 층간절연막(46)을 형성하고, 제1콘택트홀(43a), 제2, 제3콘택트홀(43b),(43c)을 형성한 후, 전극배선(44a),(44b),(44c)을 형성한 상태를 표시하고 있고, 종래의 제조방법과 동일해도 된다. 다음에 제9도에 표시한 바와같이, 스퍼터법에 의해 질화규소막을 형성하고, 보호막(47)으로 한다.
이와 같이 보호막(47)의 형성방법으로서 스퍼터법을 사용하면, 실온∼200℃의 저온에서 비교적 간단하고 치밀하게 화학양론조성의 Si3N4막을 형성할 수 있고, 알루미늄막 또는 알루미늄합금막으로 이루어진 전극배선(44a),(44b),(44c)에 손상을 주는 일이 없다. 또 스퍼터법으로는 타겟이나 가스는 수소원자를 함유하지 않기 때문에 막형성중에 활성화수소는 발생하지 않는다. 또, 또 얻어지는 질화규소막의 수소원자농도는 1021개/cm3이하로서 매우 낮고, 막형성후에 열처리를 행하여도, 400℃이하이면, 용량절연막(39)에 대한 수소의 확산은 거의 없고, 용량소자(41)의 특성을 열화시키는 일은 없다.
또한 스퍼터법에는 복수종류의 방법이 있다. 예를 들면, 실리콘타겟을 사용해서 질소이온에 의해서 활성스퍼터를 행하는 이온빔스퍼터법인 경우에는, 실온에서 막을 형성하는 것이 가능하다. 또, 이온빔스퍼터법에 의해 얻어지는 질화규소막중의 수소원자농도는 1021개/cm3이하로서 매우 적고, 800℃의 고온 CVD법에 의해서 막을 형성한 질화규소막에 필적한다. 또, 질화실리콘·세라믹타겟이나 질화실리콘 분말타겟을 사용한 RF스퍼터법, 또는 RF플레이너마그네트롤스퍼터법등에 의해서도 마찬가지의 효과를 얻을 수 있다.
또 제10도에 표시한 바와같이, 제9도에 표시한 공정에 의해서 형성한 보호막(47)위에 플라즈마CVD법에 의해 질화규소막으로 이루어진 제2보호막(48)을 형성함으로써, 스퍼터법에 의한 질화규소막의 막두께를 얇게 할 수 있으므로 용량소자(41)에 가해지는 응력을 저감할 수 있다.
또, 보호막(47)으로서 스퍼터법에 의한 질화규소막을 사용하는 경우, 보호막(47)의 아래에 산화규소막을 형성해함으로써, 용량소자(41)에 가해지는 응력을 한층 더 저감할 수 있다.
다음에 용량절연막(39)으로서 티탄산바륨막을 사용한 용량소자(41)의 특성변동에 대해서, 제11도,제12도를 참조하면서 설명한다. 이들 도면에 있어서, 가로축은 전극배선(44a),(44b),(44c)을 형성한 후의 각 공정을 표시하고 있고, A는 전극배선(44a),(44b),(44c)을 형성한 후, B는 보호막(47)을 형성한 후, C는 보호막(47)을 형성한 후에 질소와 수소의 혼합가스분위기속에서 380℃에서 7분간 열처리한 후의 값을 표시하고 있다. 또 흑색원은 보호막(47)으로서 질화규소막을 플라즈마CVD법에 의해 형성한 경우, 흰색원은 보호막(47)으로서 질화규소막을 이온빔스퍼터법에 의해 형성한 경우를 표시하고 있다. 또한, 제11도는 용량소자(41)에 1.5V의 전압을 인가했을때의 누설전류를 표시하고 있고, 제12도는 125℃에서 용량 절연막(39)에 1㎹/㎝의 전압을 인가했을 때 파괴에 이르기까지의 시간을 표시하고 있다.
제11도에 표시한 바와같이, 당연히 전극배선(44a),(44b),(44c)을 형성한 후(A)의 경우에서는 실리콘질화막의 형성방법에 의하지 않고, 누설전류는 10-8A/㎠으로서 변화하지 않으나, 전극배선(44a),(44b),(44c)위에 실리콘질화막을 형성한 후(B)의 경우에 관해서는, 플라즈마CVD법에 의해 실리콘질화막을 형성한 시료에 의해서 누설전류의 증가를 볼수 있다. 이것은 플라즈마CVD법에서는 활성화수소가 플라즈마속에 다량으로 존재하고, 막형성중에 용량절연막(39)속에 침입하고, 용량절연막(39)을 구성하는 강유전체막 또는 고유전체막을 열화시키기 때문이라고 생각된다. 또, 열처리한 후(c)의 경우에서는, 플라즈마CVD법에 의해서 실리콘질화막을 형성한 시료에 의해서 또 누설전류가 증가하고 있다. 이에 대해서 이온빔스퍼터법에 의해 형성한 시료에서는 공정(A),(B),(C)의 다음의 각 시료간에는 누설전류의 차이가 없다.
또 제12도에 표시한 바와 같이, 플라즈마CVD법에 의해 실리콘질화막을 형성한 시료에서는, 공정을 거칠때마다 파괴시간이 짧아지고 있으나, 이것도 보호막(47)속의 수소원자가 용량절연막(39)속에 침입하고, 용량절연막(39)을 구성하는 강유전체막 또는 고유전체막을 열화시키기 때문이라고 생각된다. 이에 대해서, 이온빔스퍼터법에 의해 형성한 시료에서는 공정(A)(B),(C)다음의 각 시료간에는 파괴시간의 차이가 없다.
또한, 본 실시예에 있어서, 전극배선(44a),(44b),(44c)은 알루미늄막 또는 알루미늄합금막등을 단일층으로 사용한 경우에 대해서 설명했으나, 이들 막의 아래에 티탄·텅스텐막을 형성함으로써, 용량소자(41)의 전극으로서 백금막을 사용한 경우에 밀착성을 향상시키고, 접촉저항을 저감할 수 있다.
[실시예 3]
제13도에 표시한 반도체장치는, 제3도에 표시한 실시예 1의 다른 변형예의 하나이다. 본 실시예가 실시예 1과 다른 점은, 전극배선(44a),(44b),(44c)을 보호하기 위하여, 제1층이 PSG막으로 이루어진 제1보호막(49)과 제2층이 NSG막(무첨가산화규소막)으로 이루어진 제2보호막(50)을 구비한 다층의 보호막을 형성하는데 있다. 또한 제1보호막(49)과 제2보호막(50)은, 막형성시에 수소가 관여하는 플라즈마CVD법이외의 방법, 예를 들면 감압CVD법 또는 상압CVD법에 의해 형성한다.
이와같은 실시예 3의 구성에 의하면, 종래의 플라즈마CVD법에 의해서 형성한 질화규소막이나 질화산화규소막과는 달리, 보호막속에 수소를 함유하지 않으므로 용량절연막을 열화시키는 일이 없다. 또, 용량소자에 대한 응력완화는 PSG막에 의해서, PSG막의 단점인 흡습성은 그 위에 형성한 NSG막에 의해서 방지할 수 있고, 용량소자의 응력이 가해지는 일없이 고신뢰성을 실현할 수 있다.
다음에 상기의 반도체장치의 제조방법에 대해서 제14도, 제15도 및 제16도를 참조하면서 설명한다. 제14도는 실리콘기판(31)위에 집적회로(36)등을 형성하고, 그 위에 절연막(37)을 형성하고, 절연막(37)위에 용량소자(41)를 형성하고, 용량소자(41)를 덮어서 층간절연막(46)을 형성하고, 제1콘택트홀(43a), 제2 및 제3콘택트홀(43b),(43c)을 형성한 상태를 표시하고 있고, 종래의 제조방법과 동일해도 된다. 다음에, 제15도에 표시한 바와같이, 전극배선(44a),(44b),(44c)을 형성한다.
그리고, 제16도에 표시한 바와 같이, 전극배선(44a),(44b),(44c)을 덮어서 감압CVD법에 의해 PSG막으로 이루어진 제1보호막(49), NSG막으로 이루어진 제2보호막(50)을 순차적으로 형성한다. 또한 제1보호막(49), 제2보호막(50)은 상압CVD법에 의해 형성해도 된다.
[실시예 4]
제17도는, 제13도에 표시한 실시예 3의 다른 변형예의 하나이다. 본 실시예가 실시예 3과 다른 점은 제1보호막(49)의 아래에 용량소자(41)에 대응하는 개구(52)를 가진 질화규소막 또는 질화산화규소막으로 이루어진 제2층간절연막(51)을 형성한 점에 있다.
이와 같은 구성으로 함으로써, 용량소자(41)를 형성한 후에 용량절연막(39)을 열처리해도, 용량절연막(39)을 구성하는 강유전체막 또는 고유전체막으로부터 발생하는 수소 또는 수소화합물을 질화규소막으로 이루어진 제2층간절연막(51)에 의해 차단해서 집적회로(36)가 열화하는 것을 방지할 수 있다. 또, 최종적으로는 용량소자(41)위에는 PSG막으로 이루어진 제1보호막(49)과 NSG막으로 이루어진 제2보호막(50)을 형성하고 있고, 다라서 제1보호막(49)에서 용량소자(41)에 가해지는 응력을 완화하는 동시에 외부로부터 이온성의 불순물이 침입하는 것을 방지하고, 제2보호막(50)에서 PSG막의 약점인 내습성 및 내수성을 확보하고 있다.
다음에, 제17도에 표시한 반도체장치의 제조방법에 대해서, 제18도, 제19도를 참조하면서 설명한다. 제15도에 표시한 전극배선(44a),(44b),(44c)이 형성된 상태에서, 전극배선(44a),(44b),(44c)을 덮어서 질화규소막 또는 질화산화규소막으로 이루어진 제2층간절연막(51)을 형성한다. 그리고, 제18도에 표시한 바와 같이, 통상의 포토에칭법에 의해, 용량소자(41)에 대응한 개구(52)를 형성한다. 다음에 제19도에 표시한 바와같이, 전체면에 PSG막으로 이루어진 제1보호막(49)과 NSG막으로 이루어진 제2보호막(50)을 감압CVD법 또는 상압CVD법에 의해 순차적으로 형성한다.
또한, 제2층간절연막(51)으로서 플라즈마CVD법에 의해 치밀한 질화규소막을 저온에서 형성하고, 제2층간절연막(51)에 용량소자(41)에 대응하는 개구(52)를 형성한 후 용량소자(41)를 열처리함으로써 질화규소막형성공정에서 막속에 도입된 수소를 방출시킬 수 있다.
또, 용량소자(41)의 열처리를 불활성가스 또는 진공속에서 열처리하는 제1열처리공정과, 산소를 함유하는 가스속에서 열처리하는 제2열처리공정의 두번 행함으로써, 한층 더 큰 효과를 얻을 수 있다. 즉, 제1열처리공정에 의해서 용량절연막(39)속의 수소를 방출시키고, 제2열처리공정에 의해서 산소를 도입하고 용량절연막(39)의 특성을 회복시킬 수 있다.
또한 본 실시에에 있어서, 제2층간절연막(51)에 용량소자(41)에 대응하는 개구(52)를 형성한 예에 대해서 설명했으나, 개구(52)는 용량소자(41)전체가 아니라 상부전극(40)에 대응해서 형성하고 있어도, 열처리공정에 의해서 용량절연막(39)속의 수소를 방출시키는 것은 가능하다.
[실시예 5]
제20도에 표시한 반도체장치는, 제7도에 표시한 실시예 2의 변형예이다. 본 실시예가 실시예2와 다른 점은, 제1콘택트홀(43a), 제2콘택트홀(44b), 제3콘택트홀(44c) 및 그 주변부를 포함하고, 전극배선(44a),(44b),(44c)의 아래에 티탄막으로 이루어진 제1도전막(53a),(53b),(53c) 및 질화티탄막으로 이루어진 제2도전막(54a),(54b),(54c)이 형성되어 있고, 또 용량소자(41)의 상부가 층간절연막(46)을 개재해서 제1도전막(53c), 제2도전막(54c), 전극배선(44c)으로 덮여 있고, 전극배선(44a),(44b),(44c)을 덮어서 질화규소막 또는 질화산화규소막으로 이루어진 보호막(55)이 형성되어 있는 점이다.
이와 같은 실시예 5의 구성에 의하면, 제2도전막(54c)으로서 수소를 통과하지 않는 막을 선택하면, 보호막(55)으로서 질화규소막 또는 질화산화규소막을 플라즈마CVD법에 의해서 형성해도, 플라즈마속의 수소원자, 래디컬 또는 이온에 의해 용량절연막(39)이 환원되는 것을 방지할 수 있다.
또한, 제1도전막(53a),(53b),(53c)으로서는 티탄막 또는 티탄·텅스텐막이, 형성하고 제2도전막(54a),(54b),(54c)으로서는 질화티탄막이 적합하다. 또 용량소자(41)의 위를 덮는 막에 제1도전막(53c)과 전극배선(44c)의 조합을 사용하고, 제2도전막(54c)을 생략해도 종래에 비해서 보호막(55)을 형성하는 공정에 있어서의 용량절연막(39)의 열화를 방지할 수 있다.
[실시예 6]
제21도는 실시예 5의 변형예이나, 본 실시예에 직접 관계되지 않는 집적회로 등의 개소의 도시는 생략했다. 본 실시예가 실시예5와 다른 점은, 용량소자(41)의 상부가 층간절연막(46)을 개재해서 제1도전막(56a) 및 전극배선(44c)에 의해서 덮여있고, 또한, 용량소자(41)의 주변부에서 제1도전막(56a) 및 전극배선(44c)과 일부 중첩되고, 용량소자(41)의 상부전극(40)에 대응하는 개구(58)를 가진 질화규소막으로 이루어진 제2층간절연막(57)을 형성한 점이다.
이와 같이 구성함으로써, 용량소자(41)의 상면으로부터의 물의 침입은 티탄·텅스텐막등으로 이루어진 제1도전막(56a)에 의해서 차단되고, 그밖의 영역은 질화규소막등으로 이루어진 제2층간절연막(57)에 의해서 차단되므로, 한층 더 효과적으로 내습·내수성에 관한 신뢰성을 높일수 있다.
[실시예 7]
제22도, 제23도, 제24도, 제25도 및 제26도는 실시예1에 제2층간절연막(59)을 형성한 반도체장치의 제조공정을 설명하기 위한 도면이다.
먼저, 제22도에 표시한 바와같이, 집적회로(36)가 형성된 실리콘기판(31)위에 절연막(37)이 형성되고, 그 절연막(37)위에 용량소자(41)가 형성되고, 그 용량소자(41)를 덮어서 산화규소막등의 층간절연막(46)이 형성되고, 그리고 제1콘택트홀(43a), 제2콘택트홀(43b), 제3콘택트홀(43c)이 형성된다. 용량소자(41)의 하부전극(38) 및 상부전극(40)으로서는 용량절연막(39)쪽에 티탄막을 개재시킨 백금막이 사용된다.
다음에 제23도에 표시한 바와 같이 전극배선(44a),(44b),(44c)을 형성한 후, 제24도에 표시한 바와 같이 플라즈마CVD법등에 의해 전체면에 질화규소막 또는 질화산화규소막으로 이루어진 제2층간절연막(59)을 형성한다. 다음에 제25도에 표시한 바와같이, 용량소자(41)의 상부에서 제2층간절연막(59)에 용량소자(41)에 대응하는 개구(60)를 형성한다. 이 상태에서, 용량절연막(39)속의 수소 또는 수소화합물을 배출하기 위하여 질소, 아르곤 또는 이들의 혼합가스를 사용하는 열처리나 또는 진공속에서 열처리를 행한다. 이 열처리에 계속해서 용량절연막(39)속에 산소를 공급하기 위하여, 산소 또는 산소와 질소, 아르곤 등과의 혼합가스를 사용해서 열처리를 행한다. 다음에, 제26도에 표시한 바와 같이, 산화규소막 또는 유기절연막으로 이루어진 보호막(55)을 형성한다.
이와 같은 실시예 7의 구성에 의하면, 용량소자(41)위의 제2층간절연막(59)을 제거한 후에 용량소자(41)의 열처리(즉 용량절연막(39)의 열처리)를 질소, 아르곤 또는 이들의 혼합가스속에서 또는 진공속에서 400℃이하에서 행함으로써, 강유전체막 또는 고유전체막의 특성열화의 원인이 되는 수소 또는 수소화합물을 용이하게 방출시킬 수 있다. 또, 계속해서 행하는 산소 또는 산소와 질소, 아르곤 등과의 혼합가스를 사용하는 열처리를 400℃이하에서 행함으로써, 강유전체막 또는 고유전체막의 전기전도에 크게 기여하는 산소의 빈구멍을 메울 수 있다.
다음에 용량소자(41)의 위에 질화규소막을 형성하기 전후 및 열처리후의 용량절염막(39)의 누설전류의 측정결과 및 수명시험의 결과에 대해서, 제27도, 제28도를 참조하면서 설명한다.
제27도는 용량절연막(39)으로서 티탄산바륨·스트론튬막을 사용한 경우에 대해서 누설전류의 측정결과를 표시한 것이고, 제2층간절연막(59)으로서 질화규소막을 플라즈마CVD법에 의해서 형성한 후에는 누설전류가 2자리수정도 증가하고 있으나,열처리함으로써 누설전류가 2∼3자리수만큼 저하되고, 질화규소막을 형성하기 전의 상태로 복귀되고 있다.
제28도는 용량소자(41)에 인가한 전계강도E(㎹/㎝)의 역수의 수명과의 관계를 표시하고 있고, 점선은 제2층간절연막(59)으로서 질화규소막을 형성하고, 열처리하지 않는 경우의 수명을 표시하고, 실선은 제2층간절연막(59)으로서 질화규소막을 형성하고, 열처리한 경우의 수명을 표시하고 있다. 어느경우에도, 질화규소막은 플라즈마CVD법에 의해 형성하고 있다.
이와같이, 제2층간절연막(59)으로서 질화규소막 또는 질화산화규소막을 플라즈마CVD법에 의해서 형성한 후에 열처리함으로써, 플라즈마CVD공정에서 열화한 고온, 고전계에서의 수명을 실제사용할 수 있는 충분한 레벨까지 회복할 수 있다.
또한 상기한 반도체장치의 제조방법에 있어서는, 전극배선(44a),(44b),(44c)을 형성하기 전후에 용량소자(41)의 열처리를 행한 예에 대해서 설명했으나, 그 이외에도, 제22도에 표시한 제1, 제2, 제3콘택트홀(43a),(43b),(43c)을 형성한 후에, 용량절연막(39)속의 수소 또는 수소화합물을 배출하기 위하여, 질소, 아르곤 또는 이들의 혼합가스를 사용하는 열처리나 또는 진공속에서 열처리를 행하고, 계속해서 용량절연막(39)속에 산소를 공급하기 위하여, 산소 또는 산소와 질소, 아르곤 등의 혼합가스를 사용해서 열처리를 행함으로써, 마찬가지의 효과를 얻을 수 있다. 이 경우, 제2층간절연막(59)으로서는 플라즈마방법이외의 방법으로 막을 형성하는 것이 바람직하다. 이 경우는 상기한 제조방법에 있어서 필요로 한 전극배선(44a),(44b),(44c)을 형성하기 전후의 열처리는 불필요하다.
또한 본 실시예에 있어서, 제2층간절연막(59)에 용량소자(41)에 대응하는 개구(60)를 형성한 예에 대해서 설명했으나, 개구(60)는 용량소자(41)의 상부전극(40)에 대응해서 형성하여도, 열처리공정에 의해서 용량절연막(39)속의 수소 또는 수소화합물을 방출시키는 것은 가능하다.
본 발명은, 상기에 설명한 여러가지의 실시예에 한정되는 것은 아니다. 본 발명의 진정한 정신 및 범위에 존재하는 변형에는, 모두 특허청구의 범위에 포함되는 것이다.

Claims (2)

  1. 용량소자를 구비한 반도체장치의 제조방법에 있어서, 집적회로가 형성된 반도체기판의 절연막위에, 도전성막으로 이루어진 하부전극과, 상기 하부전극위에 형성된 강유전체막 또는 고유전체막으로 이루어진 용량절연막과, 상기 용량절연막위에 형성된 도전성막으로 이루어진 상부전극으로 이루어진 용량소자를 형성하는 공정과; 상기 용량소자를 덮어서 층간절연막을 형성하는 공정과; 상기 층간절연막을 열처리하는 공정과; 상기 절연막 및 층간절연막을 통해서 집적회로 및 용량소자의 상부전극, 하부전극에 도달하는 콘택트홀을 형성하는 공정과; 상기 콘택트홀을 개재해서 집적회로 및 용량소자에 전기적으로 접속되는 전극배선을 형성하는 공정과; 상기 전극배선을 덮어서 보호막을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 층간절연막의 열처리온도가 350℃이상인 것을 특징으로 하는 반도체장의 제조방법.
KR1019940019245A 1993-08-05 1994-08-04 용량소자를 구비한 반도체장치의 제조방법 KR0157099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980005772A KR0157210B1 (ko) 1993-08-05 1998-02-24 용량소자를 구비한 반도체장치의 제조방법

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP5194617A JP2845727B2 (ja) 1993-08-05 1993-08-05 半導体装置の製造方法
JP93-194617 1993-08-05
JP93-194618 1993-08-05
JP5194618A JP2960287B2 (ja) 1993-08-05 1993-08-05 半導体装置およびその製造方法
JP94-26514 1994-02-24
JP6026514A JP2912816B2 (ja) 1994-02-24 1994-02-24 半導体装置および半導体装置の製造方法
JP94-55552 1994-03-25
JP06055552A JP3110605B2 (ja) 1994-03-25 1994-03-25 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019980005772A Division KR0157210B1 (ko) 1993-08-05 1998-02-24 용량소자를 구비한 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR950007084A KR950007084A (ko) 1995-03-21
KR0157099B1 true KR0157099B1 (ko) 1998-10-15

Family

ID=27458511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019245A KR0157099B1 (ko) 1993-08-05 1994-08-04 용량소자를 구비한 반도체장치의 제조방법

Country Status (5)

Country Link
US (7) US5624864A (ko)
EP (6) EP0738014B1 (ko)
KR (1) KR0157099B1 (ko)
CN (2) CN1038210C (ko)
DE (5) DE69432643T2 (ko)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0574275B1 (en) * 1992-06-12 1998-04-15 Matsushita Electronics Corporation Semiconductor device having capacitor
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JPH0870105A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3246274B2 (ja) * 1995-06-22 2002-01-15 松下電器産業株式会社 半導体装置
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
TW322635B (ko) * 1996-04-19 1997-12-11 Matsushita Electron Co Ltd
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JPH09298289A (ja) * 1996-04-30 1997-11-18 Fujitsu Ltd 酸化物誘電体積層構造の製造方法及び電子回路装置
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6815762B2 (en) * 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
EP0837504A3 (en) 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
TW468253B (en) 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
JP3149817B2 (ja) * 1997-05-30 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JP3424900B2 (ja) * 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
US5866449A (en) * 1997-10-27 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of making polysilicon-via structure for four transistor, triple polysilicon layer SRAM cell including two polysilicon layer load resistor
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US5946567A (en) * 1998-03-20 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6229167B1 (en) * 1998-03-24 2001-05-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
KR100292942B1 (ko) * 1998-04-18 2001-07-12 윤종용 강유전체메모리장치의제조방법
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
US6060389A (en) * 1998-05-11 2000-05-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
US6040227A (en) * 1998-05-29 2000-03-21 Taiwan Semiconductor Manufacturing Company IPO deposited with low pressure O3 -TEOS for planarization in multi-poly memory technology
US6232131B1 (en) 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
JP3114710B2 (ja) 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6300190B1 (en) * 1998-12-09 2001-10-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor integrated circuit device
JP2000183296A (ja) * 1998-12-16 2000-06-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
DE19904379A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Mikroelektronische Struktur
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6171899B1 (en) * 1999-03-12 2001-01-09 United Microelectronics Corp. Method for fabricating a capacitor
US6232197B1 (en) * 1999-04-07 2001-05-15 United Microelectronics Corp, Metal-insulator-metal capacitor
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP2001057426A (ja) * 1999-06-10 2001-02-27 Fuji Electric Co Ltd 高耐圧半導体装置およびその製造方法
KR100329781B1 (ko) 1999-06-28 2002-03-25 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
US6225681B1 (en) * 1999-09-07 2001-05-01 Conexant Systems, Inc. Microelectronic interconnect structures and methods for forming the same
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
US6251724B1 (en) * 1999-11-01 2001-06-26 Taiwan Semiconductor Manufacturing Company Method to increase the clear ration of capacitor silicon nitride to improve the threshold voltage uniformity
US6245683B1 (en) * 1999-12-28 2001-06-12 Taiwan Semiconductor Manufacturing Company Stress relieve pattern for damascene process
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
JP2001284347A (ja) * 2000-03-31 2001-10-12 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
DE10041685C2 (de) 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
JP4025829B2 (ja) 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
DE10121657B4 (de) * 2001-05-03 2010-02-11 Qimonda Ag Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
EP1393546B1 (en) * 2001-05-15 2008-11-05 Ebara Corporation A socket contact and feed-through device
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP3839281B2 (ja) * 2001-07-05 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2003255899A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) * 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
US6610262B1 (en) * 2002-03-04 2003-08-26 Taiwan Semiconductor Manufacturing Company Depletion mode SCR for low capacitance ESD input protection
JP2003257645A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3671012B2 (ja) * 2002-03-07 2005-07-13 三洋電機株式会社 表示装置
JP3837344B2 (ja) * 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
JP3847683B2 (ja) * 2002-08-28 2006-11-22 富士通株式会社 半導体装置の製造方法
US20040120097A1 (en) * 2002-12-23 2004-06-24 Chambers Stephen T. Methods of forming metal-insulator-metal capacitors
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2007142109A (ja) * 2005-11-17 2007-06-07 Tdk Corp 電子部品
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
JP4823833B2 (ja) * 2006-09-25 2011-11-24 住友電工デバイス・イノベーション株式会社 電子装置の製造方法および電子装置の制御方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US20080223975A1 (en) * 2007-03-14 2008-09-18 Miroslav Planeta Reversible surface winder
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US8373215B2 (en) * 2010-10-25 2013-02-12 Texas Instruments Incorporated Zero temperature coefficient capacitor
US10367089B2 (en) 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
DE102016117239A1 (de) * 2016-09-14 2018-03-15 USound GmbH Verfahren und Schaltung zum Betreiben eines Piezo-Bauteils sowie einen integrierten Schaltkreis mit einer derartigen Schaltung

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE234384C (ko) *
US3481781A (en) * 1967-03-17 1969-12-02 Rca Corp Silicate glass coating of semiconductor devices
DE2517743C3 (de) * 1975-04-22 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
DE3013866C2 (de) * 1980-04-10 1984-01-12 Allit-Plastikwerk Kimnach & Co, 6550 Bad Kreuznach Vorrichtung zum Deponieren einer Vielzahl gleichförmiger Waren und zum Darbieten der Waren als Einzelstücke für die Entnahme
CA1204527A (en) * 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
JPS59110122A (ja) 1982-12-15 1984-06-26 Nec Corp 窒化膜を有する半導体集積回路装置
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
JPS6116562A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置
US4692786A (en) * 1985-02-07 1987-09-08 Lindenfelser Timothy M Semi-conductor device with sandwich passivation coating
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4772985A (en) * 1986-09-24 1988-09-20 Kabushiki Kaisha Toshiba Thick film capacitor
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5065222A (en) * 1987-11-11 1991-11-12 Seiko Instruments Inc. Semiconductor device having two-layered passivation film
JPH01265524A (ja) * 1988-04-15 1989-10-23 Sony Corp 半導体装置
JPH0210856A (ja) * 1988-06-29 1990-01-16 Matsushita Electron Corp 半導体装置の製造方法
JPH02144915A (ja) * 1988-11-25 1990-06-04 Matsushita Electric Works Ltd 半導体装置
JPH02184079A (ja) * 1989-01-11 1990-07-18 Seiko Epson Corp 強誘電体記憶装置の形成法
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
JP2830019B2 (ja) * 1989-03-07 1998-12-02 セイコーエプソン株式会社 半導体装置
EP0396221B1 (en) * 1989-05-05 1995-09-27 Ramtron International Corporation Integrated ferroelectric capacitor
JPH03198338A (ja) * 1989-12-27 1991-08-29 Handotai Process Kenkyusho:Kk 気相成長膜の形成方法および半導体装置
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
JPH0482265A (ja) * 1990-07-24 1992-03-16 Seiko Epson Corp 半導体装置の製造方法
JPH0485878A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP3185220B2 (ja) * 1990-09-28 2001-07-09 セイコーエプソン株式会社 半導体装置
TW214599B (ko) * 1990-10-15 1993-10-11 Seiko Epson Corp
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
US5139971A (en) * 1991-06-07 1992-08-18 Intel Corporation Anneal to decrease moisture absorbance of intermetal dielectrics
JPH05166946A (ja) * 1991-12-19 1993-07-02 Toshiba Corp 半導体装置の製造方法
JPH05190799A (ja) * 1992-01-08 1993-07-30 Sharp Corp 半導体記憶装置およびその製造方法
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
EP0738013A3 (en) 1998-04-22
EP0738009B1 (en) 2003-05-07
US6015987A (en) 2000-01-18
EP0738014A3 (en) 1998-04-15
EP0736905A2 (en) 1996-10-09
CN1038210C (zh) 1998-04-29
DE69432643D1 (de) 2003-06-12
EP0738013A2 (en) 1996-10-16
US6294438B1 (en) 2001-09-25
EP0642167A2 (en) 1995-03-08
US5780351A (en) 1998-07-14
DE69434606T8 (de) 2007-05-16
EP0739037A2 (en) 1996-10-23
EP0738014A2 (en) 1996-10-16
EP0738009A3 (en) 1998-04-15
EP0736905B1 (en) 2006-01-04
EP0738009A2 (en) 1996-10-16
US5624864A (en) 1997-04-29
DE69433244T2 (de) 2004-07-29
DE69434606T2 (de) 2006-11-30
DE69433245D1 (de) 2003-11-20
EP0739037B1 (en) 2000-10-25
CN1189687A (zh) 1998-08-05
DE69426208T2 (de) 2001-05-17
KR950007084A (ko) 1995-03-21
EP0739037A3 (en) 1998-04-29
DE69433245T2 (de) 2004-07-22
EP0738013B1 (en) 2003-10-15
US6333528B1 (en) 2001-12-25
US6107657A (en) 2000-08-22
DE69432643T2 (de) 2004-04-08
EP0736905A3 (en) 1998-04-22
CN1107345C (zh) 2003-04-30
US6169304B1 (en) 2001-01-02
DE69434606D1 (de) 2006-03-30
DE69426208D1 (de) 2000-11-30
EP0642167A3 (en) 1995-06-28
CN1102731A (zh) 1995-05-17
EP0738014B1 (en) 2003-10-15
DE69433244D1 (de) 2003-11-20

Similar Documents

Publication Publication Date Title
KR0157099B1 (ko) 용량소자를 구비한 반도체장치의 제조방법
US6174822B1 (en) Semiconductor device and method for fabricating the same
US6049103A (en) Semiconductor capacitor
US6723637B2 (en) Semiconductor device and method for fabricating the same
JP2917916B2 (ja) 強誘電体を用いた半導体集積回路とその製造方法
US6344363B1 (en) Method of making ferroelectric film with protective cover film against hydrogen and moisture
KR20010086354A (ko) 용량소자를 구비한 반도체장치 및 그 제조방법
JPH0837282A (ja) 容量素子、半導体装置およびその製造方法
KR0157210B1 (ko) 용량소자를 구비한 반도체장치의 제조방법
KR100658259B1 (ko) 반도체장치 및 그 제조방법
JP2845727B2 (ja) 半導体装置の製造方法
JPH07263637A (ja) 半導体装置およびその製造方法
JPH11126876A (ja) 半導体装置およびその製造方法
JPH09172150A (ja) 半導体装置の製造方法
JP2960287B2 (ja) 半導体装置およびその製造方法
KR100475018B1 (ko) 반도체메모리소자의제조방법
JPH1022464A (ja) 半導体装置およびその製造方法
KR20050001098A (ko) 반도체 소자의 보호막 제조 방법
JP2000031392A (ja) 半導体装置およびその製造方法
JP2003338609A (ja) 半導体装置及びその製造方法
JP2003318173A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060714

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee