JP2912816B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP2912816B2 JP2912816B2 JP6026514A JP2651494A JP2912816B2 JP 2912816 B2 JP2912816 B2 JP 2912816B2 JP 6026514 A JP6026514 A JP 6026514A JP 2651494 A JP2651494 A JP 2651494A JP 2912816 B2 JP2912816 B2 JP 2912816B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- lower electrode
- film
- capacitor
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路チップ
に保持された、強誘電体材料すなわち高誘電率を有する
誘電体材料またはペロブスカイト型結晶構造を有する物
質の薄膜を容量絶縁膜として用いた半導体装置に関す
る。
に保持された、強誘電体材料すなわち高誘電率を有する
誘電体材料またはペロブスカイト型結晶構造を有する物
質の薄膜を容量絶縁膜として用いた半導体装置に関す
る。
【０００２】
【従来の技術】近年、高誘電率を有する誘電体膜等（以
下強誘電体膜という）は自発分極や高誘電率といった特
徴を有するために、不揮発性ＲＡＭ（Random Access
Memory）や高集積ＤＲＡＭ（Dynamic Random Access Me
mory）上での容量絶縁膜としての応用を目指して活発な
研究が行われている。一般に使用される強誘電体膜は金
属酸化物の焼結体からなり、反応性に富む酸素を多く含
有している。このような強誘電体膜からなる容量絶縁膜
を用いて半導体装置を構成する場合、上電極および下電
極として酸化反応に対して安定な貴金属電極が不可欠で
ある。
下強誘電体膜という）は自発分極や高誘電率といった特
徴を有するために、不揮発性ＲＡＭ（Random Access
Memory）や高集積ＤＲＡＭ（Dynamic Random Access Me
mory）上での容量絶縁膜としての応用を目指して活発な
研究が行われている。一般に使用される強誘電体膜は金
属酸化物の焼結体からなり、反応性に富む酸素を多く含
有している。このような強誘電体膜からなる容量絶縁膜
を用いて半導体装置を構成する場合、上電極および下電
極として酸化反応に対して安定な貴金属電極が不可欠で
ある。
【０００３】以下従来の半導体装置について説明する。
図３は従来の半導体装置の要部の構成を示すものであ
り、例えば集積回路が作り込まれた、シリコンからなる
支持基板１の上に膜厚１０〜１００ｎｍのチタン（Ｔ
ｉ）膜２が形成されている。Ｔｉ膜２の上に膜厚１００
〜３００ｎｍの白金（Ｐｔ）などからなる下電極３が形
成され、その上に容量絶縁膜４として膜厚２０〜３００
ｎｍのチタン酸バリウム・ストロンチウム｛（ＢａXＳ
ｒ1-X）ＴｉＯ3｝膜が選択的に形成されている。さら
に、この容量絶縁膜４の上には、膜厚１００〜３００ｎ
ｍのＰｔなどからなる上電極５が形成されてキャパシタ
を構成している。
図３は従来の半導体装置の要部の構成を示すものであ
り、例えば集積回路が作り込まれた、シリコンからなる
支持基板１の上に膜厚１０〜１００ｎｍのチタン（Ｔ
ｉ）膜２が形成されている。Ｔｉ膜２の上に膜厚１００
〜３００ｎｍの白金（Ｐｔ）などからなる下電極３が形
成され、その上に容量絶縁膜４として膜厚２０〜３００
ｎｍのチタン酸バリウム・ストロンチウム｛（ＢａXＳ
ｒ1-X）ＴｉＯ3｝膜が選択的に形成されている。さら
に、この容量絶縁膜４の上には、膜厚１００〜３００ｎ
ｍのＰｔなどからなる上電極５が形成されてキャパシタ
を構成している。
【０００４】このように構成されたキャパシタの上面は
燐ガラス（ＰＳＧ）等の保護膜６によって覆われ、この
保護膜６にはキャパシタの上電極５の一部に相当する部
分と、下電極３の一部に相当する部分とにそれぞれコン
タクト孔７が設けられていて、そのコンタクト孔７の上
面に形成された配線層８とそれぞれ電気的に接続してい
る。この配線層８は二層構造となっており、下層はチタ
ン・タングステン（ＴｉＷ）膜９、上層はアルミニウム
（Ａｌ）膜１０等で構成される。配線層８の上部はさら
にＰＳＧ，無添加ガラス（ＮＳＧ）または窒化シリコン
（Ｓｉ3Ｎ4）などからなる外層保護膜１１によって被覆
されている。
燐ガラス（ＰＳＧ）等の保護膜６によって覆われ、この
保護膜６にはキャパシタの上電極５の一部に相当する部
分と、下電極３の一部に相当する部分とにそれぞれコン
タクト孔７が設けられていて、そのコンタクト孔７の上
面に形成された配線層８とそれぞれ電気的に接続してい
る。この配線層８は二層構造となっており、下層はチタ
ン・タングステン（ＴｉＷ）膜９、上層はアルミニウム
（Ａｌ）膜１０等で構成される。配線層８の上部はさら
にＰＳＧ，無添加ガラス（ＮＳＧ）または窒化シリコン
（Ｓｉ3Ｎ4）などからなる外層保護膜１１によって被覆
されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では保護膜６としてキャパシタにかかるストレ
スを減少させるためにＰＳＧを使用しており、外層保護
膜１１としてＰＳＧ，ＮＳＧなどを用いると、これらの
保護膜は水分を通しやすいために、水分が内部に浸入
し、キャパシタの機能を低下させるという課題を有して
いた。また外層保護膜１１の材料としてＰＳＧ，ＮＳＧ
に代えてＳｉ3Ｎ4を使用した場合、耐湿性は良くなる
が、キャパシタを構成する強誘電体膜からなる容量絶縁
膜がＳｉ3Ｎ4膜形成時に発生する水素によってその容量
絶縁膜の酸化物が還元され、キャパシタとしての性能を
劣化させるという課題を新たに発生させることになる。
来の構成では保護膜６としてキャパシタにかかるストレ
スを減少させるためにＰＳＧを使用しており、外層保護
膜１１としてＰＳＧ，ＮＳＧなどを用いると、これらの
保護膜は水分を通しやすいために、水分が内部に浸入
し、キャパシタの機能を低下させるという課題を有して
いた。また外層保護膜１１の材料としてＰＳＧ，ＮＳＧ
に代えてＳｉ3Ｎ4を使用した場合、耐湿性は良くなる
が、キャパシタを構成する強誘電体膜からなる容量絶縁
膜がＳｉ3Ｎ4膜形成時に発生する水素によってその容量
絶縁膜の酸化物が還元され、キャパシタとしての性能を
劣化させるという課題を新たに発生させることになる。
【０００６】本発明は上記課題を解決するものであり、
耐湿性に優れ、高い信頼性を有する半導体装置を提供す
ることを目的とする。
耐湿性に優れ、高い信頼性を有する半導体装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、本願発明の半導体装置は、支持基板と、前
記支持基板上に形成された下電極と、前記下電極上に形
成された強誘電体体からなる容量絶縁膜と、前記容量絶
縁膜上に前記下電極と接触することなく形成された上電
極と、前記下電極、前記容量絶縁膜および前記上電極か
らなるキャパシタを被覆する絶縁保護膜と、前記下電極
および前記上電極をそれぞれ独立して配線するための前
記絶縁保護膜に形成されたコンタクト孔と、前記絶縁保
護膜の表面に前記上電極の全体を覆うように形成された
アルミニウムを主成分とする第１層およびチタン・タン
グステンからなる第２層で構成された配線層と、少なく
とも前記配線層上を被覆するように形成されたＰＳＧ、
ＮＳＧおよびＳｉ３Ｎ４のいずれかからなる保護膜とを
有するものである。
するために、本願発明の半導体装置は、支持基板と、前
記支持基板上に形成された下電極と、前記下電極上に形
成された強誘電体体からなる容量絶縁膜と、前記容量絶
縁膜上に前記下電極と接触することなく形成された上電
極と、前記下電極、前記容量絶縁膜および前記上電極か
らなるキャパシタを被覆する絶縁保護膜と、前記下電極
および前記上電極をそれぞれ独立して配線するための前
記絶縁保護膜に形成されたコンタクト孔と、前記絶縁保
護膜の表面に前記上電極の全体を覆うように形成された
アルミニウムを主成分とする第１層およびチタン・タン
グステンからなる第２層で構成された配線層と、少なく
とも前記配線層上を被覆するように形成されたＰＳＧ、
ＮＳＧおよびＳｉ３Ｎ４のいずれかからなる保護膜とを
有するものである。
【０００８】さらにまた、請求項２記載の半導体装置
は、前記上電極の上部分を除く領域に少なくとも形成さ
れたシリコン窒化膜を有するものである。また、請求項
３記載の半導体装置の製造方法は、支持基板上に下電極
を形成する工程と、前記下電極上に強誘電体からなる容
量絶縁膜を形成する工程と、前記容量絶縁膜上に上電極
を前記下電極と接触することなく形成する工程と、前記
下電極、前記容量絶縁膜および前記上電極からなるキャ
パシタを被覆する絶縁保護膜を形成する工程と、前記下
電極および前記上電極をそれぞれ独立して配線するため
の前記絶縁保護膜にコンタクト孔を形成する工程と、前
記上電極の全体を覆うように、アルミニウムを主成分と
する第１層およびチタン・タングステンからなる第２層
で構成された配線層を形成する工程と、少なくとも前記
配線層上を被覆するように形成されたＰＳＧ、ＮＳＧお
よびＳｉ3Ｎ4のいずれかからなる保護膜を形成する工程
とを有するものである。さらに、請求項４記載の半導体
装置の製造方法は、請求項３記載の半導体装置の製造方
法において、前記アルミニウムを主成分とする第１層お
よびチタン・タングステンからなる第２層で構成された
配線層を形成する工程後、少なくとも前記配線層上を被
覆するように形成されたＰＳＧ、ＮＳＧおよびＳｉ3Ｎ4
のいずれかからなる保護膜を形成する工程前に、前記上
電極の上部分を除く領域にシリコン窒化膜を形成する工
程を有するものである。
は、前記上電極の上部分を除く領域に少なくとも形成さ
れたシリコン窒化膜を有するものである。また、請求項
３記載の半導体装置の製造方法は、支持基板上に下電極
を形成する工程と、前記下電極上に強誘電体からなる容
量絶縁膜を形成する工程と、前記容量絶縁膜上に上電極
を前記下電極と接触することなく形成する工程と、前記
下電極、前記容量絶縁膜および前記上電極からなるキャ
パシタを被覆する絶縁保護膜を形成する工程と、前記下
電極および前記上電極をそれぞれ独立して配線するため
の前記絶縁保護膜にコンタクト孔を形成する工程と、前
記上電極の全体を覆うように、アルミニウムを主成分と
する第１層およびチタン・タングステンからなる第２層
で構成された配線層を形成する工程と、少なくとも前記
配線層上を被覆するように形成されたＰＳＧ、ＮＳＧお
よびＳｉ3Ｎ4のいずれかからなる保護膜を形成する工程
とを有するものである。さらに、請求項４記載の半導体
装置の製造方法は、請求項３記載の半導体装置の製造方
法において、前記アルミニウムを主成分とする第１層お
よびチタン・タングステンからなる第２層で構成された
配線層を形成する工程後、少なくとも前記配線層上を被
覆するように形成されたＰＳＧ、ＮＳＧおよびＳｉ3Ｎ4
のいずれかからなる保護膜を形成する工程前に、前記上
電極の上部分を除く領域にシリコン窒化膜を形成する工
程を有するものである。
【０００９】
【作用】したがって本発明によれば、下電極、容量絶縁
膜および上電極より構成されるキャパシタ部分はＴｉＷ
膜によって覆われているため、キャパシタ部分に水分が
浸入してキャパシタの特性を劣化させることがない。ま
た、キャパシタ部分以外の半導体装置全表面をＳｉ3Ｎ4
膜で覆うことにより、さらにキャパシタ部分への水分の
浸入を防止することができる。
膜および上電極より構成されるキャパシタ部分はＴｉＷ
膜によって覆われているため、キャパシタ部分に水分が
浸入してキャパシタの特性を劣化させることがない。ま
た、キャパシタ部分以外の半導体装置全表面をＳｉ3Ｎ4
膜で覆うことにより、さらにキャパシタ部分への水分の
浸入を防止することができる。
【００１０】
【実施例】以下本発明の半導体装置の実施例について、
図１および図２を参照して説明する。なお、これら図に
おいて、図３に示した従来例の構成要素と対応する部分
には同じ符号を付した。
図１および図２を参照して説明する。なお、これら図に
おいて、図３に示した従来例の構成要素と対応する部分
には同じ符号を付した。
【００１１】図１は本発明の第１の実施例における半導
体装置の要部を示すものであり、図において、１は支持
基板、３はＴｉ膜２の上に設けられた下電極、４は（Ｂ
ａxＳｒ1-x）ＴｉＯ3等の強誘電体材料からなる容量絶
縁膜、５は上電極で、下電極３および容量絶縁膜４とと
もにキャパシタを形成している。６は絶縁保護膜、７は
絶縁保護膜６に設けられたコンタクト孔である。
体装置の要部を示すものであり、図において、１は支持
基板、３はＴｉ膜２の上に設けられた下電極、４は（Ｂ
ａxＳｒ1-x）ＴｉＯ3等の強誘電体材料からなる容量絶
縁膜、５は上電極で、下電極３および容量絶縁膜４とと
もにキャパシタを形成している。６は絶縁保護膜、７は
絶縁保護膜６に設けられたコンタクト孔である。
【００１２】この絶縁保護膜６の上面には本発明の特徴
とする配線層１２が、図１に示すように、キャパシタを
覆うように、すなわち少なくとも上電極５を覆うように
形成されていてコンタクト孔７を通して上電極５および
下電極３とそれぞれ独立して電気的に接続している。こ
の配線層１２は二層構造であり、上層はＡｌ膜１３、下
層はＴｉＷ膜１４からなる。
とする配線層１２が、図１に示すように、キャパシタを
覆うように、すなわち少なくとも上電極５を覆うように
形成されていてコンタクト孔７を通して上電極５および
下電極３とそれぞれ独立して電気的に接続している。こ
の配線層１２は二層構造であり、上層はＡｌ膜１３、下
層はＴｉＷ膜１４からなる。
【００１３】このような構造の本実施例における配線層
１２は、下電極３、容量絶縁膜４および上電極５で構成
されるキャパシタを覆うように形成されているために、
配線層１２の下層のＴｉＷ膜１４がキャパシタの上部か
らの水分の浸入を実質的に遮断することができ、キャパ
シタの耐水性を飛躍的に向上させることができる。
１２は、下電極３、容量絶縁膜４および上電極５で構成
されるキャパシタを覆うように形成されているために、
配線層１２の下層のＴｉＷ膜１４がキャパシタの上部か
らの水分の浸入を実質的に遮断することができ、キャパ
シタの耐水性を飛躍的に向上させることができる。
【００１４】次に本発明の第２の実施例における半導体
装置について、図２を用いて説明する。図２は本発明の
第２の実施例の要部を示す。
装置について、図２を用いて説明する。図２は本発明の
第２の実施例の要部を示す。
【００１５】本実施例が第１の実施例と異なる点は、配
線層１２を形成し、保護膜１１を形成する前にキャパシ
タを構成する上電極５の上面部分を除いてＳｉ3Ｎ4から
なる耐水層１５を設けた点にある。なお、耐水層１５と
ＴｉＷ膜１４とは上電極５の上面部分でオーバーラップ
した構造をとっている。
線層１２を形成し、保護膜１１を形成する前にキャパシ
タを構成する上電極５の上面部分を除いてＳｉ3Ｎ4から
なる耐水層１５を設けた点にある。なお、耐水層１５と
ＴｉＷ膜１４とは上電極５の上面部分でオーバーラップ
した構造をとっている。
【００１６】本実施例の構造をとることにより、キャパ
シタを構成する上電極５の上面からの水分の浸入がＴｉ
Ｗ膜１４によって遮断され、ＴｉＷ膜１４が形成されて
いない部分からの水分の浸入が耐水層１５によって遮断
されるので、より一層効果的に耐水信頼性を高めること
ができる。
シタを構成する上電極５の上面からの水分の浸入がＴｉ
Ｗ膜１４によって遮断され、ＴｉＷ膜１４が形成されて
いない部分からの水分の浸入が耐水層１５によって遮断
されるので、より一層効果的に耐水信頼性を高めること
ができる。
【００１７】このように上記実施例は、半導体装置のキ
ャパシタ部分を配線層を構成するＴｉＷ膜１４によって
覆うことにより、キャパシタ部分の上面からの水分の浸
入を防止し、また、半導体装置のキャパシタ部分を配線
層を構成するＴｉＷ膜１４によって覆うとともに、キャ
パシタ部分の上面以外の部分をＳｉ3Ｎ4膜等の耐水層１
５で覆うことにより、キャパシタ以外の部分からの水分
の浸入を防止しているために、キャパシタの特性を低下
させるおそれをなくすことができる。
ャパシタ部分を配線層を構成するＴｉＷ膜１４によって
覆うことにより、キャパシタ部分の上面からの水分の浸
入を防止し、また、半導体装置のキャパシタ部分を配線
層を構成するＴｉＷ膜１４によって覆うとともに、キャ
パシタ部分の上面以外の部分をＳｉ3Ｎ4膜等の耐水層１
５で覆うことにより、キャパシタ以外の部分からの水分
の浸入を防止しているために、キャパシタの特性を低下
させるおそれをなくすことができる。
【００１８】
【発明の効果】本発明は、支持基板と、その支持基板の
一表面上に形成された下電極と、その下電極の表面に形
成された高誘電率を有する強誘電体膜からなる容量絶縁
膜と、その容量絶縁膜の表面に下電極と接触することな
く形成された上電極と、下電極、容量絶縁膜および上電
極を被覆し、かつ下電極および上電極をそれぞれ独立し
て配線するためのコンタクト孔を備えた絶縁保護膜と、
その絶縁保護膜の表面に上電極を覆うように形成され
た、アルミニウムを主成分とする第１層、およびチタン
・タングステンからなる第２層で構成された配線層を備
え、下電極または上電極がコンタクト孔を通して配線層
と電気的に接続された構造を有しているために、またこ
の構造に加えて上電極の上面部分を除く配線層の全表面
にＳｉ3Ｎ4膜を形成しているために、水分が半導体装置
の上部よりキャパシタ内に浸入しようとしても、ＴｉＷ
膜またはＳｉ3Ｎ4膜によって遮断され、きわめて耐水性
に優れた高信頼性の半導体装置を提供することができ
る。
一表面上に形成された下電極と、その下電極の表面に形
成された高誘電率を有する強誘電体膜からなる容量絶縁
膜と、その容量絶縁膜の表面に下電極と接触することな
く形成された上電極と、下電極、容量絶縁膜および上電
極を被覆し、かつ下電極および上電極をそれぞれ独立し
て配線するためのコンタクト孔を備えた絶縁保護膜と、
その絶縁保護膜の表面に上電極を覆うように形成され
た、アルミニウムを主成分とする第１層、およびチタン
・タングステンからなる第２層で構成された配線層を備
え、下電極または上電極がコンタクト孔を通して配線層
と電気的に接続された構造を有しているために、またこ
の構造に加えて上電極の上面部分を除く配線層の全表面
にＳｉ3Ｎ4膜を形成しているために、水分が半導体装置
の上部よりキャパシタ内に浸入しようとしても、ＴｉＷ
膜またはＳｉ3Ｎ4膜によって遮断され、きわめて耐水性
に優れた高信頼性の半導体装置を提供することができ
る。
【図１】本発明の第１の実施例における半導体装置の要
部断面図
部断面図
【図２】本発明の第２の実施例における半導体装置の要
部断面図
部断面図
【図３】従来の半導体装置の要部断面図
１ 支持基板 ３ 下電極 ４ 容量絶縁膜 ５ 上電極 ６ 絶縁保護膜 ７ コンタクト孔 １２ 配線層 １３ アルミニウム膜（第１層） １４ チタン・タングステン膜（第２層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 嶋田 恭博 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平５−308074（ＪＰ，Ａ) 特開 平２−299235（ＪＰ，Ａ) 特開 昭47−27475（ＪＰ，Ａ) 特開 平４−102367（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/8242 H01L 27/10 451 H01L 27/108
Claims (4)
- 【請求項１】 支持基板と、前記支持基板上に形成され
た下電極と、前記下電極上に形成された強誘電体体から
なる容量絶縁膜と、前記容量絶縁膜上に前記下電極と接
触することなく形成された上電極と、前記下電極、前記
容量絶縁膜および前記上電極からなるキャパシタを被覆
する絶縁保護膜と、前記下電極および前記上電極をそれ
ぞれ独立して配線するための前記絶縁保護膜に形成され
たコンタクト孔と、前記絶縁保護膜の表面に前記上電極
の全体を覆うように形成されたアルミニウムを主成分と
する第１層およびチタン・タングステンからなる第２層
で構成された配線層と、少なくとも前記配線層上を被覆
するように形成されたＰＳＧ、ＮＳＧおよびＳｉ３Ｎ４
のいずれかからなる保護膜とを有する半導体装置。 - 【請求項２】 前記上電極の上部分を除く領域に少なく
とも形成されたシリコン窒化膜を有することを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 支持基板上に下電極を形成する工程と、
前記下電極上に強誘電体からなる容量絶縁膜を形成する
工程と、前記容量絶縁膜上に上電極を前記下電極と接触
することなく形成する工程と、前記下電極、前記容量絶
縁膜および前記上電極からなるキャパシタを被覆する絶
縁保護膜を形成する工程と、前記下電極および前記上電
極をそれぞれ独立して配線するための前記絶縁保護膜に
コンタクト孔を形成する工程と、前記上電極の全体を覆
うように、アルミニウムを主成分とする第１層およびチ
タン・タングステンからなる第２層で構成された配線層
を形成する工程と、少なくとも前記配線層上を被覆する
ように形成されたＰＳＧ、ＮＳＧおよびＳｉ3Ｎ4のいず
れかからなる保護膜を形成する工程とを有する半導体装
置の製造方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法に
おいて、前記アルミニウムを主成分とする第１層および
チタン・タングステンからなる第２層で構成された配線
層を形成する工程後、少なくとも前記配線層上を被覆す
るように形成されたＰＳＧ、ＮＳＧおよびＳｉ3Ｎ4のい
ずれかからなる保護膜を形成する工程前に、前記上電極
の上部分を除く領域にシリコン窒化膜を形成する工程を
有する半導体装置の製造方法。
Priority Applications (23)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026514A JP2912816B2 (ja) | 1994-02-24 | 1994-02-24 | 半導体装置および半導体装置の製造方法 |
| DE69426208T DE69426208T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
| EP96110012A EP0738009B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor |
| EP96110018A EP0736905B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor and manufacturing method thereof |
| EP96110011A EP0738013B1 (en) | 1993-08-05 | 1994-08-03 | Manufacturing method of semiconductor device having a high dielectric constant capacitor |
| DE69433244T DE69433244T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
| DE69432643T DE69432643T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator |
| EP94112106A EP0642167A3 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device with capacitor and manufacturing process. |
| EP96110010A EP0739037B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor and manufacturing method thereof |
| DE69433245T DE69433245T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
| EP96110013A EP0738014B1 (en) | 1993-08-05 | 1994-08-03 | Manufacturing method of semiconductor device having high dielectric constant capacitor |
| DE69434606T DE69434606T8 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
| KR1019940019245A KR0157099B1 (ko) | 1993-08-05 | 1994-08-04 | 용량소자를 구비한 반도체장치의 제조방법 |
| US08/284,984 US5624864A (en) | 1993-08-05 | 1994-08-04 | Semiconductor device having capacitor and manufacturing method thereof |
| CN94109461A CN1038210C (zh) | 1993-08-05 | 1994-08-05 | 一种半导体装置制造方法 |
| US08/844,108 US5780351A (en) | 1993-08-05 | 1997-04-28 | Semiconductor device having capacitor and manufacturing method thereof |
| CN97121332A CN1107345C (zh) | 1993-08-05 | 1997-10-27 | 具有电容元件的半导体器件的制造方法 |
| KR1019980005772A KR0157210B1 (ko) | 1993-08-05 | 1998-02-24 | 용량소자를 구비한 반도체장치의 제조방법 |
| US09/071,121 US6107657A (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having capacitor and manufacturing method thereof |
| US09/071,534 US6169304B1 (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having a passivation layer which minimizes diffusion of hydrogen into a dielectric layer |
| US09/071,122 US6015987A (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having capacitor exhibiting improved mositure resistance and manufacturing method thereof |
| US09/071,795 US6333528B1 (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having a capacitor exhibiting improved moisture resistance |
| US09/589,520 US6294438B1 (en) | 1993-08-05 | 2000-06-08 | Semiconductor device having capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6026514A JP2912816B2 (ja) | 1994-02-24 | 1994-02-24 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235639A JPH07235639A (ja) | 1995-09-05 |
| JP2912816B2 true JP2912816B2 (ja) | 1999-06-28 |
Family
ID=12195595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6026514A Expired - Lifetime JP2912816B2 (ja) | 1993-08-05 | 1994-02-24 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2912816B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997040531A1 (fr) * | 1996-04-19 | 1997-10-30 | Matsushita Electronics Corporation | Dispositif pour semi-conducteur |
| US5990507A (en) | 1996-07-09 | 1999-11-23 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor structures |
| KR100289975B1 (ko) * | 1996-07-09 | 2001-06-01 | 니시무로 타이죠 | 반도체장치의제조방법및반도체장치 |
| JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3055494B2 (ja) * | 1997-06-10 | 2000-06-26 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
| KR100505605B1 (ko) * | 1998-06-15 | 2005-09-26 | 삼성전자주식회사 | 금속막-절연막-금속막 구조의 커패시터 제조방법 |
| JP4025829B2 (ja) | 2000-09-18 | 2007-12-26 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3921401B2 (ja) | 2002-03-15 | 2007-05-30 | 松下電器産業株式会社 | 容量素子の製造方法 |
-
1994
- 1994-02-24 JP JP6026514A patent/JP2912816B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07235639A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699291A (en) | Semiconductor memory device and manufacturing method thereof | |
| US5604145A (en) | Method of manufacturing DRAM capable of randomly inputting/outputting memory information at random | |
| JP3955660B2 (ja) | 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法 | |
| JP2001044376A (ja) | 半導体装置およびその製造方法 | |
| KR20050058182A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6239462B1 (en) | Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same | |
| US6818498B2 (en) | Capacitance element and method of manufacturing the same | |
| JPH118355A (ja) | 強誘電体メモリ | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| JP2912816B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4508492B2 (ja) | 強誘電体キャパシタを有する半導体装置及びその製造方法 | |
| JP2003068993A (ja) | 半導体装置およびその製造方法 | |
| JPH11145422A (ja) | 半導体装置 | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| JP3193973B2 (ja) | 容量素子およびその製造方法 | |
| JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
| CN100429762C (zh) | 具氢阻障层的微电子结构 | |
| JP3972128B2 (ja) | 半導体装置およびその製造方法 | |
| JP2960287B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06120072A (ja) | 容量素子 | |
| KR20010080742A (ko) | 마이크로일렉트로닉 구조물 | |
| US20030057464A1 (en) | Ferroelectric memory device and method of fabricating the same | |
| US20010045591A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11261027A (ja) | 半導体装置およびその製造方法 | |
| JP2001060670A (ja) | 半導体装置およびその製造方法 |