JPH0210856A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0210856A
JPH0210856A JP16176088A JP16176088A JPH0210856A JP H0210856 A JPH0210856 A JP H0210856A JP 16176088 A JP16176088 A JP 16176088A JP 16176088 A JP16176088 A JP 16176088A JP H0210856 A JPH0210856 A JP H0210856A
Authority
JP
Japan
Prior art keywords
layer
interconnections
wiring
film
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16176088A
Other languages
English (en)
Inventor
Shuichi Mayumi
周一 真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP16176088A priority Critical patent/JPH0210856A/ja
Publication of JPH0210856A publication Critical patent/JPH0210856A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法、特に、信頼性の高い配
線形成方法に関するものである。
従来の技術 近年、超高集積化回路装置(VLS I )では、微細
化、高集積化の進展にともなって多層配線構造を備えた
ものが増えつつある。一方、配線として、一般にAt合
金が用いられている。At合金は電気抵抗が低いこと、
St基板へのオーミック性が良いこと、酸化ケイ素膜と
の付着力が強いこと、加工しやすいこと+ Auワイヤ
のボンディング性が良いこと等の長所がある。ところが
、At原子は自己拡散しやすいだめに、エレクトロマイ
グレーション不良が生じやすい。また、プラズマ窒化ケ
イ素膜のような強い圧縮応力を有した膜がパッシベーシ
ョン膜として用いられると、応力を緩和するようにAt
原子もしくは空孔が移動および集積してAt断線が生じ
るという問題がある。
配線の微細化が進むにつれてこれらの信頼性上の問題が
顕著になる。
AtKCuを添加したAl−CuもしくはAt−3i−
Cu配線を用いると、上記の信頼性上の問題が抑制でき
ることはよく知られている。
At−8i −Cu 2層配線を採用した半導体装置の
従来技術の一例を第2図に示す。簡明化のだめ、2層配
線部分のみを示し、半導体基板上のトランジスタ領域の
各構造は従来のものと変わらないものとする。
第2図に示すように、まず、シリコン基板1上に第1の
層間絶縁膜として、PSG膜2を形成し、コンタクト窓
を開孔(図には示されていない)した後、下層(At−
3i −Cu )配線3を形成する。更に、この下層配
線3上に第2の層間絶縁膜として厚さ0.8pmのPS
G膜4を被着する〔第2図(a))。
次に、ホトレジスト6をマスクにして異方性エツチング
技術を用いて所定の個所にスルーホール6を開孔する〔
第2図Cb)〕。続いてホトレジスト6を酸素プラズマ
処理(アッシング)により除去した後、更に、PSG膜
4およびスルーホール内の下層配線3の表面を洗浄する
〔第2図(C)〕。洗浄液には1発煙硝酸、硝酸、硫酸
等を主成分とする酸性洗浄液もしくはアンモニア水を主
成分とするアルカリ性洗浄液が用いられる。この時、い
ずれの洗浄液を用いた場合でも、膨大な数のスルーホル
のいくつかに、At腐食によって下層配線3に欠け7が
発生する。この後、上層配線8を形成して第2図(d)
のように、At2層配線を完成する。
発明が解決しようとする課題 この場合、下層配線3がスルーホールe内において消失
するため、上層配線8がスルーホール6部分で断線した
り、上層配線8と下層配線3のコンタクト抵抗が増大す
るという問題がある。
課題を解決するだめの手段 上記課題を解決するため、本発明は導電層に不純物イオ
ンを注入し、続いて熱処理を施しだ後、酸もしくはアル
カリ洗浄するものである。
作   用 本発明によれば、イオン注入および引き続き行なわれる
熱処理によって、酸およびアルカリ洗浄処理において、
導電層の腐食が防止できる。
実施例 本発明にかかる半導体装置の製造方法の一実施例を第1
図(a)〜(d)の工程順断面図を用いて説明する。尚
、簡明化のため図にはAt 2層配線部分のみを示し、
あえてトランジスター領域の断面は省略した。
図に示すように、まず、シリコン基板1上に、MO8型
半導体装置の構成要素として、所定のLOCO8酸化膜
、ゲート酸化膜、多結晶シリコンゲート、ソース、ドレ
イン拡散層形成処理を行ったのち、これらを覆う層間絶
縁膜PSG膜2を形成し、所定の個所にコンタクト窓を
開孔(図にはこのコンタクトは示されていない)した後
、下層(A、ff−3i −Cu )配線3を形成する
。更に、膜厚0.8μmのPSG膜4を被着する〔第1
図(a)〕。
次に、ホトレジスト6をマスクにして異方性エツチング
技術を用いて所定の個所にスルーホール6を開孔する〔
第1図(b)〕。続いて、ホトレジスト5を酸素プラズ
マ処理により除去した後、A r ”イオンを注入する
。例えば、イオン注入の加速電圧はj 40 KeV 
、ドース量は5X10(771である。
次に、温度200〜400℃の温度で窒素雰囲気下で約
3o分の熱処理を施し、スルーホール6内の下層配線3
の表面にイオン注入層9を形成する〔第1図(C)〕。
この後、例えば、発煙硝酸で洗浄した後、上層(At−
S L −Cu )配線8を形成してM2層配線を完成
する〔第1図(d)〕。
本本実例では下層配線がA7−3L−Cu膜であったが
、A L −Cu膜もしくはAtよシも責な金属を含む
A7合金の場合、本発明により同様の効果が期待できる
ことは明らかである。
スルーホール内の下ノー配線のAt腐食はCu析出物(
Cu A Z 2 )とAtが洗浄液中でガルパン電池
を形成するため、Atが溶解するものである。Cu析出
物の周囲からAtが溶解し、Cu析出物がAtから絶縁
される(脱離する)までAtの溶解が進行する。本発明
によれば、スルーホール6内の下層配線3上にイオン注
入層9が形成されており、このイオン注入層のCu濃度
は、イオン注入をしない時のCu膜度の半分以下である
。更に、イオン注入層のCu析出物はイオン注入しない
ものに較べて、その大きさは極端に小さい。これは注入
したAr原子が下層配線の表面層の粒界に優先的に析出
するだめ、Cu原子が下層配線のバルクに追いやられる
ためであると考えられる。
本発明により、スルーホール部分における、上層配線の
断線および上層配線と下層配線のコンタクト抵抗の増大
という問題が低減できた。
尚、下層配線にイオン注入する元素としてMOを用いた
場合でも同様の効果が確認できた。
更に、イオン注入後、熱処理を施さない場合、効果は減
少するが、イオン注入しない従来技術のものよりも、A
7腐食が抑制された。
発明の効果 本発明により導電層の腐食の問題が回避され、半導体素
子の高能力化、高歩留り率に大きく貢献するものである
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を説明するた
めの製造工程を示す断面図、第2図(a)〜(d)は従
来技術を説明するだめの製造工程を示す断面図である。 1・・・・・/リコン基板、2・・・・・・PSG膜、
3・・・・・・下層(AA−3i −Cu )配線、4
−=−P S G膜、6・・・・ホトレジスト、6・・
・・・・スルーホール、7・・・・・・下層配線の欠け
、8・・・・・・上層(Al−S i −Cu )配線
、9・・・・・・イオン注入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名シリ
コンXΣゲ 広YしじスY

Claims (1)

    【特許請求の範囲】
  1. 半導体素子に設けた導電層に不純物イオンを注入する工
    程と、前記イオン注入後に熱処理を施す工程と、前記導
    電層を酸性もしくはアルカリ性溶液に浸漬する工程を備
    えた半導体装置の製造方法。
JP16176088A 1988-06-29 1988-06-29 半導体装置の製造方法 Pending JPH0210856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16176088A JPH0210856A (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16176088A JPH0210856A (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0210856A true JPH0210856A (ja) 1990-01-16

Family

ID=15741373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16176088A Pending JPH0210856A (ja) 1988-06-29 1988-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0210856A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0736905A3 (en) * 1993-08-05 1998-04-22 Matsushita Electronics Corporation Semiconductor device having capacitor and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124431A (en) * 1981-01-27 1982-08-03 Toshiba Corp Manufacture of semiconductor device
JPS57194551A (en) * 1981-05-26 1982-11-30 Toshiba Corp Manufacture of semiconductor device
JPS58106846A (ja) * 1981-12-18 1983-06-25 Nec Corp 半導体装置の製造方法
JPS6190444A (ja) * 1984-10-11 1986-05-08 Ricoh Co Ltd 薄膜の製造方法
JPS61281523A (ja) * 1985-06-07 1986-12-11 Nippon Gakki Seizo Kk コンタクト形成法
JPS6255929A (ja) * 1985-09-05 1987-03-11 Toshiba Corp 半導体装置の製造方法
JPS62150745A (ja) * 1985-12-24 1987-07-04 Fuji Electric Co Ltd 多層配線半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124431A (en) * 1981-01-27 1982-08-03 Toshiba Corp Manufacture of semiconductor device
JPS57194551A (en) * 1981-05-26 1982-11-30 Toshiba Corp Manufacture of semiconductor device
JPS58106846A (ja) * 1981-12-18 1983-06-25 Nec Corp 半導体装置の製造方法
JPS6190444A (ja) * 1984-10-11 1986-05-08 Ricoh Co Ltd 薄膜の製造方法
JPS61281523A (ja) * 1985-06-07 1986-12-11 Nippon Gakki Seizo Kk コンタクト形成法
JPS6255929A (ja) * 1985-09-05 1987-03-11 Toshiba Corp 半導体装置の製造方法
JPS62150745A (ja) * 1985-12-24 1987-07-04 Fuji Electric Co Ltd 多層配線半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0736905A3 (en) * 1993-08-05 1998-04-22 Matsushita Electronics Corporation Semiconductor device having capacitor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US5492235A (en) Process for single mask C4 solder bump fabrication
US7220663B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
JP2752548B2 (ja) 半導体デバイスの製造方法
JPH0210856A (ja) 半導体装置の製造方法
JP2001160590A (ja) 配線の形成方法及び半導体装置の製造方法
JP3357782B2 (ja) 半導体装置の製造方法
JPH09148326A (ja) 半導体素子およびその製造方法
JPH01220824A (ja) 半導体装置の製造方法
JPH0287670A (ja) 半導体装置の製造方法
JPH0750297A (ja) 腐食磁化率減少用改金属化システム
JPS62291123A (ja) 半導体装置の製造方法
JPS59208747A (ja) 半導体装置の製造方法
JPH06208998A (ja) 半導体装置の製造方法
JPH01211951A (ja) 半導体装置の製造方法
JPH01243548A (ja) 半導体装置およびその製造方法
JPH03253034A (ja) 半導体装置の製造方法
JPH02132834A (ja) 半導体装置の配線構造
JPH0536693A (ja) ヒロツクを抑えた半導体装置とヒロツク抑制方法
JPH0594960A (ja) 半導体装置の製造方法
JP2000311880A (ja) 半導体装置の洗浄方法
JPH0558673B2 (ja)
JPS60126869A (ja) 半導体装置の製造方法
JPH0237724A (ja) 半導体装置の突起型電極の形成方法
JPH01239954A (ja) 半導体装置の製造方法
JPS62154645A (ja) 半導体装置の製造方法