JPS60126869A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60126869A JPS60126869A JP58235302A JP23530283A JPS60126869A JP S60126869 A JPS60126869 A JP S60126869A JP 58235302 A JP58235302 A JP 58235302A JP 23530283 A JP23530283 A JP 23530283A JP S60126869 A JPS60126869 A JP S60126869A
- Authority
- JP
- Japan
- Prior art keywords
- film
- drain
- source
- polycrystalline
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 49
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 230000004888 barrier function Effects 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 22
- 238000002844 melting Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- -1 Arsenic ions Chemical class 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、産業上の利用分野
本発明は半導体装置の製造方法特に多層配線構造ノコン
タクト形成に関する。
タクト形成に関する。
従来例の構成とその問題点
半導体装置、特に大規模集積回路（ＬＳＩ）が高密度化
、高機能化されるのにともないＬＳＩ内部に形成される
配線を多層化する必要がある。たとえばＳｔゲー）ＭＯ
８ＬＳＩの場合には半導体基板内の反対導電形不純物拡
散層、ゲート電極となる多結晶Ｓｉ配線、それにＡｌ配
線と本来３層配線が形成されているが、さらに第２の多
結晶Ｓｔ配線や第２のＡｌ配線を、形成して４層配線や
５層配線とすることが多くなっている。なかでも第２の
多結晶Ｓｔ配線は従来のＳｉゲー）ＭＯ８ＬＳＩの製造
方法を大きく変更することなしに多８層配線を形成する
ことができるという利点がある。
、高機能化されるのにともないＬＳＩ内部に形成される
配線を多層化する必要がある。たとえばＳｔゲー）ＭＯ
８ＬＳＩの場合には半導体基板内の反対導電形不純物拡
散層、ゲート電極となる多結晶Ｓｉ配線、それにＡｌ配
線と本来３層配線が形成されているが、さらに第２の多
結晶Ｓｔ配線や第２のＡｌ配線を、形成して４層配線や
５層配線とすることが多くなっている。なかでも第２の
多結晶Ｓｔ配線は従来のＳｉゲー）ＭＯ８ＬＳＩの製造
方法を大きく変更することなしに多８層配線を形成する
ことができるという利点がある。
以下に第２の多結晶Ｓｔ配線を形成する半導体装置の製
造法の従来例とその問題点について述べる。
造法の従来例とその問題点について述べる。
第１図は２層多結晶Ｓｔ配線を有するＳ１ゲ一トＭＯ８
ＬＳＩの工程断面図であり、１はシリコン基板、２はフ
ィールド酸化膜、３はゲートＳｉ○２膜、４は第１の多
結晶Ｓ１よりなるゲート電極、５は、／−ス、ドレイ７
．６はＣＶ Ｄ Ｓ １０２膜、８はＣＳコンタクト窓
で９は第２の多結晶Ｓｉ配線である。
ＬＳＩの工程断面図であり、１はシリコン基板、２はフ
ィールド酸化膜、３はゲートＳｉ○２膜、４は第１の多
結晶Ｓ１よりなるゲート電極、５は、／−ス、ドレイ７
．６はＣＶ Ｄ Ｓ １０２膜、８はＣＳコンタクト窓
で９は第２の多結晶Ｓｉ配線である。
ｐ形Ｓｉ基板１の主面にフィールドＳ １０２膜２゜ゲ
ー）Ｓｉ○２膜３を形成し、多結晶Ｓｉ よ、シなるゲ
ート電極４を形成した後ソース、ドレイン５を形成する
ためにｎデボ細物である砒素イオンを注入する（第１図
ｄ）。次に層間絶縁膜として気相成長法でＳｉＯ２膜（
ＣＶ Ｄ Ｓ １０２膜）６を形成し、写真蝕刻法によ
りソース、ドレイン６へのコンタクト窓（ＣＳコンタク
ト窓と呼ぶ）８を開口する（第２図ｂ）。続いて多結晶
ｓｉ膜を形成した後必要に応じてソース、ドレインと同
導電形の不純物を添加し、写真蝕刻法により第２の多結
晶ＳＬ配線９を形成する。特にこの第２の多結晶Ｓｔ配
線９の一部がスタチックメモリーの負荷抵抗のように高
抵抗である場合にはソース、ドレイン５とのＣＳコンタ
クト部のみに不純物を添加する。その後はＣＶＤ法で８
１０２膜あるいはＰＳＧ膜を層間絶縁膜として形成し必
要な熱処理を施した後コンタクト窓を開口してＡで配線
を形成する。
ー）Ｓｉ○２膜３を形成し、多結晶Ｓｉ よ、シなるゲ
ート電極４を形成した後ソース、ドレイン５を形成する
ためにｎデボ細物である砒素イオンを注入する（第１図
ｄ）。次に層間絶縁膜として気相成長法でＳｉＯ２膜（
ＣＶ Ｄ Ｓ １０２膜）６を形成し、写真蝕刻法によ
りソース、ドレイン６へのコンタクト窓（ＣＳコンタク
ト窓と呼ぶ）８を開口する（第２図ｂ）。続いて多結晶
ｓｉ膜を形成した後必要に応じてソース、ドレインと同
導電形の不純物を添加し、写真蝕刻法により第２の多結
晶ＳＬ配線９を形成する。特にこの第２の多結晶Ｓｔ配
線９の一部がスタチックメモリーの負荷抵抗のように高
抵抗である場合にはソース、ドレイン５とのＣＳコンタ
クト部のみに不純物を添加する。その後はＣＶＤ法で８
１０２膜あるいはＰＳＧ膜を層間絶縁膜として形成し必
要な熱処理を施した後コンタクト窓を開口してＡで配線
を形成する。
以上に述べた従来方法でソース、ドレイン５とＣＳコン
タクト窓内で接している第２の多結晶Ｓｉ配線とは、Ｃ
Ｓコンタクト部忙不純物が拡散されたにもかかわらず電
気的導通が悪い（コンタクト抵抗が大きい）ことが多く
、全く導通がなくなる事態も生じる。このコンタクト抵
抗が大きいＣＳコンタクト窓下の半導体基板には不純物
が殆んど拡散していないことが確認されている。
タクト窓内で接している第２の多結晶Ｓｉ配線とは、Ｃ
Ｓコンタクト部忙不純物が拡散されたにもかかわらず電
気的導通が悪い（コンタクト抵抗が大きい）ことが多く
、全く導通がなくなる事態も生じる。このコンタクト抵
抗が大きいＣＳコンタクト窓下の半導体基板には不純物
が殆んど拡散していないことが確認されている。
このように高濃度の不純物を添加して形成したソース、
ドレイン６と第２の多結晶Ｓｉ配線９との間のコンタク
ト不良の原因はソース、ドレイン６の表面に不純物拡散
や電気伝導を妨げるバリアが形成されたことである。
ドレイン６と第２の多結晶Ｓｉ配線９との間のコンタク
ト不良の原因はソース、ドレイン６の表面に不純物拡散
や電気伝導を妨げるバリアが形成されたことである。
すなわち砒素などの高濃度の不純物イオンを注入し形成
したソース、ドレイン６の表面は非常に活性になり他の
原子と反応しやすくなっている。
したソース、ドレイン６の表面は非常に活性になり他の
原子と反応しやすくなっている。
したがってＣＳコンタクト窓８を開口してソース。
ドレイン５の一部を露出させると、露出した活性なソー
ス、ドレイン５表面が汚染されたり多結晶Ｓｉ膜形成時
に酸化されたりして酸化膜などのノくリアが形成される
。このバリアは熱拡散で第２の多結晶Ｓｔ配線９のＣＳ
コンタクト部に添加されたｎデボ細物であるＰがソース
、ドレイン５に達するのを妨げるとともに電気伝導をも
妨げＬＳＩを動作不能にし製造歩留りを著るしく低下さ
せる。
ス、ドレイン５表面が汚染されたり多結晶Ｓｉ膜形成時
に酸化されたりして酸化膜などのノくリアが形成される
。このバリアは熱拡散で第２の多結晶Ｓｔ配線９のＣＳ
コンタクト部に添加されたｎデボ細物であるＰがソース
、ドレイン５に達するのを妨げるとともに電気伝導をも
妨げＬＳＩを動作不能にし製造歩留りを著るしく低下さ
せる。
発明の目的
本発明はソース、ドレインのような高濃度拡散層と半導
体、高融点金属あるいはそれらの化合物よりなる配線と
の間の良好な電気的接続を実現する製造方法を提供する
ことを目的とする。
体、高融点金属あるいはそれらの化合物よりなる配線と
の間の良好な電気的接続を実現する製造方法を提供する
ことを目的とする。
発明の構成
本発明は、高濃度の不純物拡散層が形成された半導体基
板上の絶縁膜にたとえばＣＳコンタクト窓を開口し、Ｃ
Ｓコンタクト窓内の半導体基板を表面から所定の深さま
でエツチングした後、半導体または高融点金属や高融点
金属シリサイドなど導電体の薄膜あるいはこれらの多層
膜等を形成し、この半導体または導電体の薄膜あるいは
これらの多層膜を通してＣＳコンタクト窓下の半導体基
板に不純物拡散層と同じ導電形の不純物を添加すること
を特徴とする。
板上の絶縁膜にたとえばＣＳコンタクト窓を開口し、Ｃ
Ｓコンタクト窓内の半導体基板を表面から所定の深さま
でエツチングした後、半導体または高融点金属や高融点
金属シリサイドなど導電体の薄膜あるいはこれらの多層
膜等を形成し、この半導体または導電体の薄膜あるいは
これらの多層膜を通してＣＳコンタクト窓下の半導体基
板に不純物拡散層と同じ導電形の不純物を添加すること
を特徴とする。
本発明の製造方法は、高不純物濃度の不純物拡散層の代
シに低不純物濃度の半導体基板表面の絶縁膜にＣＳコン
タクト窓を開口した後、半導体や導電体の薄膜を形成し
、これらの半導体や導電体の薄膜に高濃度の不純物を添
加するとこの不純物は薄膜を通ってＣＳコンタクト窓下
の半導体基板に十分拡散され、薄膜と半導体基板との電
気的導通も良好であるという事実に基づく。
シに低不純物濃度の半導体基板表面の絶縁膜にＣＳコン
タクト窓を開口した後、半導体や導電体の薄膜を形成し
、これらの半導体や導電体の薄膜に高濃度の不純物を添
加するとこの不純物は薄膜を通ってＣＳコンタクト窓下
の半導体基板に十分拡散され、薄膜と半導体基板との電
気的導通も良好であるという事実に基づく。
すなわち不純物拡散上の絶縁膜にＣＳコンタクト窓を開
口し統御で不純物拡散層表面の高不純物濃度領域をエツ
チングによシ除去してＣＳコンタクト窓内には不純物拡
散層の活性な表面が露出しないようにしてバリアの形成
を防ぎ、半導体装置電体の薄膜を形成した後に改めて不
純物を添加することによって電気的導通を良くするもの
である。
口し統御で不純物拡散層表面の高不純物濃度領域をエツ
チングによシ除去してＣＳコンタクト窓内には不純物拡
散層の活性な表面が露出しないようにしてバリアの形成
を防ぎ、半導体装置電体の薄膜を形成した後に改めて不
純物を添加することによって電気的導通を良くするもの
である。
なお不純物拡散層の表面近傍はイオン注入時に非晶質化
されており、このことも表面が活性である一因ともなる
と考えられるが不純物拡散層表面をエツチングすること
により活性な非晶質化された部分（非晶質層）も除去さ
れる。
されており、このことも表面が活性である一因ともなる
と考えられるが不純物拡散層表面をエツチングすること
により活性な非晶質化された部分（非晶質層）も除去さ
れる。
実施例の説明
以下に本発明を実施例とともに詳しく説明する。
第２図は本発明の実施例の工程断面図であり、８５はＣ
Ｖ Ｄ Ｓｉ○２膜６に開口したコンタクト窓８下のソ
ース、ドレイン５の高不純物濃度領域である。
Ｖ Ｄ Ｓｉ○２膜６に開口したコンタクト窓８下のソ
ース、ドレイン５の高不純物濃度領域である。
まず比抵抗が１０ＱｃｍＯｐ型半導体基板１の主面にフ
ィールドＳ ｉ０２膜２．厚さＯ、詭μｍ−のゲートＳ
ｉＯ２膜３と多結晶Ｓｔよりなるゲート電極４を形成し
た後、８０ＫｅＶで加速したドーズ量４×１０／Ｃｍの
Ａｓイオンを注入してソース。
ィールドＳ ｉ０２膜２．厚さＯ、詭μｍ−のゲートＳ
ｉＯ２膜３と多結晶Ｓｔよりなるゲート電極４を形成し
た後、８０ＫｅＶで加速したドーズ量４×１０／Ｃｍの
Ａｓイオンを注入してソース。
ドレイン６を形成する（第２図ａ）。
次にＣＶＤ法で厚さ０．４μｍの５１０２膜（ＣＶＤＳ
ｉＯ２膜）６を形成し、９００”Ｃ、Ｎ２中で２５分間
熱処理を施した後、写真蝕刻法を用いてコンタクト部に
開口を有するホトレジスト膜７を形成しホトレジスト膜
７をマスクにしてＨＦの希釈液を用いてＣＶ Ｄ Ｓ
１０２膜６をエツチングしてＣＳコンタクト窓８を開口
する。次にＣＣｌ４ガスを用いる反応性イオンエツチン
グ（ＲＩＥ）法によりＣＳコンタクト窓８下のソース、
ドレイン６表面近傍の高不純物濃度領域８６をエツチン
グする。
ｉＯ２膜）６を形成し、９００”Ｃ、Ｎ２中で２５分間
熱処理を施した後、写真蝕刻法を用いてコンタクト部に
開口を有するホトレジスト膜７を形成しホトレジスト膜
７をマスクにしてＨＦの希釈液を用いてＣＶ Ｄ Ｓ
１０２膜６をエツチングしてＣＳコンタクト窓８を開口
する。次にＣＣｌ４ガスを用いる反応性イオンエツチン
グ（ＲＩＥ）法によりＣＳコンタクト窓８下のソース、
ドレイン６表面近傍の高不純物濃度領域８６をエツチン
グする。
上記のようにＡｓイオンを注入後熱処理を施すと拡散深
さが０．２μｍのソース、ドレイン６が形成され、表面
から０．１μｍまではＡｓ濃度が１ｏ１９／ｃｒｄ以上
の高不純物濃度となっている。したがってソース、ドレ
イン５の表面から０・１μｍまでの深さをエツチングす
ることにより、ＣＳコンタクト窓８内には高濃度の活性
な表面が露出されることはない。またＡＢイオンの注入
によってソース、ドレイン６表面に形成される非晶質層
は０．１μｍよりも浅いので上記の工・７チングにより
非晶質層も除去される（第２図ｂ）。
さが０．２μｍのソース、ドレイン６が形成され、表面
から０．１μｍまではＡｓ濃度が１ｏ１９／ｃｒｄ以上
の高不純物濃度となっている。したがってソース、ドレ
イン５の表面から０・１μｍまでの深さをエツチングす
ることにより、ＣＳコンタクト窓８内には高濃度の活性
な表面が露出されることはない。またＡＢイオンの注入
によってソース、ドレイン６表面に形成される非晶質層
は０．１μｍよりも浅いので上記の工・７チングにより
非晶質層も除去される（第２図ｂ）。
次に、ホトレジスト７を除去した後減圧した反応管中で
のＳ Ｉ Ｈ４の分解による減圧ＣＶＤ法を用いて厚さ
０．４μｍの第２の多結晶Ｓｔ膜９を形成し、９５ｏ”
ＣＫおけるＰＯＣｌ３と０２の希釈雰囲気中でＰを熱拡
散する（第２図Ｃ）。前述のようにＣ’Ｓコンタクト窓
８内に露出した低不純物濃度のＳｉ基板表面は活性でな
いため第２の多結晶Ｓ１膜９を形成する前に酸化膜など
のバリアが形成さドレイレ５０にも拡散する。
のＳ Ｉ Ｈ４の分解による減圧ＣＶＤ法を用いて厚さ
０．４μｍの第２の多結晶Ｓｔ膜９を形成し、９５ｏ”
ＣＫおけるＰＯＣｌ３と０２の希釈雰囲気中でＰを熱拡
散する（第２図Ｃ）。前述のようにＣ’Ｓコンタクト窓
８内に露出した低不純物濃度のＳｉ基板表面は活性でな
いため第２の多結晶Ｓ１膜９を形成する前に酸化膜など
のバリアが形成さドレイレ５０にも拡散する。
その後は第２の多結晶Ｓｔ膜９を写真蝕刻法を用いて第
２の配線パターンに成形し、その上に形成した絶縁膜１
０にコンタクト窓を開口した後Ｍ配線１１を形成する（
第２図ｄ）。
２の配線パターンに成形し、その上に形成した絶縁膜１
０にコンタクト窓を開口した後Ｍ配線１１を形成する（
第２図ｄ）。
以上の工程により製造された二層多結晶配線構造のＳｉ
ゲートＭＯ８ＬＳＩにおけるソース、ドレイン５と第２
層多結晶Ｓｉ配ａ９との間には電気伝導を妨げるバリア
が形成されていないため良好な電気的接続が得られる。
ゲートＭＯ８ＬＳＩにおけるソース、ドレイン５と第２
層多結晶Ｓｉ配ａ９との間には電気伝導を妨げるバリア
が形成されていないため良好な電気的接続が得られる。
なお本実施例ではＣＶ Ｄ Ｓ １０２膜６にＣＳコン
タクト窓８を開口する際にＨＦの希釈液で工、ツチング
しているが０３Ｆ８などを用いるＲＩＥでも良く、エツ
チングガスや他の条件を選ぶことによってＣＶＤＳｉＯ
２膜６をエツチングした後回−のエツチング装置で連続
してソース、ドレイン５の高不純物濃度領域８６をエウ
チングすることもできる。
タクト窓８を開口する際にＨＦの希釈液で工、ツチング
しているが０３Ｆ８などを用いるＲＩＥでも良く、エツ
チングガスや他の条件を選ぶことによってＣＶＤＳｉＯ
２膜６をエツチングした後回−のエツチング装置で連続
してソース、ドレイン５の高不純物濃度領域８６をエウ
チングすることもできる。
まだＣＳコンタクト窓８下のソース、ドレイン５の高不
純物濃度領域８６を工１．チングする際に低濃度の領域
までエツチングされたとしても、後々い。
純物濃度領域８６を工１．チングする際に低濃度の領域
までエツチングされたとしても、後々い。
さらに第２の多結晶Ｓｉ膜膜形形成後Ｐを熱拡散するの
ではなく、第２の多結晶Ｓｔ膜６で高抵抗負荷を形成す
る場合のように第２の多結晶Ｓｉ膜を所定のパターンに
成形した後にＣＳコンタクト窓を含む限定された領域に
Ｐを熱拡散してもよく、Ｐの熱拡散の代りにＰイオンを
注入しても同等の結果を得ることができる。
ではなく、第２の多結晶Ｓｔ膜６で高抵抗負荷を形成す
る場合のように第２の多結晶Ｓｉ膜を所定のパターンに
成形した後にＣＳコンタクト窓を含む限定された領域に
Ｐを熱拡散してもよく、Ｐの熱拡散の代りにＰイオンを
注入しても同等の結果を得ることができる。
なお第２の多結晶Ｓｉ配線に代ってＭｏ＋Ｗなどの高融
点金属あるいはそれらとＳｉとの化合物であるシリサイ
ドの配線さらに多結晶Ｓｔと高融金属又は高融点金属シ
リサイドとの多層構造の配線を形成する場合にも本発明
の製造方法を用いることができる。
点金属あるいはそれらとＳｉとの化合物であるシリサイ
ドの配線さらに多結晶Ｓｔと高融金属又は高融点金属シ
リサイドとの多層構造の配線を形成する場合にも本発明
の製造方法を用いることができる。
発明の効果
本発明の製造方法を導入すると七により、半導体基板中
の高濃度不純物拡散層と、半導体、高融点金属、高融点
金属シリサイドあるいはそれらの多層簿竜よりなる配線
との電気的導通を良好にできるために高製造歩留シで多
層配線構造の高密度ＬＳＩを製造することができる。
の高濃度不純物拡散層と、半導体、高融点金属、高融点
金属シリサイドあるいはそれらの多層簿竜よりなる配線
との電気的導通を良好にできるために高製造歩留シで多
層配線構造の高密度ＬＳＩを製造することができる。
第１図（ａ）〜（ｃ）は従来壱コンタクトの製造方法の
工程断面図、第２図［ａ）〜（ｄ）は本発明の一実施例
のコンタクトの製造方法の工程断面図である。 １・・・・・・Ｓｉ半導体基板、５・・・・・・ソース
、ドレイン、８・・・・・・コンタクト窓、８６・旧・
・ソースドレインの高不純物濃度領域、９・・・・・・
第２の多結晶Ｓｉ膜。 代理人の氏名 弁理士・中 尾 敏 男 はが１名第１
図 第 ２ ｒｓ
工程断面図、第２図［ａ）〜（ｄ）は本発明の一実施例
のコンタクトの製造方法の工程断面図である。 １・・・・・・Ｓｉ半導体基板、５・・・・・・ソース
、ドレイン、８・・・・・・コンタクト窓、８６・旧・
・ソースドレインの高不純物濃度領域、９・・・・・・
第２の多結晶Ｓｉ膜。 代理人の氏名 弁理士・中 尾 敏 男 はが１名第１
図 第 ２ ｒｓ
Claims (3)
- （１）不純物拡散層が形成された半導体基板の主面に絶
縁膜を形成する工程、前記不純物拡散層上の前記絶縁膜
に開口部を形成する工程、前記開口部下に位置する前記
半導体基板を所定の深さまで蝕刻する工程、少なくとも
前記開口部を含む所定の領域に半導体または導電体の薄
膜あるいは複数の前記薄膜よりなる多層膜を形成する工
程、前記薄膜あるいは前記多層膜を通して前記開口部下
の前記半導体基板に前記不純物拡散層と同導電形の不純
物を添加する工程とを含むことを特徴とする半導体装置
の製造方法。 - （２）所定の深さが少なくとも不純物拡散層の高不純物
濃度領域を含むことを特徴とする特許請求の範囲第１項
に記載の半導体装置の製造方法。 - （３）所定の深さが少なくとも表面の非晶質層を含むこ
とを特徴とする特許請求の範囲第１項に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58235302A JPS60126869A (ja) | 1983-12-13 | 1983-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58235302A JPS60126869A (ja) | 1983-12-13 | 1983-12-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60126869A true JPS60126869A (ja) | 1985-07-06 |
| JPH056346B2 JPH056346B2 (ja) | 1993-01-26 |
Family
ID=16984097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58235302A Granted JPS60126869A (ja) | 1983-12-13 | 1983-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131564A (ja) * | 1986-11-21 | 1988-06-03 | Toshiba Corp | 出力保護回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116675A (en) * | 1975-04-05 | 1976-10-14 | Fujitsu Ltd | Manufacturing method for a semiconductor device |
| US4125426A (en) * | 1975-04-29 | 1978-11-14 | Fujitsu Limited | Method of manufacturing semiconductor device |
| JPS57121225A (en) * | 1981-01-20 | 1982-07-28 | Sanyo Electric Co Ltd | Formation of contact |
-
1983
- 1983-12-13 JP JP58235302A patent/JPS60126869A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51116675A (en) * | 1975-04-05 | 1976-10-14 | Fujitsu Ltd | Manufacturing method for a semiconductor device |
| US4125426A (en) * | 1975-04-29 | 1978-11-14 | Fujitsu Limited | Method of manufacturing semiconductor device |
| JPS57121225A (en) * | 1981-01-20 | 1982-07-28 | Sanyo Electric Co Ltd | Formation of contact |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131564A (ja) * | 1986-11-21 | 1988-06-03 | Toshiba Corp | 出力保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056346B2 (ja) | 1993-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0118513B1 (en) | Process for forming a cmos structure | |
| US6391750B1 (en) | Method of selectively controlling contact resistance by controlling impurity concentration and silicide thickness | |
| US5055420A (en) | Process for fabricating semiconductor integrated circuit devices | |
| JP3181695B2 (ja) | Ｓｏｉ基板を用いた半導体装置の製造方法 | |
| US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
| KR920009372B1 (ko) | 반도체장치의 제조방법 | |
| JP2002208695A (ja) | 半導体装置およびその製造方法 | |
| KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06333944A (ja) | 半導体装置 | |
| JPS60126869A (ja) | 半導体装置の製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPH0837300A (ja) | 半導体装置の製造方法 | |
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| RU2029414C1 (ru) | Способ изготовления структур кмоп бис | |
| JPS6286752A (ja) | 半導体集積回路の製造方法 | |
| JPH01278046A (ja) | 半導体装置 | |
| JPS6194356A (ja) | 半導体装置の製造方法 | |
| JPH05235029A (ja) | 半導体装置の製造方法 | |
| JPH02194653A (ja) | Ｍｉｓ形トランジスタ | |
| JPS5856435A (ja) | 半導体装置の製造方法 | |
| JPH0426554B2 (ja) | ||
| JPH0536974A (ja) | 半導体装置およびその製造方法 | |
| JPS63306658A (ja) | 半導体装置およびその製造方法 | |
| JPS61176154A (ja) | 半導体装置の製造方法 |