JPH01278046A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基体の表面に形成された不純物領域と
配線をゲート絶縁膜を開口した開口部を介して接続させ
た半導体装置に関するものである。

〔発明の概要〕

本発明は、半導体基体表面に形成された不純物領域と配
線をゲート絶縁膜を開口した開口部を介して接続される
半導体装置において、その配線を第１および第２の導電
層からなる積層構造とし、第１の導電層の開口部側壁に
は第１の導電層と不純物領域の不純物に対する拡散抑制
層を形成し、且つ開口部では第２の導電層のみが不純物
領域と接続する構造とすることにより、第１の導電層と
不純物領域の不純物のアウトデイフユーズを防止し半導
体装置の安定性及び信幀性の向上を図るとともに、第１
の導電層と不純物領域の導電型に依存しないオーミック
コンタクト等を実現することができる半導体装置を提供
しようとするものである。

〔従来の技術〕

従来、半導体装置における配線構造としては、例えば多
結晶シリコン層である第１の導電層と例えばシリサイド
層である第２の導電層とを積層させたポリサイド構造を
有するものが知られている。

ところで、本願出願人は特願昭６２−２１１５７３号明
細書及び図面において、配線を第１及び第２の導電層か
らなる積層構造とし、相違する導電型の第１の導電層と
不純物領域との間でもオーミックコンタクトがとれるよ
うに第２の導電層とのみ不純物領域が接続する配線構造
とした半導体装置を提案した。

すなわち、その半導体装直について簡単に説明すると、
第３図に示すように、半導体基体３１の表面に不純物領
域３２が形成され、その不純物領域３２上でゲート絶縁
膜３３が開口されている。

そして、その開口部３６ではシリサイド層３５のみが接
続し、他の部分の配線は下部の第１の導電層を多結晶シ
リコン層３４とし、上部の第２の導電層を上記シリサイ
ド層３５とした積層構造（いわゆるポリサイド構造とさ
れている。

このような構造からなる半導体装置では、シリサイドＮ
３５のみが不純物領域３２と接続するため、多結晶シリ
コン層３４の不純物の導電型に依存しなＮ１良好な配線
が行われる。

〔発明が解決しようとする課題〕

ところが、第３図で示される半導体装置においては、例
えば多結晶シリコン層３４がＰ型の導電型、半導体基板
３１に形成された不純物領域がＮ゛型の導電型であった
場合には、上記Ｎ゛型の不純物領域３２からＰ型の多結
晶シリコン層３４へとシリサイドＪＩＪ３５を通ってリ
ンのアウトデイフユーズが生じてしまい、多結晶シリコ
ン層３４のゲート電極としての安定性を劣化させてしま
うという問題が発生する。

また、例えば多結晶シリコン層３４がＮ型の導電型、半
導体基板３１に形成された不純物領域がＰ型の導電型で
あった場合には、上記Ｎ型の多結晶シリコンＩ’ｉ３４
からＰ型の不純物領域３２へとシリサイド層３５を通り
でリンのアウトデイフユーズが生じてしまい、不純物領
域３２の抵抗の不安定性を招（という問題が発生する。

そこで、本発明は上述の技術的な課題に鑑み、相違する
導電型を有する不純物領域と第１の導電層である多結晶
シリコン層との間で発生するリンのアウトデイフユーズ
を防止し半導体装置の安定性及び信鯨性の向上を図ると
ともに、第１の導電型に依存しないオーミックコンタク
ト等を実現することができる半導体装置を提供すること
を目的とするものである。

〔課題を解決するための手段〕

本発明は、上述の目的を達成するために、半導体基体上
に形成したゲート絶縁膜に部分的に開口部を設け、該開
口部で上記ゲート絶縁膜上の配線と上記半導体基体の表
面に形成された不純物領域とが接続される半導体装置に
おいて、上記配線は少なくともゲート絶縁膜上に直接形
成され且つ不純物を含有する半導体層からなる第１の導
電層と、その第１の導電層上に形成される第２の導電層
とからなる積層構造とされ、上記第１のＲ電層及びゲー
ト絶縁膜との開口部側壁に上記第１の導電層と上記不純
物領域の不純物に対する拡散抑制層が形成きれ、上記開
口部で上記第２の導電層と上記不純物領域とが接続され
ることを特徴とするものである。

〔作用〕

第１の導電層およびゲート絶縁膜の開口部の側壁に拡散
抑制層を形成することにより、第１の導電層と半導体基
板の表面に形成された不純物領域とを分離し、その拡散
抑制層によって上記第１の導電層と不純物領域との間の
不純物の拡散を防止できる。

また、開口部で第２の導電層と不純物領域とが接続され
るので第１の導電層と不純物領域との直接の接続が避け
られ、第１の導電層や不純物領域の導電型に依存しない
コンタクトが図れる。

〔実施例〕 以下、本発明の好適な実施例について図面を参照しなが
ら説明する。

本実施例の半導体装置は、第１図に示すようなコンタク
ト構造を有する半導体装置である。

すなわち、半導体基体としてのＮ型の半導体基板ｌの表
面に臨んで、Ｐ゛型の不純物領域２が形成され、さらに
その半導体基板１の表面にゲート絶縁膜等である絶縁膜
３が形成されている。上記絶縁膜３上には、不純物が導
入されてなる多結晶シリコン層４が第１導電層として形
成されており、その上部には第２の導電層としてのシリ
サイド層５が積層形成されている。

Ｐ゛型の不純物領域２の表面では、上記絶縁膜３は部分
的に開口され、さらに絶縁膜３上に形成された多結晶シ
リコン層４も該絶縁膜３と整合的に開口されて開口部６
が形成されている。そして、絶縁膜３と多結晶シリコン
層４に形成された開口部６には、多結晶シリコン層４と
不純物領域２との間の不純物の拡散を防止するための拡
散抑制層７が形成されている。すなわち、この拡散抑制
層７は、絶縁膜３と多結晶シリコンＮ４に形成された開
口部６の側壁と半導体基板１の表面に形成された不純物
領域２の表面とに亘って、いわゆるサイドなオールとし
て形成されている。

そして、このように拡散抑制層７が形成された開口部６
内には、上記多結晶シリコン層４上に積層されたシリサ
イド層５が充填され、このシリサイド層５と上記Ｐ゛型
の不純物領域２が接続している。

ここで、本実施例の半導体装置においては第１の導電層
である多結晶シリコン層４は、開口部６で開口されて部
分的に除去されている。そして、該開口部６の側壁には
拡散抑制層７がサイドウオールとして形成されており、
半導体基板の表面に形成された不純物領域２は、上記多
結晶シリコン層４とは直接接触せずに分離されている。

このように開口部６の側壁に拡散抑制Ｎ７が存在して多
結晶シリコンＮ４と不純物領域２が分離されているので
、従来の半導体装置で問題となっていた不純物のアウト
デイフユーズが抑制できる。したがって、第１の導電層
である多結晶シリコン層４及び不純物領域２の安定化を
図ることができる。

上述のような本実施例の半導体装置の第１の導電層は、
不純物を含有した半導体層であり、例えば不純物を含有
する多結晶シリコン層である。

また、第２の導電層としてのシリサイド層は、例えばタ
ングステンシリサイド層などのシリサイド層であるが、
他の高融点金属のシリサイド層であってもよい、なお、
この第２の導電層は上述の高融点金属層自体であっても
よく、また熱処理によりシリサイド化した配線構造をも
含み、さらに第２の導電層自体が多層な配線構造を有す
るものであってもよい。

さらに、第１の配線層である多結晶シリコン層４の開口
部６内にサイドウオールとして形成される拡散抑制層は
、例えばＳ　ｉ　Ｏｚ等の酸化物や５ｉｉＮｎ等の窒化
物等が使用可能である。なお、ノンドープトポリシリコ
ンや導電材料は、多結晶シリコン層と不純物領域間にお
いて不純物が拡散してしまうため上記拡散抑制層７の材
料として使用することは困難である。

本実施例の半導体装置は、上述のように多結晶シリコン
層４の導電型及び不純物領域２の導電型が相違゛した場
合に生ずる不純物のアウトデイフユーズを多結晶シリコ
ン４の開口部６に形成した拡散抑制層７の作用により防
止することができるため、多結晶シリコン層４及び不純
物領域２の安定化が図れる。

また、多結晶シリコン層４の導電型及び不純物領域２の
導電型にかかわりなくシリサイド層５及び拡散抑制層７
を介して両者を接続しているためオーミックコンタクト
が実現される。

したがって、本実施例の半導体装置では、配線の導電型
を任意に選択することができ、例えばＰチャンネルトラ
ンジスタにＮ型のゲート電極を用いることもでき、その
チャンネル領域の深い部分をチャンネルとして用いるこ
とが可能となり、ゲート長を短くし、高集積化を図るこ
とができることになる。また、特にＳＲＡＭのメモリセ
ルに用いて好適である。

上述のように多結晶シリコン層４の導電型及び不純物領
域２の導電型にかかわりなく本発明を適用することがで
きるため、上述したＰ型不純物領域にＮ型の第１の導電
層の組み合わせとは逆にＮ型不純物領域にＰ型の第１の
導電層という組み合わせに対しても適用することができ
る。

次に、本発明の半導体装置をより明確とするために、そ
の製造方法を第２図ａ〜第２図ｅを参照しながら説明す
る。

先ず第２図ａに示すように、半導体基体としてのＮ型の
半導体基板２１の表面を酸化して、ゲート絶縁膜２２を
およそ膜厚２００人程度の厚みで形成する。次に、その
ゲート絶縁膜２２上の全面に多結晶シリコン層２３を、
例えばＣＶＤ法により被着形成する。この多結晶シリコ
ン層２３は、例えば膜厚１５００人程度とされ、リンの
プレデポジションによりＮ型の不純物が導入される。な
お、多結晶シリコン層２３への不純物の導入の手段はプ
レデポジションに限定されず、イオン注入によって行う
こともできる。また、導入される不純物はリンに限定さ
れず、ボロンや砒素等の不純物であっても良いことは勿
論である。

次に第２図すに示すように、レジスト層２４を形成し゛
、このレジスト層２４をコンタクトホールに該当する領
域で部分的に開口する。続いて、レジスト層２４をマス
クとしてエツチングを行い、上記多結晶シリコン層２３
をマスクのパターンに沿って除去する。すると、上記多
結晶シリコン層２３には、開口部２５が形成されること
になる。

そして、レジスト層２４等をマスクとしながら、不純物
の半導体基板２１への導入のためにイオン注入が行われ
る。このイオン注入の条件は、例えばＢ＋を用い、２５
ｋｅＶ、１ｘｌＱ”個／ｄとすることができる。このイ
オン注入により第２図中破線の領域で示すように、開口
部２５と整合的に不純物領域２６を形成する不純物が半
導体基板２１に導入されることになる。なお、不純物領
域２６の形成のための不純物の導入は、イオン注入に限
定されず拡散等によって行ってもよい。また、その不純
物の種類は限定されない。さらに、多結晶シリコン層２
３をレジスト層２４のパターンに沿って除去せずに、多
結晶シリコン層２３を介して高エネルギーでイオン注入
するようにしてもよい。また、不純物領域２６を予め形
成し、多結晶シリコン層２３をパターニングしてもよい
。

マスクとして用いた上記レジストＭ２４の除去及び開口
部２５で露出した絶縁膜２２の除去後、第２図Ｃで示す
ように、Ｓｉｎ、層２７を例えばＣＶＤ法により被着形
成する。このＳｉｎ、層２７は、例えば膜厚７００人程
度として形成される。

続いて、第２図ｄで示すように、上述のようにして形成
したＳｔＯ□層２７全２７チバックして、多結晶シリコ
ンＪＷ２３の開口部２５に不純物の拡散を防止するため
の拡散抑制層２日をサイドウオールとして形成する。

上述のようにして多結晶シリコン層２３の開口部２５に
拡散抑制層２８を形成した後、第２図ｅに示すように、
全面に亘ってシリサイド層２９を例えばＣＶＤにより形
成する。このシリサイド層２９はタングステンを使用し
たものであるが、その他のりフラクトリーメタルシリサ
イドを使用したものであってもよい、また、シリサイド
層２９はスパッタによって形成してもよい。このように
シリサイド層２９を形成することにより、開口部２５と
整合的に形成されたＰ゛型の不純物領域２６とシリサイ
ド層２９は直接接触することになる。

また、Ｐ９型の不純物領域２６と多結晶シリコン層２３
とは上記拡散抑制層２８とシリサイド層２９を介して接
続するコンタクト構造が形成される。

このような製造方法により、多結晶シリコン層２３の導
電型と不純物領域２６の導電型が相違するものである場
合であっても拡散抑制層２８をサイドウオールとして形
成しているので不純物のアウトデイフェーズが防止でき
半導体装置の安定化が図れる。さらに、多結晶シリコン
層２３と不純物領域２６との直接コンタクトを避けてい
るので、その導電型にかかわらずオーミックコンタクト
が実現される半導体装置を容易に製造することができる
。

上述の半導体装置の製造方法においてＰ゛型の不純物領
域２６でなくＮ’型とする場合では、イオン注入の条件
をＡｓ”を用いながら７ＱｋｅＶ。

ｌＸｌ０”個／ｄとすればよい。

〔発明の効果〕

本発明の半導体装置は、第１の導電層およびゲート絶縁
膜の開口部にサイドウオールとして拡散抑制層を形成し
た構造としているため、第１の導電層と半導体基板の表
面に形成された不純物領域との間で生ずる不純物の拡散
が防止され、第１の導電層及び不純物領域の安定化を図
ることが可能となる。

また、開口部内で第２の導電層と不純物領域とが直接接
続する構造を有するため、第１の４電型や接続される不
純物領域の導電型にかかわらず良好なオーミックコンタ
クトを実現することができる。

【図面の簡単な説明】

第１図は本発明の半導体装置の一例を示す要部断面図で
ある。 第２図ａ〜第２図ｅは本発明の半導体装置を説明するた
めの製造工程を各々示す工程断面図である。 第３゛図は従来の半導体装置の一例を示す要部断面図で
ある。 １・・・半導体基板 ２・・・不純物領域 ３・・・絶縁膜 ４・・・多結晶シリコン層 ５・　・・シリサイド層 ６・・・開口部 ７・・・拡散抑制層 特許出願人　　　ソニー株式会社 代理人　　弁理士　　小泡　　晃 岡　　　出社　榮− 同　　　佐藤　　勝 第２図Ｃ 第２図ｄ ゐ 第２図ｅ 第３図

Claims (1)

【特許請求の範囲】
1. 　半導体基体上に形成したゲート絶縁膜に部分的に開口
   部を設け、該開口部で上記ゲート絶縁膜上の配線と上記
   半導体基体の表面に形成された不純物領域とが接続され
   る半導体装置において、上記配線は少なくともゲート絶
   縁膜上に直接形成され且つ不純物を含有する半導体層か
   らなる第１の導電層と、その第１の導電層上に形成され
   る第２の導電層とからなる積層構造とされ、上記第１の
   導電層及びゲート絶縁膜との開口部側壁に上記第１の導
   電層と上記不純物領域の不純物に対する拡散抑制層が形
   成され、上記開口部で上記第２の導電層と上記不純物領
   域とが接続されることを特徴とする半導体装置。