JPH02132834A - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JPH02132834A JPH02132834A JP28718288A JP28718288A JPH02132834A JP H02132834 A JPH02132834 A JP H02132834A JP 28718288 A JP28718288 A JP 28718288A JP 28718288 A JP28718288 A JP 28718288A JP H02132834 A JPH02132834 A JP H02132834A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring
- arsenic
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 36
- JEMGLEPMXOIVNS-UHFFFAOYSA-N arsenic copper Chemical compound [Cu].[As] JEMGLEPMXOIVNS-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010949 copper Substances 0.000 claims abstract description 32
- 229910052802 copper Inorganic materials 0.000 claims abstract description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 239000012298 atmosphere Substances 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 229910000967 As alloy Inorganic materials 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000008018 melting Effects 0.000 abstract description 6
- 238000002844 melting Methods 0.000 abstract description 6
- 230000001590 oxidative effect Effects 0.000 abstract description 6
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000013508 migration Methods 0.000 abstract 1
- 238000002161 passivation Methods 0.000 description 12
- 238000000137 annealing Methods 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 150000001495 arsenic compounds Chemical class 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052909 inorganic silicate Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、特に微細化された配線パターンを有し、しか
もこの配線のエレクトロマイグレーションによる断線を
極力防止した半導体装置の配線構造に関する。
もこの配線のエレクトロマイグレーションによる断線を
極力防止した半導体装置の配線構造に関する。
(従来の技術)
従来、LSI等の微細化された薄膜の金属配線パターン
を有する半導体装置においては、その金属配線材料とし
て、主としてアルミニウムCAR)一シリコン(SL)
、或いはアルミニウムCAD)一シリコン(Si)一銅
(Cu)等のアルミニウム合金が一般に使用されていた
。
を有する半導体装置においては、その金属配線材料とし
て、主としてアルミニウムCAR)一シリコン(SL)
、或いはアルミニウムCAD)一シリコン(Si)一銅
(Cu)等のアルミニウム合金が一般に使用されていた
。
しかしながらζこれらアルミニウム合金からなる薄膜配
線においては、配線の微細化に伴い、ここを流れる電流
密度が増大してエレクトロマイグレーションによる配線
の断線に繋がり易くなってしまうため、この配線の微細
化には一定の制限があるのが現状であった。
線においては、配線の微細化に伴い、ここを流れる電流
密度が増大してエレクトロマイグレーションによる配線
の断線に繋がり易くなってしまうため、この配線の微細
化には一定の制限があるのが現状であった。
そこで、配線の微細化に対応するためには、アルミニウ
ム合金に代わる配線材料として、エレクトロマイグレー
ションによる耐久性を向上させるために融点が高く、か
つ高速動作を維持するために低抵抗を有する他の金属材
料が必要とされる。
ム合金に代わる配線材料として、エレクトロマイグレー
ションによる耐久性を向上させるために融点が高く、か
つ高速動作を維持するために低抵抗を有する他の金属材
料が必要とされる。
このため、高融点(約1083℃)で、かつ低比抵抗(
約1.72μΩ・an)である銅薄膜が、微細化配線の
将来有望な配線材料として注目され、ている。
約1.72μΩ・an)である銅薄膜が、微細化配線の
将来有望な配線材料として注目され、ている。
(発明が解決しようとする課題)
しかしながら、上記銅薄膜は、一般に酸化性雰囲気に弱
く、これを配線材料として配線パターンを形成しようと
すると、銅薄膜上にレジストをパターニングし、イオン
ミリングで加工した後、銅配線上のレジストを灰化して
除去する際に、特に酸素ラジカル(0 )により、銅配
線の表面が酸化されてしまうばかりでなく、銅配線加工
後、この配線上にSiO4+02ガスを用いたプラズマ
CVD膜を約400℃で堆積しようとすると、上記と同
様に銅配線が酸化してしまう。このため、微小配線では
配線自身が消滅してしまうことがあるといった問題点が
あった。
く、これを配線材料として配線パターンを形成しようと
すると、銅薄膜上にレジストをパターニングし、イオン
ミリングで加工した後、銅配線上のレジストを灰化して
除去する際に、特に酸素ラジカル(0 )により、銅配
線の表面が酸化されてしまうばかりでなく、銅配線加工
後、この配線上にSiO4+02ガスを用いたプラズマ
CVD膜を約400℃で堆積しようとすると、上記と同
様に銅配線が酸化してしまう。このため、微小配線では
配線自身が消滅してしまうことがあるといった問題点が
あった。
このため、銅薄膜は上記のように、エレクトロマイグレ
ーションを防止し配線の微細化に適した配線材料として
有望視されながら、一般にはこの材料として使用するこ
とができないのが現状であった。
ーションを防止し配線の微細化に適した配線材料として
有望視されながら、一般にはこの材料として使用するこ
とができないのが現状であった。
本発明は上記に鑑み、微細配線においても所望の加工形
状で、エレクトロマイグレーションの発生及び酸化を極
力防止して充分な信頼性を有するものを提供することを
目的とする。
状で、エレクトロマイグレーションの発生及び酸化を極
力防止して充分な信頼性を有するものを提供することを
目的とする。
(課題を解決するための手段)
上記目的を達成するため、本発明にかかる半導体装置は
、半導体チップの表面に、銅−ヒ素化合物または該合金
からなる銅−ヒ素薄膜、或いは銅薄膜を基材としてその
露出部表面を銅−ヒ素化合物または該合金からなる銅−
ヒ素薄膜で被覆した導体膜で配線パターンを形成したも
のである。
、半導体チップの表面に、銅−ヒ素化合物または該合金
からなる銅−ヒ素薄膜、或いは銅薄膜を基材としてその
露出部表面を銅−ヒ素化合物または該合金からなる銅−
ヒ素薄膜で被覆した導体膜で配線パターンを形成したも
のである。
(作 用)
上記のように構成した本発明によれば、銅系合金の中で
、特に耐酸化性の秀れた合金として知られ、自然界でも
安定した状態で存在する銅−ヒ素系合金を配線材料、ま
たは銅配線の露出表面の被覆材料として配線パターンを
形成しているので、この表面を酸化等の化学変化から有
効に保護するとともに、エレクトロマイグレーションの
発生を極力防止して、化学的に安定でかつ信頼性の高い
配線を得ることができる。
、特に耐酸化性の秀れた合金として知られ、自然界でも
安定した状態で存在する銅−ヒ素系合金を配線材料、ま
たは銅配線の露出表面の被覆材料として配線パターンを
形成しているので、この表面を酸化等の化学変化から有
効に保護するとともに、エレクトロマイグレーションの
発生を極力防止して、化学的に安定でかつ信頼性の高い
配線を得ることができる。
(実施例)
以下、図面を参照して本発明の実施例を説明する。
第1図は、第1の実施例を示すもので、半導体チップ1
のシリコン基板2の表面には、シリコン酸化膜3が形成
され、このシリコン酸化膜2の表面に、銅−ヒ索化合物
または該合金よりなる銅−ヒ素薄膜4からなる配線5が
バターニングされて半導体装置の配線構造が構成されて
いる。
のシリコン基板2の表面には、シリコン酸化膜3が形成
され、このシリコン酸化膜2の表面に、銅−ヒ索化合物
または該合金よりなる銅−ヒ素薄膜4からなる配線5が
バターニングされて半導体装置の配線構造が構成されて
いる。
この製造は、例えば銅−ヒ素合金または該化合物をター
ゲットとして用いたスパッタリング技術で、シリコン酸
化膜3の全表面に銅−ヒ素薄膜4を形成し、しかる後に
配線加工を施すことによって行うことができる。
ゲットとして用いたスパッタリング技術で、シリコン酸
化膜3の全表面に銅−ヒ素薄膜4を形成し、しかる後に
配線加工を施すことによって行うことができる。
即ち、第7図の銅−ヒ素二元系合金状態図に示すように
、この系にはヒ素の含有量が少ない方から、Cu8As
,Cu3As,Cu5AS2の3化合物が存在し、これ
らの化合物及び固溶体をタ一ゲットとして用いることが
できる。
、この系にはヒ素の含有量が少ない方から、Cu8As
,Cu3As,Cu5AS2の3化合物が存在し、これ
らの化合物及び固溶体をタ一ゲットとして用いることが
できる。
例えば、Cu−20%Asの固溶体をターゲットとして
用い、スパッタリングによりシリコン酸化膜3の表面に
銅−ヒ素薄膜4を成膜し、バターニングした後にレジス
トを灰化して除去して、第1図に示す配線構造を得るこ
とができる。この時、銅−ヒ素薄膜4は酸化性雰囲気に
強いため、配線5の表面は酸化されずに所望の配線形状
を得ることができるのである。
用い、スパッタリングによりシリコン酸化膜3の表面に
銅−ヒ素薄膜4を成膜し、バターニングした後にレジス
トを灰化して除去して、第1図に示す配線構造を得るこ
とができる。この時、銅−ヒ素薄膜4は酸化性雰囲気に
強いため、配線5の表面は酸化されずに所望の配線形状
を得ることができるのである。
更に、この時の銅−ヒ素合金の融点は685℃であるた
め、配線5を形成した後、この融点より若干高い温度、
例えば700℃でN2の雰囲気でアニールすることによ
り、第2図に示すように、配線5の角部を丸めるように
することができる。
め、配線5を形成した後、この融点より若干高い温度、
例えば700℃でN2の雰囲気でアニールすることによ
り、第2図に示すように、配線5の角部を丸めるように
することができる。
この場合、その後にバッシベーション膜を成膜した時の
応力が緩和され、配線5の信頼性を向上させることがで
きる。
応力が緩和され、配線5の信頼性を向上させることがで
きる。
第3図は第2の実施例を示すもので、半導体チップ1の
シリコン基板2の表面に、シリコン酸化膜3を形成し、
このシリコン酸化膜2の表面に、銅薄膜6を基材として
その上面及び側面の露出部表面を銅−ヒ素化合物または
該合金よりなる銅−ヒ素薄膜14で被覆した導体膜゛7
で配線15をパターン形成し、更にこの表面を、パッシ
ベーション8で被覆することにより、半導体装置の配線
構造を構成したものである。
シリコン基板2の表面に、シリコン酸化膜3を形成し、
このシリコン酸化膜2の表面に、銅薄膜6を基材として
その上面及び側面の露出部表面を銅−ヒ素化合物または
該合金よりなる銅−ヒ素薄膜14で被覆した導体膜゛7
で配線15をパターン形成し、更にこの表面を、パッシ
ベーション8で被覆することにより、半導体装置の配線
構造を構成したものである。
この製造例は、例えば第4図に示すように、先ず半導体
チップ1のシリコン基板2の表面に酸化シリコン膜3を
形成し、続いてマグネトロンスパッタリング法により、
この表面に銅薄膜6を、例えば7000A程度堆積させ
、更に銅−ヒ素薄膜14aを、例えば1000人程度堆
積させる(同図(a))。次に、銅−ヒ素薄膜14a上
にフォトレジスト膜を堆積し、これをパターニングして
エッチングマスク9を形成し(同じ<(b))、イオン
ミリング法によりパターニングされた銅系配線15′を
形成する(同じ<(c))。
チップ1のシリコン基板2の表面に酸化シリコン膜3を
形成し、続いてマグネトロンスパッタリング法により、
この表面に銅薄膜6を、例えば7000A程度堆積させ
、更に銅−ヒ素薄膜14aを、例えば1000人程度堆
積させる(同図(a))。次に、銅−ヒ素薄膜14a上
にフォトレジスト膜を堆積し、これをパターニングして
エッチングマスク9を形成し(同じ<(b))、イオン
ミリング法によりパターニングされた銅系配線15′を
形成する(同じ<(c))。
しかる後、ヒ素水溶液中に浸すことによって、銅系配線
15′の銅薄膜6の側面にヒ素を吸着させ、更に02プ
ラズマでレジスト9を灰化するのであるが、この時に上
記銅薄膜6の側面に吸着されたヒ素が銅と一部反応して
、ここに銅−ヒ素薄膜14bが形成される(同図(d)
)。
15′の銅薄膜6の側面にヒ素を吸着させ、更に02プ
ラズマでレジスト9を灰化するのであるが、この時に上
記銅薄膜6の側面に吸着されたヒ素が銅と一部反応して
、ここに銅−ヒ素薄膜14bが形成される(同図(d)
)。
これによって、銅薄膜6の露出部表面が全て銅−ヒ素薄
膜14で覆われた導体膜7によって配線15か形成され
、この配線15は酸化性雰囲気で劣化されてしまうこと
はことはない。
膜14で覆われた導体膜7によって配線15か形成され
、この配線15は酸化性雰囲気で劣化されてしまうこと
はことはない。
なお、0 プラズマでレジスト9を灰化除去する代わり
に、フッ素ラジカルでこのレジスト9を除去するように
することもできる。この場合、酸素による銅薄膜6の劣
化をかなり緩和するようにすることができる。
に、フッ素ラジカルでこのレジスト9を除去するように
することもできる。この場合、酸素による銅薄膜6の劣
化をかなり緩和するようにすることができる。
そして、この配線15を形成した後、必要に応シテ、A
s H 3ガスノ雰囲気で、600 〜700℃程度
の高温に晒してアニールを行い、配線15の全表面を完
全に銅−ヒ素合金化するとともに、この配線15の角部
を丸め、かつ表面を円滑化させる(同図(e))。
s H 3ガスノ雰囲気で、600 〜700℃程度
の高温に晒してアニールを行い、配線15の全表面を完
全に銅−ヒ素合金化するとともに、この配線15の角部
を丸め、かつ表面を円滑化させる(同図(e))。
なお、上記A s H 3ガスの雰囲気中のアニールの
代わりに、Asイオン注入後、アニールを施すようにし
ても良い。
代わりに、Asイオン注入後、アニールを施すようにし
ても良い。
しかる後に、この上面にパッシベーション8を形成する
ことにより、第3図に示す配線構造を得るのであるが、
この場合、パッシベーション膜8による応力集中のない
、高信頼性の配!!115が形成されるのである。
ことにより、第3図に示す配線構造を得るのであるが、
この場合、パッシベーション膜8による応力集中のない
、高信頼性の配!!115が形成されるのである。
第5図は第3の実施例を示すもので、半導体チップ1の
シリコン基板2の表面にシリコン酸化膜3を形成し、こ
のシリコン酸化膜2の表面に積層したパッシベーション
膜18の内部に、銅薄膜16を基材としこの上面に銅−
ヒ素化合物または該合金よりなる銅−ヒ素薄膜24を被
覆させた導体膜17からなる配線25を、この上面を露
出させた状態で埋設するとともに、この導体膜17とバ
ッシベーション膜18との間に、Pd/Ni[10を介
在させ、更にこの表面にパッシベーション膜28を堆積
して、半導体装置の配線構造を構成したものである。
シリコン基板2の表面にシリコン酸化膜3を形成し、こ
のシリコン酸化膜2の表面に積層したパッシベーション
膜18の内部に、銅薄膜16を基材としこの上面に銅−
ヒ素化合物または該合金よりなる銅−ヒ素薄膜24を被
覆させた導体膜17からなる配線25を、この上面を露
出させた状態で埋設するとともに、この導体膜17とバ
ッシベーション膜18との間に、Pd/Ni[10を介
在させ、更にこの表面にパッシベーション膜28を堆積
して、半導体装置の配線構造を構成したものである。
この製造例は、例えば第6図に示すように、先ず半導体
チップ1のシリコン基板2の表面に酸化シリコン膜3を
形成し、続いて絶縁膜としてのパッシベーション膜18
を、常温のCVD法で、例えば8000人程度堆積する
(同図(a))。次に、このパッシベーション膜18の
配線パターンに対応する部分をエッチングにより除去し
、例えば幅5000人、深さ8000人程度の溝18a
を形成する(同図(b))。
チップ1のシリコン基板2の表面に酸化シリコン膜3を
形成し、続いて絶縁膜としてのパッシベーション膜18
を、常温のCVD法で、例えば8000人程度堆積する
(同図(a))。次に、このパッシベーション膜18の
配線パターンに対応する部分をエッチングにより除去し
、例えば幅5000人、深さ8000人程度の溝18a
を形成する(同図(b))。
そして、マグネトロンスパッタリング法で、Pd/Ni
(=500人7500人)膜10を堆積した後、この
表面に無電解メッキ法で銅薄膜16を堆槓し(同図(c
)) 、Lかる後、エッチングを施して溝18aの内部
の銅薄膜16のみを残す(同図(d))。
(=500人7500人)膜10を堆積した後、この
表面に無電解メッキ法で銅薄膜16を堆槓し(同図(c
)) 、Lかる後、エッチングを施して溝18aの内部
の銅薄膜16のみを残す(同図(d))。
引き続いて、例えばA s H 3ガスの雰囲気中でア
ニールを行うことにより、銅薄膜16の表面に銅−ヒ素
薄膜24を形成する(同図(e))。
ニールを行うことにより、銅薄膜16の表面に銅−ヒ素
薄膜24を形成する(同図(e))。
なお、上記のように、上記A s H 3ガスの雰囲気
中のアニールの代わりに、ASイオン注入後、アニール
を施すようにしても良い。
中のアニールの代わりに、ASイオン注入後、アニール
を施すようにしても良い。
しかる後、全面にパッシベーション膜28を堆積させて
、第5図に示す配線構造を得るのであり、この場合、低
応力のバッシベーション膜28で覆われた配線25を形
成することができる。
、第5図に示す配線構造を得るのであり、この場合、低
応力のバッシベーション膜28で覆われた配線25を形
成することができる。
なお、上記各実施例において、銅薄膜6,16の堆積は
、マグネットスパッタリング法の他、真空蒸着法や誘導
加熱法等を使用することができることは勿論である。
、マグネットスパッタリング法の他、真空蒸着法や誘導
加熱法等を使用することができることは勿論である。
本発明は、上記のような構成であるので、配線は銅−ヒ
素薄膜、或いは銅薄膜を基材としこの表面を銅−ヒ素薄
膜で被覆した導体膜で構成され、従って酸化性雰囲気に
強く、配線形成及びこの形成後の後工程において、酸化
性雰囲気の影響を受けることなく安定した配線を得るこ
とができる。
素薄膜、或いは銅薄膜を基材としこの表面を銅−ヒ素薄
膜で被覆した導体膜で構成され、従って酸化性雰囲気に
強く、配線形成及びこの形成後の後工程において、酸化
性雰囲気の影響を受けることなく安定した配線を得るこ
とができる。
しかも、この銅薄膜及び銅−ヒ素薄膜は、高融点、低比
抵抗であるため、エレクトロマイグレーションの発生を
激減させた微細配線を構成することができるとともに、
半導体装置としての信頼性を向上させることができると
いった効果がある。
抵抗であるため、エレクトロマイグレーションの発生を
激減させた微細配線を構成することができるとともに、
半導体装置としての信頼性を向上させることができると
いった効果がある。
第1図は本発明の第1の実施例を示す断面図、第2図は
第1図に示すものにアニールを施した後の断面図、第3
図は第2の実施例を示す断面図、第4図はその製造例を
工程順に示す断面図、第5図は第3の実施例を示す断面
図、第6図はその製造例を工程順に示す断面図、第7図
は銅−ヒ素二元系合金状態図である。 1・・・半導体チップ、2・・・シリコン基板、4,1
4.24・・・銅−ヒ素薄膜、5,15.25・・・配
線、7,17・・・導体膜、8.18.28・・・パッ
シベーション膜、10・・・Pd/Ni膜。
第1図に示すものにアニールを施した後の断面図、第3
図は第2の実施例を示す断面図、第4図はその製造例を
工程順に示す断面図、第5図は第3の実施例を示す断面
図、第6図はその製造例を工程順に示す断面図、第7図
は銅−ヒ素二元系合金状態図である。 1・・・半導体チップ、2・・・シリコン基板、4,1
4.24・・・銅−ヒ素薄膜、5,15.25・・・配
線、7,17・・・導体膜、8.18.28・・・パッ
シベーション膜、10・・・Pd/Ni膜。
Claims (1)
- 半導体チップの表面に、銅−ヒ素化合物または該合金か
らなる銅−ヒ素薄膜、或いは銅薄膜を基材としてその露
出部表面を銅−ヒ素化合物または該合金からなる銅−ヒ
素薄膜で被覆した導体膜で配線パターンを形成したこと
を特徴とする半導体装置の配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28718288A JPH02132834A (ja) | 1988-11-14 | 1988-11-14 | 半導体装置の配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28718288A JPH02132834A (ja) | 1988-11-14 | 1988-11-14 | 半導体装置の配線構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02132834A true JPH02132834A (ja) | 1990-05-22 |
JPH0587174B2 JPH0587174B2 (ja) | 1993-12-15 |
Family
ID=17714140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28718288A Granted JPH02132834A (ja) | 1988-11-14 | 1988-11-14 | 半導体装置の配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02132834A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004064155A1 (en) * | 2003-01-09 | 2004-07-29 | Graphion Technologies Usa Llc | Electro-forming master having a pin portion and the same master-manufacturing method, and metal minute pattern made by the master |
US8560990B2 (en) | 2010-01-13 | 2013-10-15 | International Business Machines Corporation | Method of managing electro migration in logic designs and design structure thereof |
-
1988
- 1988-11-14 JP JP28718288A patent/JPH02132834A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004064155A1 (en) * | 2003-01-09 | 2004-07-29 | Graphion Technologies Usa Llc | Electro-forming master having a pin portion and the same master-manufacturing method, and metal minute pattern made by the master |
US8560990B2 (en) | 2010-01-13 | 2013-10-15 | International Business Machines Corporation | Method of managing electro migration in logic designs and design structure thereof |
US8938701B2 (en) | 2010-01-13 | 2015-01-20 | International Business Machines Corporation | Method of managing electro migration in logic designs and design structure thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH0587174B2 (ja) | 1993-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4054484A (en) | Method of forming crossover connections | |
US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
TWI701741B (zh) | 半導體裝置之製造方法 | |
JP3510085B2 (ja) | 銅の選択堆積方法および接着性導電体界面 | |
EP0903781B1 (en) | Method of forming embedded copper interconnections | |
JPH02132834A (ja) | 半導体装置の配線構造 | |
JPS63174336A (ja) | 多層配線間のコンタクトにおける鉱散バリヤ層の形成方法 | |
JPS62298136A (ja) | 半導体素子の製造方法 | |
JPH1116913A (ja) | 半導体装置及びその製造方法 | |
JP3243381B2 (ja) | 配線層の形成方法 | |
KR100303796B1 (ko) | 반도체장치의금속배선형성방법 | |
JPS62291948A (ja) | 金属薄膜配線およびその製造方法 | |
JPH04170031A (ja) | 金属配線の形成方法 | |
JPH0370129A (ja) | 半導体装置の製造方法 | |
JPH0334545A (ja) | 半導体装置の製造方法 | |
JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0341732A (ja) | 半導体装置の製造方法 | |
JPS59189657A (ja) | 半導体装置の製造方法 | |
JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 | |
JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
JPH05102156A (ja) | 半導体装置 | |
JPH06163544A (ja) | 半導体集積回路配線構造体及び製造方法 | |
JPH04317332A (ja) | 半導体装置及びその製造方法 | |
JPH04261025A (ja) | 半導体装置の製造方法 | |
JPH03169018A (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |