JPH04170031A - 金属配線の形成方法 - Google Patents
金属配線の形成方法Info
- Publication number
- JPH04170031A JPH04170031A JP2297416A JP29741690A JPH04170031A JP H04170031 A JPH04170031 A JP H04170031A JP 2297416 A JP2297416 A JP 2297416A JP 29741690 A JP29741690 A JP 29741690A JP H04170031 A JPH04170031 A JP H04170031A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- film
- plated
- titanium
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000010931 gold Substances 0.000 claims abstract description 21
- 229910052737 gold Inorganic materials 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010936 titanium Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229920001721 polyimide Polymers 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 239000004642 Polyimide Substances 0.000 claims abstract description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 5
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 abstract description 15
- 230000004888 barrier function Effects 0.000 abstract description 9
- 238000000059 patterning Methods 0.000 abstract 1
- 229910001080 W alloy Inorganic materials 0.000 description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は金属配線の形成方法に関し、特に超高集積回路
の微細金属配線パターンの形成方法に関するものである
。
の微細金属配線パターンの形成方法に関するものである
。
半導体集積回路の配線材料としては一般にＡ！またはＡ
ｌ系合金が広く用いられている。
ｌ系合金が広く用いられている。
しかしＡ！系の金属はエレクトロマイグレーションやス
トレスマイグレーシロンなど配線寿命の問題や、下地段
差の被覆性の問題がある。
トレスマイグレーシロンなど配線寿命の問題や、下地段
差の被覆性の問題がある。
特に高信頼度を必要とするデバイスや、消費電力が大き
いデバイスには金配線が用いられる。
いデバイスには金配線が用いられる。
ところが金は化学的に極めて安定であるが故にＡノのよ
うに容易に加工することができない。そこでＴ Ａ Ｂ
（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｌｎｇ）
方式などに用いられる半導体デバイスにはリフトオフ法
またはエツチング法が採用されている。
うに容易に加工することができない。そこでＴ Ａ Ｂ
（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｌｎｇ）
方式などに用いられる半導体デバイスにはリフトオフ法
またはエツチング法が採用されている。
はじめにリフトオフ法について、第２図（ａ）〜（Ｃ）
を参照して説明する。
を参照して説明する。
まず第２図（、ａ ）に示すように、素子形成済の半導
体基板１にリフトオフ用フォトレジスト１０を形成し、
バリアメタルとして例えばチタン（Ｔｉ）膜１１および
白金（Ｐｔ）膜１２を堆積する。
体基板１にリフトオフ用フォトレジスト１０を形成し、
バリアメタルとして例えばチタン（Ｔｉ）膜１１および
白金（Ｐｔ）膜１２を堆積する。
つぎに第２図（ｂ）に示すように、有機溶剤中に浸漬し
てフォトレジスト１０を膨潤させる。
てフォトレジスト１０を膨潤させる。
つぎに第２図（Ｃ）に示すように、フォトレジスト１０
とともに不要なバリアメタル１１．１２を除去してから
、残ったバリアメタル１１．１２からなる配線の上にに
金めっきするものである。
とともに不要なバリアメタル１１．１２を除去してから
、残ったバリアメタル１１．１２からなる配線の上にに
金めっきするものである。
高価な設備を必要としないので広く採用されてきたが、
微細加工が困難で配線間隔５μｍ以下の微細配線には適
用できない。膨潤していったん除去されたバリアメタル
が素子表面に再付着して歩留りの低下を引き起すという
問題もある。
微細加工が困難で配線間隔５μｍ以下の微細配線には適
用できない。膨潤していったん除去されたバリアメタル
が素子表面に再付着して歩留りの低下を引き起すという
問題もある。
つぎにエツチング法について、第３図（ａ）〜（ｆ）を
参照して説明する。
参照して説明する。
はじめに第３図（ａ）に示すように、素子形成済の半導
体基板１にアルミニウム配線２を形成したのち、シリコ
ンポリイミド膜３を形成するつぎに第３図（ｂ）に示す
ように、全面にめっき電流路とバリアメタルとを兼ねて
Ｔｉ膜１１およびｐｔ膜１２を堆積する。
体基板１にアルミニウム配線２を形成したのち、シリコ
ンポリイミド膜３を形成するつぎに第３図（ｂ）に示す
ように、全面にめっき電流路とバリアメタルとを兼ねて
Ｔｉ膜１１およびｐｔ膜１２を堆積する。
つぎに第３図（Ｃ）に示すように、フォトレジスト１０
を形成してから、電気めっきにより金膜７ａ、７ｂを形
成する。
を形成してから、電気めっきにより金膜７ａ、７ｂを形
成する。
つぎに第３図（ｄ）に示すように、フォトレジスト１０
を除去する。
を除去する。
つぎに第３図（ｅ）に示すように、フォトレジスト９を
形成したのち電気めっき法により金めつき配線８を形成
する。
形成したのち電気めっき法により金めつき配線８を形成
する。
つぎに第３図（ｆ）に示すように、金めつき配線８をマ
スクとして（自己整合的に）イオンミリング法またはイ
オンエツチング法によりバリアメタル５．６を選択エツ
チングする。
スクとして（自己整合的に）イオンミリング法またはイ
オンエツチング法によりバリアメタル５．６を選択エツ
チングする。
この方法はリフトオフ法と異なり、微細パターンにも適
用できる反面、下地絶縁膜が平坦でないと、段差部にエ
ツチング残りが発生し、製造歩留りを低下させ易いとい
う問題があった。
用できる反面、下地絶縁膜が平坦でないと、段差部にエ
ツチング残りが発生し、製造歩留りを低下させ易いとい
う問題があった。
近年絶縁膜として平坦性の優れたシリコン含有ポリイミ
ド（シリコンポリイミド）が実用化されるのに伴い、実
現可能な製法となってきた。
ド（シリコンポリイミド）が実用化されるのに伴い、実
現可能な製法となってきた。
半導体素子が高速化・微細化するにつれ、このエツチン
グ法においても問題が生じてきた。
グ法においても問題が生じてきた。
第３図（ｆ）に示す配線間隔７ｃが数μｍ以下に縮小さ
れ、かつ高速動作のため配線８として１０μｍ以上の厚
いめっきが用いられるようになってきた。厚いフォトレ
ジストを用いてもめっきによるパターンの横拡がり８ａ
、８ｂが無視できなくなる。めっきのあと全面をエツチ
ングしてバリアメタル５，６をエツチングしようとして
も厚いめっきの横拡がり８ａの陰に隠れてしまう７ｃの
領域がエツチングされないで残ってしまうという問題が
生じる。
れ、かつ高速動作のため配線８として１０μｍ以上の厚
いめっきが用いられるようになってきた。厚いフォトレ
ジストを用いてもめっきによるパターンの横拡がり８ａ
、８ｂが無視できなくなる。めっきのあと全面をエツチ
ングしてバリアメタル５，６をエツチングしようとして
も厚いめっきの横拡がり８ａの陰に隠れてしまう７ｃの
領域がエツチングされないで残ってしまうという問題が
生じる。
本発明の金属配線の形成方法は、半導体基板の−主面に
形成された下層配線との貫通孔を有するシリコンポリイ
ミド層を含む絶縁膜を形成する工程と、全面にチタン膜
とチタン合金膜とのうち１つおよび金膜を順次堆積する
工程と、フォトレジストパターンを形成してから電気め
っき法により第１の金めつき配線を形成する工程と、異
方性エツチングにより全面をエツチングして前記第１の
金めつき配線直下以外の領域の前記金膜を除去する工程
と、再度フォトレジストパターンを形成して電気めっき
法により前記第１の金めつき配線上の少なくとも一部に
第２の金めつき配線を形成する工程と、等方性エツチン
グにより前記第１の金めつき配線直下以外の部分の前記
チタン膜とチタン合金膜とのうち１つを除去する工程と
を含むものである。
形成された下層配線との貫通孔を有するシリコンポリイ
ミド層を含む絶縁膜を形成する工程と、全面にチタン膜
とチタン合金膜とのうち１つおよび金膜を順次堆積する
工程と、フォトレジストパターンを形成してから電気め
っき法により第１の金めつき配線を形成する工程と、異
方性エツチングにより全面をエツチングして前記第１の
金めつき配線直下以外の領域の前記金膜を除去する工程
と、再度フォトレジストパターンを形成して電気めっき
法により前記第１の金めつき配線上の少なくとも一部に
第２の金めつき配線を形成する工程と、等方性エツチン
グにより前記第１の金めつき配線直下以外の部分の前記
チタン膜とチタン合金膜とのうち１つを除去する工程と
を含むものである。
本発明の一実施例について、第１図（ａ）〜（ｆ）を参
照して説明する。
照して説明する。
はじめに第１図（ａ）に示すように、素子形成済の半導
体基板１にアルミニウム配線２を形成したのち、厚さ１
〜２μｍのシリコンポリイミド膜３を回転塗布し、熱処
理を行なう。
体基板１にアルミニウム配線２を形成したのち、厚さ１
〜２μｍのシリコンポリイミド膜３を回転塗布し、熱処
理を行なう。
つぎにフォトレジスト（図示せず）をマスクとして酸素
ガスを用いたプラズマエツチングにより貫通孔４を形成
し、フォトレジストを除去する。
ガスを用いたプラズマエツチングにより貫通孔４を形成
し、フォトレジストを除去する。
つぎに第１図（ｂ）に示すように、マグネトロンスパッ
タ法によりチタンタングステン合金膜５および金膜６を
それぞれ厚さ５０〜３００ｎｍ堆積する。
タ法によりチタンタングステン合金膜５および金膜６を
それぞれ厚さ５０〜３００ｎｍ堆積する。
つぎに第１図（Ｃ）に示すように、厚さ２μｍのフォト
レジスト（図示せず）を形成してから、電気めっきによ
り厚さ１〜２μｍの第１の金めつき配線７ ａ ｖ ７
ｂを形成してから、フォトレジストを除去する。ヂこ
のときめっき厚はフォトレジストパターンより薄いので
、フォトレジストのパターン幅通り忠実に金めつきパタ
ーンが形成される。
レジスト（図示せず）を形成してから、電気めっきによ
り厚さ１〜２μｍの第１の金めつき配線７ ａ ｖ ７
ｂを形成してから、フォトレジストを除去する。ヂこ
のときめっき厚はフォトレジストパターンより薄いので
、フォトレジストのパターン幅通り忠実に金めつきパタ
ーンが形成される。
つぎに第１図（ｄ）に示すように、第１の金めつき配線
７ａ、７ｂ財をマスクとして（自己整合的に）イオンミ
リング法またはマグネトロンイオンエツチング法により
配線７ ａ ＊ ７ ｂ直下以外の金膜６を除去する。
７ａ、７ｂ財をマスクとして（自己整合的に）イオンミ
リング法またはマグネトロンイオンエツチング法により
配線７ ａ ＊ ７ ｂ直下以外の金膜６を除去する。
つぎに第１図（ｅ）に示すように、厚さ１０μｍのフォ
トレジストパターン９を形成し、チタンタングステン合
金膜５をめっき電流路として、電気めっきにより厚さ２
０μｍの第２の金めつき配線８を形成する。
トレジストパターン９を形成し、チタンタングステン合
金膜５をめっき電流路として、電気めっきにより厚さ２
０μｍの第２の金めつき配線８を形成する。
このときフォトレジスト９の厚さよりめっき８の方が厚
いため、めっきパターンが「きのこ型」に横拡がりを起
す。
いため、めっきパターンが「きのこ型」に横拡がりを起
す。
フォトレジストを十分厚くすれば良い訳であるが、微細
なフォトレジストパターンを安定に形成するには厚さ１
０μｍが実用的限度であり、めっきパターンの横拡がり
は避けられない。
なフォトレジストパターンを安定に形成するには厚さ１
０μｍが実用的限度であり、めっきパターンの横拡がり
は避けられない。
つぎに第１図（ｆ）に示すように、フォトレジスト９を
除去したのち、ＣＦ４ガスを用いた等方性プラズマエツ
チングにより不要なチタンタングステン合金膜５を除去
して、金配線７ａ、７ｂ間を電気的に分離する。
除去したのち、ＣＦ４ガスを用いた等方性プラズマエツ
チングにより不要なチタンタングステン合金膜５を除去
して、金配線７ａ、７ｂ間を電気的に分離する。
従来技術においては、この時点まで残していた金膜６を
イオンミリングなどの異方性エツチングによって除去し
ていたが、このときメツキ８の横拡がりの陰になった金
配線間のエツチング分離が困難になる。本実施例では金
膜８は既に除去済みで、チタンタングステン合金膜５は
容品に等方性プラズマエツチングにより除去して、金配
線間を分離することができる。
イオンミリングなどの異方性エツチングによって除去し
ていたが、このときメツキ８の横拡がりの陰になった金
配線間のエツチング分離が困難になる。本実施例では金
膜８は既に除去済みで、チタンタングステン合金膜５は
容品に等方性プラズマエツチングにより除去して、金配
線間を分離することができる。
本実施例でチタンタングステン合金膜を除去するのに用
いた等方性プラズマエツチングの代すに、過酸化水素水
によるウェットエツチングを用いても同様に良好な結果
を得ることができる。
いた等方性プラズマエツチングの代すに、過酸化水素水
によるウェットエツチングを用いても同様に良好な結果
を得ることができる。
異方性エツチングと等方性エツチングとを組み合わせて
めっき電流路兼バリアメタルを自己整合的にパターニン
グしている。厚い金めつきパターンを形成しても配線間
シジートを起すことなく、高歩留り、高信頼性の配線パ
ターンを得ることができる。
めっき電流路兼バリアメタルを自己整合的にパターニン
グしている。厚い金めつきパターンを形成しても配線間
シジートを起すことなく、高歩留り、高信頼性の配線パ
ターンを得ることができる。
第１図（ａ）〜（ｆ）は本発明の一実施例を工程順に示
す断面図、第２図（ａ）〜（Ｃ）は従来のリフトオフ法
による金属配線の形成方法を工程順に示す断面図、第３
図（ａ）〜（ｆ）は従来のエツチング法による金属配線
の形成方法を工程順に示す断面図である。 １・・・素子形成済みの半導体基板、２・・・アルミニ
ウム配線、３・・・シリコンポリイミド配線、４・・・
貫通孔Ｎ ５＊ ５ａ、５ｂ・・・チタンタングステン
合金膜、６．Ｅ３ａ、ｅｂ−・・金膜、７ ａ ＋ ７
ｂ ”・第１の金めつき配線、７ｃ・・・第１の金め
つき配線の間隙、８＋ ８ａ、８ｂ・・・第２の金めつ
き配線、９・・・フォトレジスト、１０・・・リフトオ
フ用フォトレジスト、１１・・・チタベ膜、１２・・・
白金膜。
す断面図、第２図（ａ）〜（Ｃ）は従来のリフトオフ法
による金属配線の形成方法を工程順に示す断面図、第３
図（ａ）〜（ｆ）は従来のエツチング法による金属配線
の形成方法を工程順に示す断面図である。 １・・・素子形成済みの半導体基板、２・・・アルミニ
ウム配線、３・・・シリコンポリイミド配線、４・・・
貫通孔Ｎ ５＊ ５ａ、５ｂ・・・チタンタングステン
合金膜、６．Ｅ３ａ、ｅｂ−・・金膜、７ ａ ＋ ７
ｂ ”・第１の金めつき配線、７ｃ・・・第１の金め
つき配線の間隙、８＋ ８ａ、８ｂ・・・第２の金めつ
き配線、９・・・フォトレジスト、１０・・・リフトオ
フ用フォトレジスト、１１・・・チタベ膜、１２・・・
白金膜。
Claims (1)
- 半導体基板の一主面に形成された下層配線との貫通孔
を有するシリコンポリイミド層を含む絶縁膜を形成する
工程と、全面にチタン膜とチタン合金膜とのうち１つお
よび金膜を順次堆積する工程と、フォトレジストパター
ンを形成してから電気めっき法により第１の金めっき配
線を形成する工程と、異方性エッチングにより全面をエ
ッチングして前記第１の金めっき配線直下以外の領域の
前記金膜を除去する工程と、再度フォトレジストパター
ンを形成して電気めっき法により前記第１の金めっき配
線上の少なくとも一部に第２の金めっき配線を形成する
工程と、等方性エッチングにより前記第１の金めっき配
線直下以外の部分の前記チタン膜とチタン合金膜とのう
ち１つを除去する工程とを含むことを特徴とする金属配
線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297416A JPH04170031A (ja) | 1990-11-02 | 1990-11-02 | 金属配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2297416A JPH04170031A (ja) | 1990-11-02 | 1990-11-02 | 金属配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04170031A true JPH04170031A (ja) | 1992-06-17 |
Family
ID=17846227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2297416A Pending JPH04170031A (ja) | 1990-11-02 | 1990-11-02 | 金属配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04170031A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503766A (ja) * | 1998-02-12 | 2002-02-05 | エーシーエム リサーチ，インコーポレイティド | メッキ設備及び方法 |
| JP2014003336A (ja) * | 2013-09-26 | 2014-01-09 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| US9698023B2 (en) | 2014-09-10 | 2017-07-04 | Sumitomo Electric Industries, Ltd. | Traveling-wave amplifier |
-
1990
- 1990-11-02 JP JP2297416A patent/JPH04170031A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002503766A (ja) * | 1998-02-12 | 2002-02-05 | エーシーエム リサーチ，インコーポレイティド | メッキ設備及び方法 |
| JP2014003336A (ja) * | 2013-09-26 | 2014-01-09 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| US9698023B2 (en) | 2014-09-10 | 2017-07-04 | Sumitomo Electric Industries, Ltd. | Traveling-wave amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4650543A (en) | Method of forming electrode pattern of semiconductor device | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| US5340773A (en) | Method of fabricating a semiconductor device | |
| JPH04170031A (ja) | 金属配線の形成方法 | |
| JP2950045B2 (ja) | 半導体装置の製造方法 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JPH118249A (ja) | 配線の製法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| JPH04142745A (ja) | 半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH04196429A (ja) | 半導体集積回路装置の製造方法 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPH05109649A (ja) | 半導体装置の製造方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2929850B2 (ja) | 半導体装置の製造方法 | |
| JPH03110849A (ja) | 半導体装置 | |
| JPH0645453A (ja) | 半導体装置の製造方法 | |
| JPH08298263A (ja) | 半導体装置の製造方法 | |
| JPH04261025A (ja) | 半導体装置の製造方法 | |
| JPH02152255A (ja) | 多層配線の形成方法 |