JPH04196429A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH04196429A
JPH04196429A JP32791790A JP32791790A JPH04196429A JP H04196429 A JPH04196429 A JP H04196429A JP 32791790 A JP32791790 A JP 32791790A JP 32791790 A JP32791790 A JP 32791790A JP H04196429 A JPH04196429 A JP H04196429A
Authority
JP
Japan
Prior art keywords
film
plating
mask
wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32791790A
Other languages
English (en)
Inventor
Iku Mikagi
三ケ木 郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32791790A priority Critical patent/JPH04196429A/ja
Publication of JPH04196429A publication Critical patent/JPH04196429A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関する。特に
、本発明は半導体集積回路装置の半導体基板上に設けら
れた層間絶縁膜上、コンタクトホール上あるいはスルー
ホール上に、下層に存在する層間絶縁膜、拡散層、多結
晶シリコン、金属ケイ化物および金属配線との密着性の
保持、耐熱性の向上、ニレクトロマイグレーション耐性
(以下、E、M、耐性とする)・ストレスマイグレーン
ヨン耐性(以下、S、M、耐性とする)の向上、コンタ
クト抵抗の低減、オーミック接合性の確保を目的とした
バリアメタルと、前記バリアメタル上に設けられた上下
層との密着性保持およびメッキ時のバリアメタル表面保
護を目的とした下地金属膜と、前記下地金属膜上に設け
られた配線抵抗の低減を目的としたメッキ膜より構成さ
れるメッキ法による半導体集積回路装置の金属配線形成
方法に関する。
〔従来の技術〕
従来の半導体集積回路装置の金属配線構造および形成方
法は、第3図(a)に示す通り、半導体基板101上に
熱酸化、熱窒化、CVD等の既知の手法を用いて、例え
ばシリコン酸化膜、シリコン窒化膜等より構成される厚
さ0.5〜1.0μmの層間絶縁膜102を形成し、続
いてチタンタングステン合金あるいは窒化チタニウムよ
り構成されるハ’l)アメタル103を既知の手法であ
るり、C。
マグネトロンスパッタ法あるいは反応性スパッタ法によ
り0.05〜0.20μmの厚みで形成する。
例えばバリアメタル103がチタンタングステン合金の
場合、成膜パワ、−2〜l0KW、圧力5〜20mTo
rrの条件で成膜する。
バリアメタル103は、コンタクト抵抗の低減、拡散層
に対するオーミック接合性の確保、上下層間の密着性改
善、耐熱性、E、M、耐性。
S、M、耐性の向上およびメッキ用電流の供給等を目的
として形成されるものである。
続イて、金、白金、パラジウム、オスミウム等により構
成される下地金属膜104を同様の手法を用いてバリア
メタル103上に0.01〜0.1μmの厚みで形成す
る。下地金属膜104は上下層の密着性保持、メッキ時
のバリアメタル表面の保護、メッキ用電流の供給を目的
として形成される。さらに既知の技術であるg線あるい
はi線によるフォトリソグラフィー技術を用いてフォト
レジストより構成されるメッキ用第2マスク膜106を
厚さ1〜50μmの厚みで形成・パターニングする。
続いて(b)に示す通り、メッキ用第2マスク膜106
をメッキマスクとして既知の技術である電解あるいは無
電解メッキを行い、金、銅等の電気抵抗の低い金属より
構成されるメッキ膜107を下地金属膜104上のみに
選択的に0.5〜50)、tmの厚みで形成する。
例えばメッキ膜107が金の場合、亜硫酸金ナトリウム
塩、硫酸、燐酸、アンモニア、水酸イヒナトリウム等よ
り構成される非シアン系の電解メッキ浴を使用し、温度
40〜60’C1電流密度2〜5mA/a(の条件で成
膜を行う。
さらに有機溶剤を用いた湿式法あるいは酸素プラズマを
用いた乾式法を用いてメッキ用第2マスク膜106を除
去する。
さらに(c)に示す通り、メッキ膜107をエツチング
マスクとして、下地金属膜104.バリアメタル103
の不要部分を、既知の技術であるアルコンガスを用いた
イオンミリンf法、SFa。
CF、、CC1!、等のガスを用いた反応性イオンエツ
チング法などの異方性の強いエツチング法により除去し
て配線パターン化する。
あるいは(d)に示す通り王水、過酸化水素、燐酸等を
用いた等方性のウェットエツチング法により除去して配
線パターン化し、層間絶縁膜102上にバリアメタル1
03.下地金属膜1o4゜メッキ膜107より構成され
る半導体集積回路装置の金属配線を形成していた。
この不要部分除去作業時にメッキ膜lOγもエツチング
されるためメッキ膜107は、当初メッキ法により成膜
した厚みよりも膜厚は減少する。
さらに等方性エツチングにより不要部を除去した場合、
(d)に示す通りにサイドエツチングが入り、形状が異
方性エツチングの場合と若干変化する。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路装置の金属配線形成方法
は、以下に示す欠点がある。
1) メッキ時の下地として用いる下地金属膜は反射率
が高いため、特に膜厚レジストの場合に良好な形状が得
にくい。よって良好な配線形状が得にくく、微細化が困
難である。
2)上記1)の理由により、良好な配線形状を得にくい
ため、下地からの配線の剥離、配線間ショート等の不良
が起こりやすく、歩留が低下する恐れがある。
3)上記1)の理由により上層への層間膜形成・平坦化
が′困難となり、配線の多層化が国難となる。そのため
半導体集積回路装置の高密度化。
高速化がむずかしい。
4) フォトレジストと下地金属膜との密着があまり良
くないため、メッキ液の滲み込み・レジストの剥離に起
因するゴミの発生、配線ショートあるいは配線はがれが
起こりやすくなる。
〔課題を解決するための手段〕
本発明の半導体集積回路装置の金属配線形成方法は、半
導体基板上に設けられた眉間絶縁膜上、あるいは前記層
間絶縁膜上に開口されたコンタクトホール上あるいはス
ルーホール上にバリアメタルを形成する工程と、前記バ
リアメタル上に下地金属膜を形成する工程と、前記下地
金属膜上にメッキ用第1マスク膜を形成する工程と、前
記メッキ用第1マスク膜上にメッキ用第2マスク膜を形
成する工程と、メッキ用第2マスク膜の不要部分のみを
除去する工程と、メッキ用第1マスク膜の不要部分のみ
を除去する工程と、電解あるいは無電解メッキによりメ
ッキ膜を前記下地金属膜上のみに選択的に形成する工程
と、前記メッキ用第1マスク膜および第2マスク膜を除
去する工程と、前記下地金属膜、バリアメタルの不要部
分のみを除去してバリアメタル、下地金属膜、メッキ膜
より構成される金属配線を形成する工程を有する。
〔実凡例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。第1図(
a)に示す通り、半導体基板101上に熱酸化、熱窒化
、CVD等の既知の手法を用いて、例えばシリコン酸化
膜、シリコン窒化膜等より構成される厚さ0.2〜1.
0μmの層間絶縁膜102を形成し、続いてチタンタン
グステン合金あるいは窒化チタニウムより構成されるバ
リアメタル103を既知の手法であるり、C,マグネト
ロンスパッタ法あるいは反応性スパッタ法によす0.0
5〜0.20μmの厚みで形成する。
例えばバリ7メタル103がチタンタングステン合金の
場合、成膜パワー2〜l0KW、圧力5〜20mTor
rの条件で成膜する。
バリアメタル103は、コンタクト抵抗の低減、拡散層
に対するオーミック接合性の確保、上下層間の密着性改
善、耐熱性、E、M、耐性。
S、M、耐性の向上およびメッキ用電流の供給等を目的
として形成されるものである。
続いて金2白金、パラジウム、オスミウム等より構成さ
れる下地金属膜104を同様の手法を用いてバリアメタ
ル103上に0.01〜0.1μmの厚みで形成する。
下地金属膜104は上下層の密着性保持、メッキ時のバ
リアメタル表面の保護。
メッキ用電流の供給を目的として形成される。さらに下
地金属膜104上にり、C,マグネトロンスパッタ法、
あるいは反応性スパッタ法と言った既知の手法を用いて
窒化チタンニウムより構成されるメッキ用第1マスク膜
105を005〜0.1μmの厚みで形成する。この膜
はレジストを露光・バターニングする際の反射防止膜、
レジストとの密着性改善、メッキにより形成するメッキ
膜の形状改善を目的として形成するものである。
続いて(b)に示す通り、g線あるいはi線を用いたフ
ォトリソグラフィー技術により、フォトレジストより構
成される厚さ1゜0〜50μmのメッキ用第2マスク膜
を形成・バターニングする。
さらに(c)に示す通り、過酸化水素を用いたウェット
エツチング法によりメッキ用第1マスク膜105をエツ
チングマスクとしてメッキ用第2マスク膜106のみを
選択的に除去する。
この際、下層の下地金属膜はエツチングされない。この
ウェットエツチングは等方的に進行してメッキ用第2マ
スク膜106にはサイドエッチが生ずる。しかしながら
そのエツチング量は極めて少ないため、サイドエッチ量
は片側0.1μm未満に抑制され、配線幅に大きな狂い
は生じない。
このメッキ用第2マスク膜のバターニングはウェットエ
ツチング法のみで行われる必要はなく、ドライエツチン
グとウェットエツチングを併用して行ってもかまわない
さらに金あるいは銅等の電気抵抗の小さい金属より構成
されるメッキ膜107を既知の技術である電解あるいは
無電解メッキ法により下地金属膜104上に選択的に0
.5〜50μmの厚みで形成する。
例えばメッキ膜107が金の場合、亜硫酸金ナトリウム
塩、硫酸、燐酸、アンモニア、水酸化ナトリウム等より
構成される非シアン系のメッキ浴を使用し、温度40〜
60℃、電流密度2〜5mA/dの条件で成膜を行う。
メッキ用第1マスク膜105の存在によりメッキ膜形状
も下層との密着を十分にとれる良好なものとなり、さら
にメッキ液の下地金属膜とメッキ用マスク膜の界面への
滲み込みも生じないため不良発生を抑制できる。
続いて(d)に示す通りに有機溶剤、あるいは酸素プラ
ズマを用いてメッキ用第2マスク膜を、過酸化水素を用
いてメッキ用第1マスク膜をそれぞれ除去し、さらにメ
ッキ膜107をエツチングマスクとして、下地金属膜1
04.バリアメタル103の不要部分を、既知の技術で
あるアルゴンガスを用いたイオンミリング法、SF、、
CF4゜OCR4等のガスを用いた反応性イオンエツチ
ング法などの異方性の強いエツチング法により除去して
配線パターン化する。
形成された配線はメッキ用第1マスク膜の存在により下
部が若干広がりのある形状となり、配線の密着性も大幅
な改善をはかる事が出来る。この配線下部の寸法変化は
極めて少なく、金属配線の微細化に大きな影響を与える
事なく、さらに上層に絶縁膜を形成して平坦化する際に
も有効な形状である。
以上説明したように本発明の半導体集積回路装置の金属
配線形成方法はMOS、Bipolar等半導体集積回
路装置の種類を問わず適用可能である。
次に本発明の他の実施例について図面を参照して説明す
る。第2図は本発明の一実施例の縦断面図である。第2
図(a)に示す通り、半導体基板101上に熱酸化2熱
窒化、CVD等の既知の手法を用いて、例えばシリコン
酸化膜、シリコン窒化膜等より構成される厚さ0.2〜
1.0μmの層間絶縁膜102を形成し、続いてチタン
タングステン合金あるいは窒化チタニウムより構成され
るバリアメタル103を既知の手法であるり、C,マグ
ネトロンスパッタ法あるいは反応性スパッタ法により0
.05〜0.20μmの厚みで形成する。
例えばバリアメタル103がチタンタングステン合金の
場合、成膜パワー2〜l0KW、圧力5〜20mTor
rの条件で成膜する。
バリアメタル103は、コンタクト抵抗の低減、拡散層
に対するオーミック接合性の確保、上下層間の密着性改
善、耐熱性、E、M、耐性。
S、M、耐性の向上およびメッキ用電流の供給等を目的
として形成されるものである。
続いて金、白金、パラジウム、オスミウム等より構成さ
れる下地金属膜104を同様の手法を用いてバリアメタ
ル103上に0.01〜0.1μmの厚みで形成する。
下地金属膜104は上下層の密着性保持、メッキ時のバ
リアメタル表面の保護。
メッキ用電流の供給を目的として形成される。
さらに下地金属膜104上にり、C,マグネトロンスパ
ッタ法、あるいは蒸着法と言った既知の手法を用いてシ
リコンより構成されるメッキ用第1マスク膜105を0
.05〜0.1μmの厚みで形成する。この膜はレジス
トを露光・バターニングする際の反射防止膜、レジスト
との密着性改善。
メッキにより形成するメッキ膜の形状改善を目的として
形成するものである。
続いて(b)に示す通り、g線あるいはi線を用いたフ
ォトリソグラフィー技術により、フォトレジストより構
成される厚さ1.0〜50μmのメッキ用第2マスク膜
を形成・バターニングし、さらにヒドラジンあるいはフ
ッ酸を用いたウェットエツチング法によりメッキ用第1
マスク膜105をエツチングマスクとしてメッキ用第2
マスク膜106のみ選択的に除去する。
この際、下層の下地金属膜はエツチングされない。
このウェットエツチングは等方的に進行してメッキ用第
2マスク膜106にはサイドエッチが生ずる。しかしな
がらそのエツチング量は極めて少ないため、サイドエッ
チ量は片側0.1μm未満に抑制され、配線幅に大きな
狂いは生じない。
さらに(c)のごとく金あるいは銅等の電気抵抗の小さ
い金属より構成されるメッキ膜107を既知の技術であ
る電解あるいは無電解メッキ法により下地金属膜104
上に選択的に0.5〜50μmの厚みで形成する。
例えばメッキ膜107が銅の場合、硫酸銅、硫酸等より
構成されるメッキ浴を使用し、温度20〜60℃、電流
密度1〜5mA/adの条件で成膜を行う。メッキ用第
1マスク膜105の存在によりメッキ膜形状も良好なも
のとなり、さらにメッキ液の滲み込みも生じないため不
良発生を抑制できる。
続いて有機溶剤、あるいは酸素プラズマを用いてメッキ
用第2マスク膜を、過酸化水素を用いてメッキ用第1マ
スク膜をそれぞれ除去する。
さらに(d)に示す通り、メッキ膜107をエツチング
マスクとして、下地金属膜104.バリアメタル103
の不要部分を、既知の技術であるアルゴンガスを用いた
イオンミリング法、SF6゜CF、、CCj71等のガ
スを用いた反応性イオンエツチング法などの異方性の強
いニララング法により除去して配線パターン化する。
形成された配線はメッキ用第1マスク膜の存在により下
部が若干広がりのある形状となり、配線の密着性も大幅
な改善をはかる事が出来る。この配線下部の寸法変化は
極めて少なく、金属配線の微細化に大きな影響を与える
事なく、さらに上層に絶縁膜を形成して平坦化する際に
も有効な形状である。
以上説明したように本発明の半導体集積回路装置の金属
配線形成方法はMOS、Bipolar等半導体集積回
路装置の種類を問わす適用可能である。
〔発明の効果〕
以上説明したように、本発明のメッキ法による半導体集
積回路装置の金属配線形成方法は、配線形成メッキ時の
メッキマスク膜のはがれやメッキ液の滲み込み等の製造
工程での不良を発生を大幅に抑制し、配線の微細化に大
きな影響を与えることなく、下地との良好な密着性と上
層への層間膜形成・平坦化が容易な形状を有する微細な
金属配線を得られるため、従来の金属配線形成方法と比
較して半導体集積回路の高密度化、高速動作化に有利な
金属配線を高い歩留で形成出来る効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例の縦断面図、第2図は本発明
の他の実施例の縦断面図、第3図は従来の半導体装置の
金属配線形成方法の縦断面図である。 101・・・・・・半導体基板、102・・・・・・層
間絶縁膜、103・・・・・バリアメタル、104・・
・・・下地金属膜、105・・・・・・メッキ用第1マ
スク[,106・・団・メッキ用第2マスク膜、107
・・川・メッキ膜。 代理人 弁理士  内 原   音

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に設けられた層間絶縁膜上、あるいは前
    記層間絶縁膜上に開口されたコンタクトホール上あるい
    はスルーホール上にバリアメタルを形成する工程と、前
    記バリアメタル上に下地金属膜を形成する工程と、前記
    下地金属膜上にメッキ用第1マスク膜を形成する工程と
    、前記メッキ用第1マスク膜上にメッキ用第2マスク膜
    を形成する工程と、メッキ用第2マスク膜の不要部分の
    みを除去する工程と、メッキ用第1マスク膜の不要部分
    のみを除去する工程と、電解あるいは無電解メッキによ
    りメッキ膜を前記下地金属膜上のみに選択的に形成する
    工程と、前記メッキ用第1マスク膜および第2マスク膜
    を除去する工程と、前記下地金属膜、バリアメタルの不
    要部分のみを除去したバリアメタル、下地金属膜、メッ
    キ膜より構成される金属配線を形成する工程を有する事
    を特徴とする半導体集積回路装置の製造方法。
JP32791790A 1990-11-28 1990-11-28 半導体集積回路装置の製造方法 Pending JPH04196429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32791790A JPH04196429A (ja) 1990-11-28 1990-11-28 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32791790A JPH04196429A (ja) 1990-11-28 1990-11-28 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04196429A true JPH04196429A (ja) 1992-07-16

Family

ID=18204445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32791790A Pending JPH04196429A (ja) 1990-11-28 1990-11-28 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04196429A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180868A1 (ja) * 2017-03-27 2018-10-04 株式会社アルバック 電子部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018180868A1 (ja) * 2017-03-27 2018-10-04 株式会社アルバック 電子部品の製造方法
CN109716506A (zh) * 2017-03-27 2019-05-03 株式会社爱发科 电子部件的制造方法
US10619261B2 (en) 2017-03-27 2020-04-14 Ulvac, Inc. Manufacturing method for electronic component
CN109716506B (zh) * 2017-03-27 2023-09-22 株式会社爱发科 电子部件的制造方法

Similar Documents

Publication Publication Date Title
JPH04290232A (ja) 溝埋込み配線形成方法
JPH05206135A (ja) 半導体装置の製造方法
JP2701751B2 (ja) 半導体装置の製造方法
JP2985326B2 (ja) 半導体装置の製造方法
JPH04196429A (ja) 半導体集積回路装置の製造方法
JP3651112B2 (ja) 配線形成方法
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
KR100187685B1 (ko) 반도체 소자의 금속층 형성 방법
JPH079893B2 (ja) 半導体装置の製造方法
JPH0799199A (ja) 半導体装置の製造方法
JPH04170031A (ja) 金属配線の形成方法
JPH05109714A (ja) 半導体装置の製造方法
JP2929850B2 (ja) 半導体装置の製造方法
JPS61242018A (ja) 半導体装置の製造方法
JPS60227440A (ja) 半導体装置の製造方法
JPH10256234A (ja) 多層配線の製作方法
JPH04278541A (ja) 半導体集積回路装置の製造方法
JPH03131032A (ja) 半導体装置およびその製造方法
JPH05243222A (ja) 半導体装置の製造方法
JPH06112150A (ja) 接続孔への配線形成方法
JPS62128150A (ja) 半導体装置の製造方法
JPH04261025A (ja) 半導体装置の製造方法
JPS61161741A (ja) 半導体装置
JPS60234344A (ja) 半導体装置の製造方法
JPH04142745A (ja) 半導体装置の製造方法