JPS61161741A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61161741A JPS61161741A JP60002743A JP274385A JPS61161741A JP S61161741 A JPS61161741 A JP S61161741A JP 60002743 A JP60002743 A JP 60002743A JP 274385 A JP274385 A JP 274385A JP S61161741 A JPS61161741 A JP S61161741A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- aluminum
- metal wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層金属配線を有する半導体装置にかかり、特
に金、白金、アルミニウム等の金属配線を有する半導体
集積回路の製造歩留り及び品質の向上に有力な効果を発
揮する構造を有する半導体装置に関するものである。
に金、白金、アルミニウム等の金属配線を有する半導体
集積回路の製造歩留り及び品質の向上に有力な効果を発
揮する構造を有する半導体装置に関するものである。
一般に非常に高速かつ高信頼性を要求される半導体装ａ
＜おいては多層金属配線が用いられ、しかも大電流を流
す上層配線には金、白金等の貴金属が用いられることが
多い。この場合、金属配線間の層間絶縁膜としてはＰ
Ｓ Ｇ （Ｐｈｏｓｐｈｏ ３ｉ１ｉｃａｔ６ＧＬａ口
）膜、シリコン酸化膜、シリコン窒化膜等の５ちいずれ
かひとつのみから成ることが多かった。
＜おいては多層金属配線が用いられ、しかも大電流を流
す上層配線には金、白金等の貴金属が用いられることが
多い。この場合、金属配線間の層間絶縁膜としてはＰ
Ｓ Ｇ （Ｐｈｏｓｐｈｏ ３ｉ１ｉｃａｔ６ＧＬａ口
）膜、シリコン酸化膜、シリコン窒化膜等の５ちいずれ
かひとつのみから成ることが多かった。
前記の上層金属配線をパターニングする方法としては金
属メッキ法、湿式エツチング法等があるが、これらの方
法によるパターニングに対して従来構造の半導体装置は
品質、製造歩留り上大きな問題点を持っていた。即ち金
属メッキ法で配線を形成する場合においてはメッキの電
流路を確保するためメッキ部分以外の部分にアルミニウ
ム膜等を被着してからメッキを行なうが、メッキ完了後
に前記電流路用アルミニウム膜をエツチングにより除去
する必要があり、この際、眉間絶縁膜にマイクロクラッ
クが存在すると下層のアルミニウム配線までが侵されて
しまうことがある。特に眉間絶縁膜がシリコン酸化膜単
独の場合にこの問題は顕著に認められる。一方、湿式エ
ツチング法によって白金、アルミニウム等をパターニン
グする場合、エッチャントして強酸を必要とするため上
記の場合と同様に下層配線が侵される危険が大きい。
属メッキ法、湿式エツチング法等があるが、これらの方
法によるパターニングに対して従来構造の半導体装置は
品質、製造歩留り上大きな問題点を持っていた。即ち金
属メッキ法で配線を形成する場合においてはメッキの電
流路を確保するためメッキ部分以外の部分にアルミニウ
ム膜等を被着してからメッキを行なうが、メッキ完了後
に前記電流路用アルミニウム膜をエツチングにより除去
する必要があり、この際、眉間絶縁膜にマイクロクラッ
クが存在すると下層のアルミニウム配線までが侵されて
しまうことがある。特に眉間絶縁膜がシリコン酸化膜単
独の場合にこの問題は顕著に認められる。一方、湿式エ
ツチング法によって白金、アルミニウム等をパターニン
グする場合、エッチャントして強酸を必要とするため上
記の場合と同様に下層配線が侵される危険が大きい。
さらに眉間絶縁膜としてシリコン窒化膜単独を用いた場
合、上記のようなマイクロクラック（よる下層配線の侵
食は比較的起こりにくいが、膜の誘電率がシリコン酸化
膜の約半分程度と小さいため、眉間の靜電容蓋が増え、
半導体装置の高速動作が困難となるという欠点があった
。
合、上記のようなマイクロクラック（よる下層配線の侵
食は比較的起こりにくいが、膜の誘電率がシリコン酸化
膜の約半分程度と小さいため、眉間の靜電容蓋が増え、
半導体装置の高速動作が困難となるという欠点があった
。
本発明は上記の様な従来技術による半導体装置の欠点を
除き品質及び製造歩留りな顕著に向上させ得る半尋体装
置の構造を提供するものである。
除き品質及び製造歩留りな顕著に向上させ得る半尋体装
置の構造を提供するものである。
即ち本発明は第１層の金属配嶽がアルミニウム又はアル
ミニウム合金の少くとも一つから成り、第２層の金属配
線又は１極がチタン、金、白金。
ミニウム合金の少くとも一つから成り、第２層の金属配
線又は１極がチタン、金、白金。
パラジウム、ニッケル、アルミニウム、アルミニウム合
金の少くとも一つから成る半導体装置において第１層と
第２ ＪｉＩｌを隔てる絶縁膜がＰＳＧ膜とシリコン酸
化膜のうちどちらが一方と、シリコン窒化膜の両方を含
んで成ることを特徴とする半導体装置である。
金の少くとも一つから成る半導体装置において第１層と
第２ ＪｉＩｌを隔てる絶縁膜がＰＳＧ膜とシリコン酸
化膜のうちどちらが一方と、シリコン窒化膜の両方を含
んで成ることを特徴とする半導体装置である。
本発明の構造によれば、層間絶縁膜がＰＳＧ膜又はシリ
コン酸化膜と、シリコン窒化膜の二重構造となっている
ため、どちらか一方の膜にマイクロクラック等の欠陥が
存在しても他方の膜によりその部分が保ｆｆｌされるた
め上層配線のパターニング時に下層配線が浸されること
はない。又、仮に膜に何らかのピンホール等の欠陥が存
在しても、２つの膜の同一適所に発生する確率は極めて
小さいため、製造歩留りを顕著に向上させることができ
る。更に二重構造の眉間膜の膜厚を適当に選べばシリコ
ン窒化膜単独の場合よりはるかに静電容量を減らせるの
で高速動作が可能となる。
コン酸化膜と、シリコン窒化膜の二重構造となっている
ため、どちらか一方の膜にマイクロクラック等の欠陥が
存在しても他方の膜によりその部分が保ｆｆｌされるた
め上層配線のパターニング時に下層配線が浸されること
はない。又、仮に膜に何らかのピンホール等の欠陥が存
在しても、２つの膜の同一適所に発生する確率は極めて
小さいため、製造歩留りを顕著に向上させることができ
る。更に二重構造の眉間膜の膜厚を適当に選べばシリコ
ン窒化膜単独の場合よりはるかに静電容量を減らせるの
で高速動作が可能となる。
次に本発明の実施列を工程順に説明する。第１図乃至第
７図は本発明をアルミニウムから成る下層（第１層）配
線とＴＩ−Ｐｉ−Ａｕ から成る上層（第２層）配線
を有する二層配線半導体集積回路に適用した場合の断面
図である。
７図は本発明をアルミニウムから成る下層（第１層）配
線とＴＩ−Ｐｉ−Ａｕ から成る上層（第２層）配線
を有する二層配線半導体集積回路に適用した場合の断面
図である。
第２図において周知の方法により不純物拡散φ酸化等と
絶縁膜の開孔の終了した半導体基板ｌ上にアルミニウム
から成る下層配線２及びシリコン酸化膜から成る層間絶
縁膜３１が設けられている。
絶縁膜の開孔の終了した半導体基板ｌ上にアルミニウム
から成る下層配線２及びシリコン酸化膜から成る層間絶
縁膜３１が設けられている。
本発明においては該眉間絶縁膜３１の上方に更にシリコ
ン窒化膜から成る層間絶縁膜３２を設ける。このような
半導体基板に等方性プラス゛マエッチング法１反応性イ
オンエツチング法等により所望の部分に１，２層間貫通
孔４を形成する（第３図）。次に全面にＴＩ −Ｐｔ膜
を被着し、リフトオフ法等でパターン５を形成する（第
４図）。然る後にメッキの電流路用アルミニウム膜６を
被着し、メッキマスク用のフォトレジスト７によりメッ
キされる部分の電流路用アルミニウム膜を除去する（第
５図）。次にメッキ法でＴＩ −Ｐｉ模膜上金膜８を被
着し、不要となったフォトレジスト７を除去しく第６図
）、電流路用アルミニウム膜６をリン酸溶液で除去する
と所望の半導体装置が完成する（第１図）つ 従来技術では眉間絶縁膜が単層のため第７図に示すよう
にマイクロクラック３０１等があると前記リン酸溶液に
よって下層配線２が部分的に侵されることがあったが、
本発明においてはシリコン窒化膜を含む複層のため、こ
の様な不都合はおこらない。
ン窒化膜から成る層間絶縁膜３２を設ける。このような
半導体基板に等方性プラス゛マエッチング法１反応性イ
オンエツチング法等により所望の部分に１，２層間貫通
孔４を形成する（第３図）。次に全面にＴＩ −Ｐｔ膜
を被着し、リフトオフ法等でパターン５を形成する（第
４図）。然る後にメッキの電流路用アルミニウム膜６を
被着し、メッキマスク用のフォトレジスト７によりメッ
キされる部分の電流路用アルミニウム膜を除去する（第
５図）。次にメッキ法でＴＩ −Ｐｉ模膜上金膜８を被
着し、不要となったフォトレジスト７を除去しく第６図
）、電流路用アルミニウム膜６をリン酸溶液で除去する
と所望の半導体装置が完成する（第１図）つ 従来技術では眉間絶縁膜が単層のため第７図に示すよう
にマイクロクラック３０１等があると前記リン酸溶液に
よって下層配線２が部分的に侵されることがあったが、
本発明においてはシリコン窒化膜を含む複層のため、こ
の様な不都合はおこらない。
以上は本発明を金配線を含む２層配線半導体集積回路に
適用した場合の方法を述べたが、他の構造の多層配線牛
導体装置にも同様に実施できることは明らかである。
適用した場合の方法を述べたが、他の構造の多層配線牛
導体装置にも同様に実施できることは明らかである。
以上説明した様に本発明によれば多層全屈配線を有する
半導体装置を高い品質で歩留り良く製造することかでき
る。
半導体装置を高い品質で歩留り良く製造することかでき
る。
第１〜６図は本発明の実施例を示した断面図、第７図は
従来技術による半導体装置の断面図である。 １・・・半導体基板、 ２・・・アルミニウム配線、
３１・・・シリコン酸化膜、 ３２・・・シリコン窒化
膜、３０１・・・層間膜に生じたマイクロクラック、４
・・・貫通孔、 ５・・・Ｔｉ−Ｐｔ膜、 ６・・・
メッキ電流路用アルミニウム、 ７・・・フォトレジ
スト、８・・・金膜。 第１圓 第５図 第２図 第６閃第３図
従来技術による半導体装置の断面図である。 １・・・半導体基板、 ２・・・アルミニウム配線、
３１・・・シリコン酸化膜、 ３２・・・シリコン窒化
膜、３０１・・・層間膜に生じたマイクロクラック、４
・・・貫通孔、 ５・・・Ｔｉ−Ｐｔ膜、 ６・・・
メッキ電流路用アルミニウム、 ７・・・フォトレジ
スト、８・・・金膜。 第１圓 第５図 第２図 第６閃第３図
Claims (1)
- 【特許請求の範囲】 （１）第１層の金属配線がアルミニウム又はアルミニウ
ム合金の少くとも一つから成り、第２層の金属配線又は
電極が金、白金、チタン、パラジウム、ニッケルの少く
とも一つからなる半導体装置において、第１層の金属配
線と第２層の金属配線又は電極を隔てる絶縁膜が、ＰＳ
Ｇ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜お
よびシリコン酸化膜のどちらか一方と、シリコン窒化膜
の両方を含んで成ることを特徴とする半導体装置。（２
）第１層の金属配線が陽極化成法で形成されたアルミニ
ウム配線から成り、第２層の金属配線がアルミニウム又
はアルミニウム合金から成る半導体装置において、第１
層の金属配線と第２層の金属配線を隔てる絶縁膜が、Ｐ
ＳＧ膜およびシリコン酸化膜のどちらか一方と、シリコ
ン窒化膜の両方を含んで成ることを特徴とする半導体装
置。 （３）第１層の金属配線が陽極化成法で形成されたアル
ミニウムから成り、第２層の金属配線がチタン・白金・
金の３層から成ることを特徴とする特許請求の範囲第（
１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60002743A JPS61161741A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60002743A JPS61161741A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161741A true JPS61161741A (ja) | 1986-07-22 |
Family
ID=11537826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60002743A Pending JPS61161741A (ja) | 1985-01-11 | 1985-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161741A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325355A (en) * | 1976-08-23 | 1978-03-09 | Hitachi Ltd | Production of semiconductor device |
| JPS57126150A (en) * | 1981-01-30 | 1982-08-05 | Seiko Instr & Electronics Ltd | Semiconductor device |
-
1985
- 1985-01-11 JP JP60002743A patent/JPS61161741A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325355A (en) * | 1976-08-23 | 1978-03-09 | Hitachi Ltd | Production of semiconductor device |
| JPS57126150A (en) * | 1981-01-30 | 1982-08-05 | Seiko Instr & Electronics Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02278820A (ja) | エアブリッジ金属相互接続の製造方法 | |
| JPH1032208A (ja) | 半導体装置の製造方法 | |
| KR940003566B1 (ko) | 반도체 장치의 다층배선의 형성방법 | |
| JPS61161741A (ja) | 半導体装置 | |
| JPS618971A (ja) | 半導体装置 | |
| JPS5823928B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2743409B2 (ja) | 多層配線形成法 | |
| JPS59208747A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPS5819135B2 (ja) | 半導体装置の製造方法 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH04196429A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS63293861A (ja) | 半導体装置の製造方法 | |
| JPH05243222A (ja) | 半導体装置の製造方法 | |
| JPS63161646A (ja) | 半導体装置の製造方法 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2745913B2 (ja) | めっき配線の製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH04261025A (ja) | 半導体装置の製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 |