JP2743409B2 - 多層配線形成法 - Google Patents

多層配線形成法

Info

Publication number
JP2743409B2
JP2743409B2 JP63287246A JP28724688A JP2743409B2 JP 2743409 B2 JP2743409 B2 JP 2743409B2 JP 63287246 A JP63287246 A JP 63287246A JP 28724688 A JP28724688 A JP 28724688A JP 2743409 B2 JP2743409 B2 JP 2743409B2
Authority
JP
Japan
Prior art keywords
forming
contact hole
wiring
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63287246A
Other languages
English (en)
Other versions
JPH02133939A (ja
Inventor
敦夫 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17714923&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2743409(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP63287246A priority Critical patent/JP2743409B2/ja
Publication of JPH02133939A publication Critical patent/JPH02133939A/ja
Application granted granted Critical
Publication of JP2743409B2 publication Critical patent/JP2743409B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、集積回路装置等の製造に用いられる多層
配線形成法に関し、特にコンタクト孔内の酸化アルミニ
ウム膜（以下、アルミナ膜と称する）を除去する技術に
関するものである。
［発明の概要］ この発明は、コンタクト孔内で１層目配線の表面に灰
化処理により生じたアルミナ膜を有機アルカリ現像液で
除去した後２層目配線を形成することにより接触抵抗の
低減を図ったものである。
［従来の技術］ 従来、多層配線形成法としては、１層目配線をおおう
層間絶縁膜にレジスト層をマスクとする選択エッチング
処理によりコンタクト孔を設けた後、レジスト層を酸素
プラズマにより灰化して除去してからコンタクト孔を介
して１層目配線にオーミック接触する２層目配線を形成
する方法が知られている。
このような方法にあっては、１層目配線の材料として
Al又はAl合金を用いた場合、酸素プラズマによるレジス
ト灰化の過程でコンタクト孔内の配線表面に電気絶縁性
のアルミナ膜（Al酸化膜）が形成される。また、このよ
うなアルミナ膜は、コンタクト孔内の配線表面が空気に
接触することによっても生ずる。そこで、従来は、２層
目配線形成のためにスパッタ法等で金属を堆積する前に
逆スパッタ処理によりコンタクト孔内のアルミナ膜を除
去していた。
［発明が解決しようとする課題］ 上記した従来技術によると、開口サイズが約1.5μｍ
以下の微細なコンタクト孔においては、逆スパッタ処理
だけではアルミナ膜を十分に除去できず、２層目配線の
１層目配線に対する接触抵抗が高くなるという問題点が
あった。
この発明の目的は、簡単な方法でアルミナ膜を除去す
ることにより接触抵抗の低減を図ることにある。
［課題を解決するための手段］ この発明に係る多層配線形成法は、 基板を覆う絶縁膜の上に形成された第１の配線層を覆
って層間絶縁膜を形成する工程と、 前記層間絶縁膜の上に所望のコンタクト孔パターンに
対応する開口部を有するレジスト層を形成する工程と、 前記レジスト層をマスクとして前記層間絶縁膜を選択
的にエッチングすることにより前記第１の配線層の一部
を露呈するコンタクト孔を前記層間絶縁膜に形成する工
程と、 前記コンタクト孔を形成した後、灰化処理により前記
レジスト層を除去する工程と、 前記灰化処理の際に前記コンタクト孔内で前記第１の
配線層の露呈部に生じた酸化アルミニウム膜を有機アル
カリ現像液に接触させて除去する工程と、 前記酸化アルミニウム膜を除去した後、前記コンタク
ト孔を介して前記第１の配線層にオーミック接触する第
２の配線層を前記層間絶縁膜の上に形成する工程と を含むものである。
有機アルカリ現像液としては、TMAH（テトラ・メチル
・アンモニウム・ハイドロオキサイド）、コリン等が好
適である。
［作 用］ この発明の方法によれば、コンタクト孔内のアルミナ
膜を十分に除去することができ、接触抵抗の低減が可能
となる。
［実施例］ 第１図乃至第３図は、この発明の一実施例による多層
配線形成法を示すもので、各々の図に対応する工程
（１）〜（３）を順次に説明する。
（１）シリコン等の半導体基板10の表面をおおうシリコ
ンオキサイド等の絶縁膜12の上にAl又はAl合金（例えば
Al−Si合金）からなる第１配線層14を公知の方法で形成
した後、絶縁膜12上に第１配線層14をおおってPSG（リ
ンケイ酸ガラス）等からなる層間絶縁膜16をCVD（ケミ
カル・ベーパー・デポジション）法等により形成する。
そして、層間絶縁膜16上に所望のコンタクト孔パターン
に対応する開口部を有するレジスト層18を形成した後、
このレジスト層18をマスクとして層間絶縁膜16を選択的
にエッチして第１配線層14の一部を露呈するコンタクト
孔16Aを形成する。この後、酸素プラズマによりレジス
ト層18を灰化して除去する。このとき、コンタクト孔16
A内で第１配線層14の露呈部には、アルミナ膜20が形成
される。
（２）次に、第２配線形成用の金属を堆積するに先立っ
て、半導体基板10をTMAH液に浸漬することによりアルミ
ナ膜20をTMAH液に接触させる。この結果、アルミナ膜20
はきれいに除去される。この後、純水洗浄（リンス）、
乾燥等の処理を行なう。
（３）次に、基板上面に例えばスパッタ法により第２配
線形成用の金属を堆積し、適宜パターニングすることに
より第２配線層22を形成する。この第２配線層22は、第
２図の工程でコンタクト孔16A内のアルミナ膜20をすべ
て除去したので、第１配線層14と良好にオーミック接触
するようになる。
［発明の効果］ 以上のように、この発明によれば、レジスト層を除去
するための灰化処理の際にコンタクト孔内で配線層の露
呈部に生じたアルミナ膜を有機アルカリ現像液を用いて
除去するようにしたので、簡単な処理でアルミナ膜を十
分に除去可能となり、上下配線層間の接触抵抗の低減が
可能となる効果が得られる。その上、有機アルカリ現像
液は、水酸化ナトリウム、水酸化カリウム等のアルカリ
溶液に比べて塩素や金属不純物の濃度が１桁小さいた
め、汚染のおそれが極めて少なく、集積回路装置等の信
頼性を損なうことがない利点もある。
【図面の簡単な説明】
第１図乃至第３図は、この発明の一実施例による多層配
線形成法を示す基板断面図である。 10……半導体基板、12……絶縁膜、 14……第１配線層、16……層間絶縁膜、 18……レジスト層、20……アルミナ膜、 22……第２配線層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】基板を覆う絶縁膜の上に形成された第１の
    配線層を覆って層間絶縁膜を形成する工程と、 前記層間絶縁膜の上に所望のコンタクト孔パターンに対
    応する開口部を有するレジスト層を形成する工程と、 前記レジスト層をマスクとして前記層間絶縁膜を選択的
    にエッチングすることにより前記第１の配線層の一部を
    露呈するコンタクト孔を前記層間絶縁膜に形成する工程
    と、 前記コンタクト孔を形成した後、灰化処理により前記レ
    ジスト層を除去する工程と、 前記灰化処理の際に前記コンタクト孔内で前記第１の配
    線層の露呈部に生じた酸化アルミニウム膜を有機アルカ
    リ現像液に接触させて除去する工程と、 前記酸化アルミニウム膜を除去した後、前記コンタクト
    孔を介して前記第１の配線層にオーミック接触する第２
    の配線層を前記層間絶縁膜の上に形成する工程と を含む多層配線形成法。
JP63287246A 1988-11-14 1988-11-14 多層配線形成法 Expired - Lifetime JP2743409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63287246A JP2743409B2 (ja) 1988-11-14 1988-11-14 多層配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287246A JP2743409B2 (ja) 1988-11-14 1988-11-14 多層配線形成法

Publications (2)

Publication Number Publication Date
JPH02133939A JPH02133939A (ja) 1990-05-23
JP2743409B2 true JP2743409B2 (ja) 1998-04-22

Family

ID=17714923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287246A Expired - Lifetime JP2743409B2 (ja) 1988-11-14 1988-11-14 多層配線形成法

Country Status (1)

Country Link
JP (1) JP2743409B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6298312B2 (ja) * 2014-02-13 2018-03-20 エイブリック株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527625A (en) * 1978-08-17 1980-02-27 Sharp Corp Oxide film etching method
JPS582046A (ja) * 1981-06-29 1983-01-07 Nec Corp 配線方法
JPS5871628A (ja) * 1981-10-23 1983-04-28 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法

Also Published As

Publication number Publication date
JPH02133939A (ja) 1990-05-23

Similar Documents

Publication Publication Date Title
JPH02276248A (ja) 導電性スタツド及び導線を形成する方法
JP2002016096A (ja) 半導体装置とその製造方法
JP2743409B2 (ja) 多層配線形成法
JP2786680B2 (ja) 半導体装置の製造方法
JPS62172741A (ja) 多層配線の形成方法
JPS6193629A (ja) 半導体装置の製造方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
JPS5816545A (ja) 半導体装置の製造方法
JPS61141158A (ja) バンプ電極形成方法
JP2678049B2 (ja) 半導体装置の洗浄方法
KR920003973B1 (ko) 다층 배선을 위한 비어 홀 형성방법
JPH11233626A (ja) 半導体装置の製造方法
JPS62245650A (ja) 多層配線構造体の製造法
JP2699498B2 (ja) 半導体装置の製造方法
JPS58197748A (ja) 半導体装置の製造方法
JPH05243217A (ja) 半導体装置の製造方法
JPS63284861A (ja) 半導体装置の製造方法
JP2001127062A (ja) 配線の形成方法
JPH04150034A (ja) 半導体装置の製造方法
JPS61242018A (ja) 半導体装置の製造方法
JPH05235176A (ja) 半導体装置の製造方法
JPH06196453A (ja) レジストの剥離方法
JPS62249451A (ja) 多層配線構造体の製造法
JPS61161741A (ja) 半導体装置
JPH0536684A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

EXPY Cancellation because of completion of term