KR920003973B1 - 다층 배선을 위한 비어 홀 형성방법 - Google Patents
다층 배선을 위한 비어 홀 형성방법 Download PDFInfo
- Publication number
- KR920003973B1 KR920003973B1 KR1019890017103A KR890017103A KR920003973B1 KR 920003973 B1 KR920003973 B1 KR 920003973B1 KR 1019890017103 A KR1019890017103 A KR 1019890017103A KR 890017103 A KR890017103 A KR 890017103A KR 920003973 B1 KR920003973 B1 KR 920003973B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- via hole
- insulating film
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 제 1금속막과 제 2 금속막을 연결하는 비어 홀을 형성하는 방법을 나타내는 도면.
제 2 도는 본 발명의 제 1 금속막과 제 2 금속막을 연결하는 비어 홀을 형성하는 제조공정도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 :산화막
3 : 제 1 금속막 4 : 층간 절연막
5 : 포토 레지스트먹 6 : 비어 홀
7 : 제 2 금속막
본 발명은 다층배선공정을 사용하는 반도체 장치의 제조방법에 있어서, 특히 제 1 금속막과 제 2 금속막을 연결하는 비어 홀 형성 방법에 관한 것이다.
제 1 도는 종래의 비어 홀을 형성하는 방법을 나타낸 것으로서, 다층배선시 종래의 방법으로 제 1 금속막과 제 2 금속배선막을 연결하기 위한 비어 홀 형성방법을 설명한다.
먼저, 제 1a 도에서와 같이 실리콘 기판(1)상에 산화막(2)을 형성한 후, 그 위에 제 1 금속막(3)을 형성하며, 제 1 금속막(3)을 형성한 후 제 1b 도에 나타낸 바와 같이 실리콘 산화막이나 PSG(Phospho Silicate Glass)으로 된 층간 절연막(4)을 화학적 증착법으로 형성한다.
다음, 비어 홀을 형성하기 위한 사진공정을 하기 위하여, 포토레지스트막(5)을 도포하고, 비어 홀이 형성될 부위의 층간 절연막(4)을 사진 식각한 다음 포토레지스트막(5)을 제거하면 제 1c 도 와 같이 비어 홀(6)이 형성된다.
사진식각공정을 수행한 후, 층간 절연막(4)상에 제 2 금속막(7)을 형성하면, 제 1d 도에서와 같이 다층금속배선의 반도체소자가 제조되므로 비어 홀(6)에 의해 제 1 금속막(3)과 제 2 금속막(7)이 전기적으로 접속된다.
상기한 공정으로 비어 홀을 형성하여 제 1 금속막과 제 2 금속막을 전기적으로 접속하는 다층 금속 배선의 반도체 소자에 있어서는, 비어 홀을 형성하기 위하여 포토 레지스트막을 도호한 후 층간 절연막을 사진식간 하여 비어 홀을 형성하고, 다시 포토 레지스트막을 제거해야 하는 복잡한 공정과 이에 따른 제조공정시간 및 제조단가가 상승할 뿐만 아니라 수율이 저하되는 문제점이 있었다.
본 발명은 다층금속 배선의 반도체 소자의 배선막과 배선막을 연결하는 비어 홀을 형성하기 위한 층간 절연막의 식각 및 포토레지스트막의 제거공정을 생략하여 공정기간 단축 및 수율을 향상시킬 수 있는 다층배선을 위한 비어 홀 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판상에 산화막과 제 1 금속막을 형성하는 공정과, 그위에 제 1 금속막상의 비어 홀이 형성될 부위에 제외하고 충간 절연막을 형성하는 공정과, 비어 스터드를 제거하여 비어 홀을 형성한 후, 제 2 금속막을 형성하는 공정으로 이루어지는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면에 따라 상세히 설명한다.
제 2 도는 본 발명의 실시예에 의한 비어 홀을 형성하기 위한 제조 공정도이다.
먼저, 제 2a 도에서 보는 바와 같이, 실리콘 기판(1)위에 산화막(2)을 형성한 후 제 1 금속막(3)을 형성한다.
제 1 금속막(3) 을 형성한 후, 제 2b 도와 같이 그 위에 포토레지스트막(5)을 도포하고, 사진공정을 하여 비어 홀 형성을 위한 비어 스터드(6')를 제 1 금속막상(3)에 제 2c 도와 같이 형성한다. 이때, 비어 스터드(6')를 형성하는 방법은 통상의 사진공정에 의하여 형성하는 것으로서, 일반적인 마스크와 포지티브 포토레지스트막을 사용한 후 이메지 리버셜(image reversal)을 이용하는 방법, 또는 일반적인 마스크와 네가티브 포토레지스트막을 사용하는 방법 및 역상된 마스크와 포지티브 포토레지스트막을 사용하는 방법이 있다.
비어 스터드(6')를 형성한 후 층간절연막을 형성하게 되는데, 본 발명에 있어서의 절연막을 형성하는 방법은 산화규소가 포함된 용액 또는 절연막으로 사용가능한 용액으로 제 2d 도에서와 같이 층간 절연막(4)을 형성하거나, 스퍼터 방법으로 산화막을 형성하여 제 2e 도에서와 같이 층간 절연막(4)을 형성한다.
제 2f 도에 나타낸 바와 같이, 포토 레지스트막을 제거할 수 있는 용제를 사용하여 비어 스터드(6')를 제거하므로써 비어 홀(6)을 형성한 후, 제 2 금속막을 형성하기 위한 전처리공정을 수행한다. 즉, 화학적 또는 물리적 방법을 사용하여 비어 홀 형상 제어 및 자연 산화막을 제거한다.
최종적으로, 제 2 금속막(7)을 형성하면 제 2g 도와 같이 다층 금 속의 배선시 배선막(3)과 배선막(7)이 비어 홀에 의해 전기적으로 접속되게 된다.
상기한 바와 같은 본 발명에 의하면, 다층금속배선 구조를 갖는 반도체 장치에 있어서, 배선막과 배선막을 연결하는 비어 홀을 형성하기 위하여 산화막으로 된 층간 절연막을 식각하고 포토 레지스트막을 제거하는 공정을 생략하므로써 공정기간을 단축시킬 수 있을 뿐만 아니라 수율 향상 및 제조원가의 절감을 꾀할 수 있는 이점이 있다.
Claims (5)
- 실리콘 기판(1)상에 산화막(2)과 제 1 금속막(3)을 형성하는 공정과, 그위에 제 1 금속막(3)상의 비어 홀이 형성될 부위에 포토레지스트막으로 된 비어 스터드(6')를 형성하는 공정과, 비어 스터드(6')가 형성된 부위를 제외하고 층간 절연막(4)을 형성하는 공정과, 비어 스터드(6')를 제거하여 비어 홀(6)을 형성한 후, 제 2 금속막(7)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 다층 배선을 위한 비어 홀 형성방법.
- 제 1 항에 있어서, 상기 층간 절연막(4)을 산화규소가 포함된 용액 또는 절연막으로 사용가능한 용액으로 형성하는 것을 특징으로 하는 다층배선을 위한 비어 홀 형성방법.
- 제 1 항에 있어서, 상기 층간 절연막(4)을 스퍼터방법으로 산화막을 형성하는 것을 특징으로 하는 다층배선을 위한 비어 홀 형성방법.
- 제 1 항에 있어서, 비어 스터드(6')의 형성시, 통상의 마스크와 포토레지스트막을 사용하여 이메지 리버셜을 이용하는 방법, 통상의 마스크와 네가티브 포토레지스트막을 사용하는 방법 또는, 역상된 마스크와 포지티브 포토레지스트막을 사용하는 방법을 이용하는 것을 특징으로 하는 다층배선을 위한 비어 홀 형성방법.
- 제 1 항에 있어서, 비어 스터드(6')를 제거한 후, 홀의 형상 제어와 자연 산화막을 제거하기 위하여 화학적 또는 물리적 처리를 하는 것을 특징으로 하는 다층배선을 위한 비어 홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890017103A KR920003973B1 (ko) | 1989-11-24 | 1989-11-24 | 다층 배선을 위한 비어 홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890017103A KR920003973B1 (ko) | 1989-11-24 | 1989-11-24 | 다층 배선을 위한 비어 홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010665A KR910010665A (ko) | 1991-06-29 |
| KR920003973B1 true KR920003973B1 (ko) | 1992-05-18 |
Family
ID=19291997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890017103A KR920003973B1 (ko) | 1989-11-24 | 1989-11-24 | 다층 배선을 위한 비어 홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920003973B1 (ko) |
-
1989
- 1989-11-24 KR KR1019890017103A patent/KR920003973B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910010665A (ko) | 1991-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451554A (en) | Method of forming thin-film pattern | |
| US3518084A (en) | Method for etching an opening in an insulating layer without forming pinholes therein | |
| KR920003973B1 (ko) | 다층 배선을 위한 비어 홀 형성방법 | |
| JPH0729846A (ja) | 半導体装置の電極形成方法 | |
| JPH03278432A (ja) | 半導体装置の配線形成方法 | |
| JP2743409B2 (ja) | 多層配線形成法 | |
| US20020164543A1 (en) | Bi-layer photolithographic process | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPS5828735B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS5917267A (ja) | 半導体装置の製造方法 | |
| JP2690805B2 (ja) | 厚膜メタル配線の形成方法 | |
| KR100244408B1 (ko) | 반도체 소자의 전도층간 접속 형성방법 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPH0411732A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPS59181031A (ja) | 空中配線の形成方法 | |
| JPH0485823A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPH0428230A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS6151968A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |