JPS5917267A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5917267A
JPS5917267A JP12611382A JP12611382A JPS5917267A JP S5917267 A JPS5917267 A JP S5917267A JP 12611382 A JP12611382 A JP 12611382A JP 12611382 A JP12611382 A JP 12611382A JP S5917267 A JPS5917267 A JP S5917267A
Authority
JP
Japan
Prior art keywords
film
resin film
inorganic insulating
insulating film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12611382A
Other languages
English (en)
Inventor
Masayasu Abe
正泰 安部
Koichi Mase
間瀬 康一
Masaharu Aoyama
青山 正治
Takashi Yasujima
安島 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP12611382A priority Critical patent/JPS5917267A/ja
Publication of JPS5917267A publication Critical patent/JPS5917267A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関する。
〔発明の技術的背景〕
一般に、ポリイミド系樹脂からなる絶縁膜は、その下地
の段差をなめらかにする効果を有している。しかしなが
ら、水分あるいはアルカリ金属に対するパッシベーショ
ン能力に劣っている。
このため高い信頼性が要求される半導体装置では、化学
気相成長法(以下、CVD法と記す。)にて形成したリ
ンガラス膜(PSG)、或はリンヒ素ガラス膜(PAs
SG)とポリイミド系樹脂からなる絶縁膜とを併用した
ものが開発されている。このような2層構造の絶縁膜を
有する半導体装置は、例えば第1図(4)乃至同図(C
)に示す工程を経て製造されている。
先ず、第1図(A)に示す如く、所望の素子(図示せず
)を形成した半導体基板1上に所定パターンの配線層2
を形成する。次いで、配線層2及び半導体基板1上にC
,V、 D、法によシリンの不純物濃度がlXl0/(
7)3のリンガラス膜3を厚さ約04μm形成する。次
に、リンガラス膜3上に所定パターンのフォトレジスト
膜4を形成し、このフォトレジスト膜4をマスクにして
フッ酸系溶液にてエツチング処理し、配線層2に通じる
スル−ホール5及び半導体基板1の所定領域に通じるコ
ンタクトホール6を開口する。
次に、同図(B)に示す如く、フォトレノスト膜4を除
去した後、スルーホール5及びコンタクトポール6にて
露出した領域に通じるポリイミド膜7をリンガラス膜3
上に厚さ約0.4μm形成してチッ素雰囲気中で150
℃の温度で1時間、250℃の温度で1時間熱処理を施
す。次いで、このポリイミド膜7上に所定ノ2ターンの
フォトレジスト膜8を形成する。このフォトレジスト膜
8をマスクに抱水ヒドラジン系溶液にてエツチング処理
を施し、スルーホール5及びコンタクトホール6に連通
する窓9を開口する。然る後、フォトレジスト膜8を除
去して350℃の温度にて熱処理を施し、第1図(Qに
示す半導体装置10を得る。
〔背景技術の問題点〕
前述の半導体装置の製造方法では、リンガラス膜3にス
ルーホール、5等を形成した後、ポリイミド膜7に窓9
を開口するため夫々の開口処理に際して密着露光方式で
は1.5〜2μm程度のマスク合わせずれを見込む必要
がある。例えば第2図に示す如く、幅22μmの配線層
2上のリンガラス膜3に開口幅が8μmのスルーホール
5を形成し、更にその上層のポリイミド膜7に開口幅が
16μmの窓9を形成する場合を考えると、スルーポー
ル5の位置ずれ許容幅は片側4μmであり、窓9の位置
ずれ許容幅は片側3 ttmである。換言すれば、スル
ーホール5及び窓9を形成する際のマスク合わせずれが
互に逆方向に起きる場合には、片側7μmの余裕を見込
む必要がある。このため、幅が14μmの配線層2上に
は、開口幅が8μmのスルーポール5と開口幅が16μ
mの窓9を開口できない事態が発生する。
その結果、配線層2の幅を十分に狭くして集積度を高め
ることができない問題があった。
〔発明の目的〕
本発明は、1:程を簡略にすると共に・Pターンの微細
化を達成した半導体装置の製造方法を提供するものであ
る。
〔発明の概要〕
本発明は、半導体基板上に無機絶縁膜を形成し、この無
機絶縁膜上に形成したポリイミド系樹脂膜にコンタクト
ホールを開口した後、これに熱処理を施してポリイミド
系樹脂膜を収縮せしめる工程を設けたことによυ、工程
の簡略と半導体装置の微細化を達成した半導体装置の製
造方法である。
〔発明の実施例〕
以下、本発明の実施例について第3図(A)乃至同図(
Oを参照して説明する。
先ず、所望の素子を形成した、半導体基板2゜を用意す
る。この半導体基板20の表面にアルミニウム等からな
る金属層を厚さ約10μm形成し、これにフォトリング
ラフィ法にてパターニングを施し、配線層2)を形成す
る。次いで、配線層2ノ及び半導体基板20上にC,V
、 D。
(Chemical Vapor Depositio
n )法により厚さ約0.4pmのリンガラスからなる
無機絶縁膜22を形成する。無機絶縁膜22中のリン濃
度は、例えば1×10ケ/cm3である。次いで、無機
絶縁膜22上にポリイミド等からなる熱収縮性の樹脂膜
23を厚さ約04μm形成する。次いで、これに100
℃で1時間及び190℃で1時間熱処理を施す(第3図
(A)参照)。この熱処理温度は、樹脂膜23が熱収縮
しないように250℃以下の温度で行う。
次に、樹脂膜23上にネガ型フォトレジスト膜24を回
転塗布により厚さ約1.0μm形成する。
次いで、樹脂膜23にスルーポール25及びコンタクト
ホール26を形成するための窓27を露光、現像によシ
形成する。次いで、窓27の形成されたフォトレジスト
膜24をマスクKして抱水ヒドラゾン系溶液(10チ抱
水ヒドラジン:エチレンソアミンー9:1〈体積比〉)
により約30秒間樹脂膜23にエツチング処理を施シ、
スルーホール25とコンタクトホール26を形成する(
第3図(B)参照)。
次に、フォトレジスト膜24を載置した状態で樹脂膜2
3をマスクにして無機絶縁膜22にフッ化アンモニア水
溶液(NH4F : CH3CO0H= 2 : 1 
)にてエツチング処理を施し、樹脂膜23に形成された
スルーホール26、コンタクトホール26の夫々に連通
ずるスルーホール゛25′、コンタクトホール26′を
開口する。ここで、フォトレジスト膜24を残存してお
いたのは、ピンホールが発生するのを防止するだめであ
る。また、このエツチング処理では、樹脂膜23のマス
クパターンよりもエツチング処理にて無機絶縁膜22に
形成されるエツチングパターンの方が81分だけ大きな
開に1を有しているため、二層目配線が段切れし易い状
態になっている(第3図(0参照)。
次に、レジスト剥離液にてフォトレノスト膜24を除去
した後、チッ素雰囲気中で300℃以−Lの温度例えば
、300℃で1時間及び400℃で1時間熱処理を施し
、樹脂膜23中の残存溶媒を放出すると共に、イミド環
化の進行によって樹脂膜23を82分だけ収縮させた半
導体装置3()を得る(第3図(n参照)。
このようにこの半導体装置の製造方法によれば、第3図
(C)にて示す工程での熱処理によって樹脂膜23を収
縮させることができるので・開口幅の大きなスルーホー
ル25’、25“及ヒコンタクトホール26”、 26
’を形成する場合でも、その下層の配線層21の幅を小
さくすることができる。例えば、第4図に示す如く、配
線層2ノ上のスルーホール25′の開口幅が8μmであ
る場合、その縁部から0.5μm分だけ大きいスルーホ
ール25′を熱収縮作用を利用して樹脂膜23に形成す
ることができる。例えば、第2図に示す従来例の場合に
は、22μm幅の配線層2を必要としたものが、14μ
m幅の配線層21で良いことになる。これを線素子数が
約7000個のバイポーラ集積回路の場合について調べ
ると、本発明方法にて製造した半導体装置の場合、−素
子の占有面積は約2200μm2であるが、従来方法に
て製造した半導体装置の場合は、−素子の占有面積は約
2800μm!であり、約20%集積度が向上している
ことが判る。
まだ、樹脂膜23をマスクにしたセルファライン工程を
採用したことにより、フォトリソグラフィ一工程を一回
減らして製造工程を簡略にすることができる。
なお、熱処理によって収縮するポリトミド系の樹脂膜2
3の収縮率を調べたところ、第5図中曲線(1)〜01
1>にて示す結果を得た。ことで、曲線(1)は、フォ
トリソグラフィ前の最終熱処理温度が200℃、曲# 
(n)は、150℃、曲線(ホ)は100℃の場合を夫
々示している。まだ、同図の縦軸は一層目パターン(無
機絶縁膜22)と二層目・9ターン(樹脂膜23)の距
離を示しており、一層目のスルーホール25′或はコン
タクトホール26′の開口幅を零値とい これよりも小
さくひさし状に二層目の開口部が突出している場合を正
の値とし、逆に二層目の開口部の幅の方が大きくなって
いる場合を負の値で表わしている。
同図の曲線(1)〜a)から約300℃以上の熱処理を
二層目の樹脂膜23に施すことにより、樹脂膜23を効
果的に収縮できることが判る。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、工程を簡略にすると共にパターンの微細化を
達成することができる等顕著な効果を有するものである
【図面の簡単な説明】
第1図囚乃至同図(C)は、従来の半導体装置の製造方
法を工程順に示す説明図、第2図は、従来方法にて製造
された半導体装置のスルーホールと窓の関係を示す説明
図、第3図(4)乃至同図(D)は、本発明に係る半導
体装置の製造方法を工程順に示す説明図、第4図は、本
発明方法にて製造された半導体装置のスルーホールと窓
の関゛係を示す説明図、第5図は、熱処理温度と一層目
・平ター/と二層目・千ターンの距離の間隔を示す説明
図である。 20・・・半導体基板、2ノ・配線層、22・・・無機
絶縁膜、23・・・樹脂膜、24 ・フォトレジスト膜
、25.25’、25’・・・スルーポール、26゜2
6’、26“・・・コンタクトホール、3 Q ・、 
半導体装置。 出願人代理人  弁理士 鈴 江 武 彦第、1図 (A) 第2図

Claims (1)

    【特許請求の範囲】
  1. 所定の素子が形成された半導体基板上に無機絶縁膜を形
    成する工程と、該無機絶縁膜上に目?リイミド系樹脂膜
    を形成し250℃以下の温度で熱処理する工程と、前記
    ポリイミド系樹脂膜にコンタクトホールを開口する工程
    と、該コンタクトホールを介して前記無機絶縁膜にコン
    タクトホールを開口する工程と、300℃以上の熱処理
    によシ前記ポリイミド系樹脂膜に収縮処理を施す工程と
    を具備することを特徴とする半導体装置の製造方法。
JP12611382A 1982-07-20 1982-07-20 半導体装置の製造方法 Pending JPS5917267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12611382A JPS5917267A (ja) 1982-07-20 1982-07-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12611382A JPS5917267A (ja) 1982-07-20 1982-07-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5917267A true JPS5917267A (ja) 1984-01-28

Family

ID=14926949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12611382A Pending JPS5917267A (ja) 1982-07-20 1982-07-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5917267A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996292U (ja) * 1982-12-21 1984-06-29 石原 則末 開閉装置を備えた鎧戸
JPS616843A (ja) * 1984-06-20 1986-01-13 Sanyo Electric Co Ltd 半導体装置のコンタクトホ−ル形成方法
JPS6265458A (ja) * 1985-09-18 1987-03-24 Sharp Corp 密着型イメ−ジセンサモジユ−ル基板の形成方法
JPS63289840A (ja) * 1987-05-21 1988-11-28 Nec Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996292U (ja) * 1982-12-21 1984-06-29 石原 則末 開閉装置を備えた鎧戸
JPS616843A (ja) * 1984-06-20 1986-01-13 Sanyo Electric Co Ltd 半導体装置のコンタクトホ−ル形成方法
JPS6265458A (ja) * 1985-09-18 1987-03-24 Sharp Corp 密着型イメ−ジセンサモジユ−ル基板の形成方法
JPS63289840A (ja) * 1987-05-21 1988-11-28 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS6122466B2 (ja)
JP2519819B2 (ja) コンタクトホ―ルの形成方法
US4855252A (en) Process for making self-aligned contacts
JPS5917267A (ja) 半導体装置の製造方法
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
JPS5840338B2 (ja) 半導体装置の製造法
JPH0428231A (ja) 半導体装置の製造方法
US20020164543A1 (en) Bi-layer photolithographic process
JPS6120334A (ja) 半導体装置の製造方法
JPS6214095B2 (ja)
JPH0799178A (ja) 半導体装置の製造方法
JPH0119255B2 (ja)
JPS58216442A (ja) アルミニウム配線の形成方法
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
KR920003973B1 (ko) 다층 배선을 위한 비어 홀 형성방법
JP3156389B2 (ja) 半導体装置の製造方法
JPH08181088A (ja) 微細コンタクトホ−ルの形成方法
JP2589471B2 (ja) 半導体装置の製造方法
JP2811724B2 (ja) エッチング方法
JPS5839033A (ja) 半導体装置の製造方法
JPH04179124A (ja) 半導体装置の製造方法
JPS5831523A (ja) 半導体装置の製造方法
JPS61107731A (ja) 半導体装置の製造方法
JPS60261132A (ja) 半導体装置の製造方法
JPH04208570A (ja) 半導体装置の製造方法