JPS60261132A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60261132A JPS60261132A JP11664384A JP11664384A JPS60261132A JP S60261132 A JPS60261132 A JP S60261132A JP 11664384 A JP11664384 A JP 11664384A JP 11664384 A JP11664384 A JP 11664384A JP S60261132 A JPS60261132 A JP S60261132A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer
- silicon layer
- mask
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000010410 layer Substances 0.000 abstract description 46
- 239000011229 interlayer Substances 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- GSWAOPJLTADLTN-UHFFFAOYSA-N oxidanimine Chemical compound [O-][NH3+] GSWAOPJLTADLTN-UHFFFAOYSA-N 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、電子機器に利用される半導体装置を製造す
る方法に関する。
る方法に関する。
（従来の技術）
上記半導体装置においては、導体層間の接続のために、
絶縁層に開孔部を形成することが行われている。その開
孔部の形成方法の従来例を第２図を参照して説明する。
絶縁層に開孔部を形成することが行われている。その開
孔部の形成方法の従来例を第２図を参照して説明する。
第２図（ａ）は、半導体基板上にＭＯＳトランジスタを
形成した後、眉間絶縁膜を形成した図で、１１は半導体
基板、１２は拡散層、１３はダート、１４は熱酸化膜、
１５は層間絶縁膜である。この層間絶縁膜１５に開孔部
を形成する場合、まず、この層間絶縁膜１５上に、所望
の位置において開孔窓１６を有するホトレジスト・ソタ
ーン１７を第２図（ｂ）に示すように形成した後、同第
２図（ｂ）に示すようにこのホトレジストパターン１７
をマスクとして眉間絶縁膜１５をドライエツチングする
ことによシ、この層間絶縁膜１５に、開孔窓１６の部分
で、これと同一寸法に取シ敢えず垂直の開孔部１８を形
成する。その後、ホトレジストパターン１７を剥離する
。そして、ホトレジストパターン１７がない状態で全面
エツチング処理を施すことによシ、第２図（ｃ）に示す
ように、開孔部１８部分の熱酸化膜１４を除去すると同
時に、開孔部１８をテーパ状とする。また、この全面エ
ツチング処理により、層間絶縁膜１５の段差部は斜面１
９となる。しかる後、開孔部１８を含む層間絶縁膜１５
上には、第２図（ｄ）に示すように配線金属層２０が形
成され、その、後この配線金属層２０が図示しないがパ
ターニングされる。
形成した後、眉間絶縁膜を形成した図で、１１は半導体
基板、１２は拡散層、１３はダート、１４は熱酸化膜、
１５は層間絶縁膜である。この層間絶縁膜１５に開孔部
を形成する場合、まず、この層間絶縁膜１５上に、所望
の位置において開孔窓１６を有するホトレジスト・ソタ
ーン１７を第２図（ｂ）に示すように形成した後、同第
２図（ｂ）に示すようにこのホトレジストパターン１７
をマスクとして眉間絶縁膜１５をドライエツチングする
ことによシ、この層間絶縁膜１５に、開孔窓１６の部分
で、これと同一寸法に取シ敢えず垂直の開孔部１８を形
成する。その後、ホトレジストパターン１７を剥離する
。そして、ホトレジストパターン１７がない状態で全面
エツチング処理を施すことによシ、第２図（ｃ）に示す
ように、開孔部１８部分の熱酸化膜１４を除去すると同
時に、開孔部１８をテーパ状とする。また、この全面エ
ツチング処理により、層間絶縁膜１５の段差部は斜面１
９となる。しかる後、開孔部１８を含む層間絶縁膜１５
上には、第２図（ｄ）に示すように配線金属層２０が形
成され、その、後この配線金属層２０が図示しないがパ
ターニングされる。
（発明が解決しようとする問題点）
しかるに、このような従来の・方法では、層間ショート
を引き起こしたり、眉間耐圧が低下する問題があった。
を引き起こしたり、眉間耐圧が低下する問題があった。
すなわち、上記従来方法では、層間絶縁膜１５の角部の
エツチングレートが速いことを利用して全面エツチング
処理により開孔部１８にテーパをつけるのであるが、こ
の全面エツチング処理によ多層間絶縁膜１５の膜減シ、
あるいは局所的にピンホールが形成されることがあるの
で、層間耐圧が低下したり、層間ショートを引き起こす
。なお、角部のエツチングレートが速いことを利用する
ので、ホトレジス） ｔ＋ターン１７をつけた状態（第
２図（ｂ）の状態）でエツチングを行い熱酸化膜１４を
除去し、同時に開孔部１８をテーパ状にしようとしても
、テーパをつけることは困難である。
エツチングレートが速いことを利用して全面エツチング
処理により開孔部１８にテーパをつけるのであるが、こ
の全面エツチング処理によ多層間絶縁膜１５の膜減シ、
あるいは局所的にピンホールが形成されることがあるの
で、層間耐圧が低下したり、層間ショートを引き起こす
。なお、角部のエツチングレートが速いことを利用する
ので、ホトレジス） ｔ＋ターン１７をつけた状態（第
２図（ｂ）の状態）でエツチングを行い熱酸化膜１４を
除去し、同時に開孔部１８をテーパ状にしようとしても
、テーパをつけることは困難である。
そこで、この発明は、層間耐圧の低下や層間ショー ト
を発生させることなく、絶縁層の開孔部をチー／ぐ状と
することを目的とする。
を発生させることなく、絶縁層の開孔部をチー／ぐ状と
することを目的とする。
（問題点を解決するための手段）
この発明の要点は、ホトレジストパターンをマスクとす
るエツチングによシ絶縁層に形成される開孔部よシ大き
く開孔された多結晶シリコン層を絶縁層上に設けること
にある。
るエツチングによシ絶縁層に形成される開孔部よシ大き
く開孔された多結晶シリコン層を絶縁層上に設けること
にある。
（作用）
このようにすれば、開孔部をテーパ状とするためのエツ
チングの際に、開孔部の部分においてのみ絶縁層がエツ
チング除去され、他の部分においては多結晶シリコン層
がマスクとなって絶縁層がエツチングされることがなく
なるので、絶縁層の膜減υ、あるいはピンホールの発生
がなくなる。
チングの際に、開孔部の部分においてのみ絶縁層がエツ
チング除去され、他の部分においては多結晶シリコン層
がマスクとなって絶縁層がエツチングされることがなく
なるので、絶縁層の膜減υ、あるいはピンホールの発生
がなくなる。
（実施例）
従来この発明の一実施例を第１図を参照して説明する。
第１図（ａ）は、半導体基板上にＭＯＳ）ランジスタを
形成した後、層間絶縁膜を形成した図で、３１は半導体
基板、３２は拡散層、３３はケ°−）、３４は熱酸化膜
、３５は層間絶縁膜である。
形成した後、層間絶縁膜を形成した図で、３１は半導体
基板、３２は拡散層、３３はケ°−）、３４は熱酸化膜
、３５は層間絶縁膜である。
この層間絶縁膜３５に開孔部を形成する場合、まず、第
１図（ｂ）に示すようにこの眉間絶縁膜３５上に多結晶
シリコン層３６を形成する。ここで、多結晶シリコン層
３６の厚さは１０００λ程度が適当である。
１図（ｂ）に示すようにこの眉間絶縁膜３５上に多結晶
シリコン層３６を形成する。ここで、多結晶シリコン層
３６の厚さは１０００λ程度が適当である。
次に、多結晶シリコン層３６上に、所望の位置ニオイて
開孔窓３７を肩するホトレジストパターン３８を第１図
（ｃ）に示すように形成した後、同第１図（ｅ）に示す
ようにこのホトレジストパターン３８をマスクとして弗
酸／硝酸混合液にて多結晶シリコン層３６をエツチング
除去する。この時、多結晶シリコン層３６は、除去部３
９が、ホトレジストノやターン３８の開孔窓３７よりや
や大きめになるように過剰にエツチングされる。
開孔窓３７を肩するホトレジストパターン３８を第１図
（ｃ）に示すように形成した後、同第１図（ｅ）に示す
ようにこのホトレジストパターン３８をマスクとして弗
酸／硝酸混合液にて多結晶シリコン層３６をエツチング
除去する。この時、多結晶シリコン層３６は、除去部３
９が、ホトレジストノやターン３８の開孔窓３７よりや
や大きめになるように過剰にエツチングされる。
次に、ホトレジストパターン３８をベーク処理によシ焼
き締め（ポジ型レジストであれば１８０℃、３０分程度
）する。その後、ホトレジストパターン３８をマスクと
して層間絶縁膜３５のドライエツチングを行うことによ
り、第１図（ｄ）に示すようにこの層間絶縁膜３５に、
ホトレジストパターン３８の開孔窓３７と同一寸法で垂
直の開孔部４０を形成する。
き締め（ポジ型レジストであれば１８０℃、３０分程度
）する。その後、ホトレジストパターン３８をマスクと
して層間絶縁膜３５のドライエツチングを行うことによ
り、第１図（ｄ）に示すようにこの層間絶縁膜３５に、
ホトレジストパターン３８の開孔窓３７と同一寸法で垂
直の開孔部４０を形成する。
しかる後、ホトレジストパターン３８を剥離し、今度は
、多結晶シリコン層３６をマスクとして、弗酸、酸化ア
ンモンなどのバッファエツチング液により等方向なエツ
チング処理を施すことによシ、第１図（ｅ）に示すよう
に、開孔部４０部分の熱酸化膜３４を除去し、同時に開
孔部４０をテーパ状とするように層間絶縁膜３５を除去
する。この時、層間絶縁膜３５は開孔部４０の部分にお
いてのみエツチング除去され、他の部分においては、マ
スクとしての多結晶シリコン層３６の存在によりエツチ
ング除去されることはない。
、多結晶シリコン層３６をマスクとして、弗酸、酸化ア
ンモンなどのバッファエツチング液により等方向なエツ
チング処理を施すことによシ、第１図（ｅ）に示すよう
に、開孔部４０部分の熱酸化膜３４を除去し、同時に開
孔部４０をテーパ状とするように層間絶縁膜３５を除去
する。この時、層間絶縁膜３５は開孔部４０の部分にお
いてのみエツチング除去され、他の部分においては、マ
スクとしての多結晶シリコン層３６の存在によりエツチ
ング除去されることはない。
その後、全面に対するアルミニウムなどの配線金属層の
被着と、パターニングを行うことによυ、第１図（ｆ）
に示すように金属配線層４１を形成する。
被着と、パターニングを行うことによυ、第１図（ｆ）
に示すように金属配線層４１を形成する。
また、前記配線金属層のパターニングによシ露出した多
結晶シリコン層３６を、この段階で前記第１図（ｆ）に
示すようにエツチング除去する。
結晶シリコン層３６を、この段階で前記第１図（ｆ）に
示すようにエツチング除去する。
（発明の効果）
以上の一実施例から明らかなように、この発明の方法に
よれば、ホトレジストパターンをマスクとするエツチン
グにより絶縁層に形成される開孔部よシ大きく開孔され
た多結晶シリコン層を絶縁層上に設けるようにしたので
、開孔部をテーパ状とするためのエツチングの際に、開
孔部の部分においてのみ絶縁層がエツチング除去され、
他の部分においては多結晶シリコン層がマスクとなって
絶縁層がエツチングされることがなくなる。すなわち、
絶縁層の膜減り、あるいはピンホールの発生がなくなる
もので、これによシ眉間耐圧の低下や層間ショートを防
止できる。
よれば、ホトレジストパターンをマスクとするエツチン
グにより絶縁層に形成される開孔部よシ大きく開孔され
た多結晶シリコン層を絶縁層上に設けるようにしたので
、開孔部をテーパ状とするためのエツチングの際に、開
孔部の部分においてのみ絶縁層がエツチング除去され、
他の部分においては多結晶シリコン層がマスクとなって
絶縁層がエツチングされることがなくなる。すなわち、
絶縁層の膜減り、あるいはピンホールの発生がなくなる
もので、これによシ眉間耐圧の低下や層間ショートを防
止できる。
さらに、絶縁層上にシリコンを含有するアルミニウム配
線を形成した時、通常は、過剰のシリコンが開孔部の基
板シリコン上に熱処理によって凝集し、抵抗の増大を生
じる問題があるが、絶縁層上（配線１−下）に多結晶シ
リコン層があれば、この多結晶シリコン層に余剰のシリ
９ンが集められることによって、開孔部の基板シリコン
上における余剰シリコン塊の析出が抑えられるので、抵
抗の増力口を防ぐことができる。
線を形成した時、通常は、過剰のシリコンが開孔部の基
板シリコン上に熱処理によって凝集し、抵抗の増大を生
じる問題があるが、絶縁層上（配線１−下）に多結晶シ
リコン層があれば、この多結晶シリコン層に余剰のシリ
９ンが集められることによって、開孔部の基板シリコン
上における余剰シリコン塊の析出が抑えられるので、抵
抗の増力口を防ぐことができる。
なお、上記一実施例は、基板と配線間の層間絶縁膜に開
孔部を形成する場合であるが、この発明は、多層配線の
層間絶縁膜にスルーホール用の開孔部を形成する場合に
も応用できることはいう１でもない。
孔部を形成する場合であるが、この発明は、多層配線の
層間絶縁膜にスルーホール用の開孔部を形成する場合に
も応用できることはいう１でもない。
第１図はこの発明の半導体装置の製造方法の一実施例を
示す断面図、第２図は従来の方法を示す断面図である。 ３５・・・層間絶縁膜、３６・・・多結晶シリコン層、
３７・・・開孔窓、３８・・ホトレジストパターン、３
９・・・除去部、４０・・・開孔部。 第１図 第１図
示す断面図、第２図は従来の方法を示す断面図である。 ３５・・・層間絶縁膜、３６・・・多結晶シリコン層、
３７・・・開孔窓、３８・・ホトレジストパターン、３
９・・・除去部、４０・・・開孔部。 第１図 第１図
Claims (1)
- 絶縁層上によシ多結晶シリコン層を形成し、その上に、
所望の位置において開孔窓を有するホトレジス） ｔ！
ターンを形成する工程と、この工程の後に前記ホトレジ
ストパターンをマスクとして前記開孔窓部よシ大きく多
結晶シリコン層をエツチング除去する工程と、この工程
の後に前記ホトレジストパターンをマスクとして絶縁層
をエツチング除去することによシ、ホトレジストパター
ンの開孔窓部と同一の大きさで開孔部を絶縁層に形成す
る工程と、この工程の後に前記ホトレジストパターンを
除去した上で、前記多結晶シリコン層をマスクとして絶
縁層をエツチングすることによシ、この絶縁層の前記開
孔部をテーパ状に形成する工程とを具備してなる半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11664384A JPS60261132A (ja) | 1984-06-08 | 1984-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11664384A JPS60261132A (ja) | 1984-06-08 | 1984-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60261132A true JPS60261132A (ja) | 1985-12-24 |
Family
ID=14692286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11664384A Pending JPS60261132A (ja) | 1984-06-08 | 1984-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60261132A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255265A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | 半導体装置の製造方法 |
| US5420077A (en) * | 1990-06-29 | 1995-05-30 | Sharp Kabushiki Kaisha | Method for forming a wiring layer |
-
1984
- 1984-06-08 JP JP11664384A patent/JPS60261132A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255265A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | 半導体装置の製造方法 |
| US5420077A (en) * | 1990-06-29 | 1995-05-30 | Sharp Kabushiki Kaisha | Method for forming a wiring layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06196499A (ja) | 半導体構造及びその製造方法 | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JPS6056287B2 (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPS62261153A (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPS63122125A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS62128150A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH05121405A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPH03278535A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0418691B2 (ja) | ||
| JPH05251443A (ja) | 半導体装置の製造方法 |