JPH01255265A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01255265A JPH01255265A JP8427188A JP8427188A JPH01255265A JP H01255265 A JPH01255265 A JP H01255265A JP 8427188 A JP8427188 A JP 8427188A JP 8427188 A JP8427188 A JP 8427188A JP H01255265 A JPH01255265 A JP H01255265A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- polycrystalline silicon
- photoresist
- etching
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 10
- 238000001312 dry etching Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 3
- 229910052710 silicon Inorganic materials 0.000 abstract 3
- 239000010703 silicon Substances 0.000 abstract 3
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にショットキ
ーバリアダイオードを有するＭＯ３Ｗ半導体集積回路装
置の製造方法に関する。
ーバリアダイオードを有するＭＯ３Ｗ半導体集積回路装
置の製造方法に関する。
従来のショットキーバリアダイオードの形成方法を第２
図に従い説明する。
図に従い説明する。
第２図（ａ）のように、まず、半導体基板１上にＬＯＣ
Ｏ３法によりフィールド領域２を形成する。
Ｏ３法によりフィールド領域２を形成する。
ここは後にショットキー接合が形成される領域である。
その上に層間絶縁膜３及び多結晶シリコン４を形成する
。
。
この層間絶縁膜３と多結晶シリコン４は、ＭＯ８型半導
体集積回路装置を形成する上で必要となるものである。
体集積回路装置を形成する上で必要となるものである。
次に、第２図（ｂ）のように、所望の領域上の多結晶シ
リコン４を除去する。この場合、所望の領域とは、ショ
ットキー接合を形成するために層間絶縁膜に開けられる
開口部より、−辺が５μｍ程度広い領域のことである。
リコン４を除去する。この場合、所望の領域とは、ショ
ットキー接合を形成するために層間絶縁膜に開けられる
開口部より、−辺が５μｍ程度広い領域のことである。
もし、開口部と同一の領域しか多結晶シリコン４を除去
しなければ、開口部を形成する際の等方性エツチングに
よって、多結晶シリコン４の下部が約０．５μｍエツチ
ングされ、ひさし状となって残り、金属電極を形成した
際に段切れを起こすので良くない。この、所望の領域上
の多結晶シリコン４が除去できるようフォトリソグラフ
ィによってレジスト５をパターニングし、このレジスト
５をマスクとしてエツチングにより多結晶シリコン４を
除去する。
しなければ、開口部を形成する際の等方性エツチングに
よって、多結晶シリコン４の下部が約０．５μｍエツチ
ングされ、ひさし状となって残り、金属電極を形成した
際に段切れを起こすので良くない。この、所望の領域上
の多結晶シリコン４が除去できるようフォトリソグラフ
ィによってレジスト５をパターニングし、このレジスト
５をマスクとしてエツチングにより多結晶シリコン４を
除去する。
次に、第２図（Ｃ）のように、前記レジスト５を除去し
た後、再びフォトリソグラフィにより、ショットキー接
合を形成する領域上の層間絶縁膜３が除去できるようレ
ジスト６をバターニングする。
た後、再びフォトリソグラフィにより、ショットキー接
合を形成する領域上の層間絶縁膜３が除去できるようレ
ジスト６をバターニングする。
次に、第２図（ｄ）のように前記レジスト６をマスクと
して等方性エツチングにより層間絶縁膜３をほぼ半分の
厚さまで除去する。
して等方性エツチングにより層間絶縁膜３をほぼ半分の
厚さまで除去する。
次に、第２図（ｅ）のように同じレジスト６をマスクと
して、異方性エツチングにより半導体基板１が露出する
までエツチングする。
して、異方性エツチングにより半導体基板１が露出する
までエツチングする。
その後、アルミ等の金属をスパッタすればショットキー
接合が形成されるので、同一半導体基板１の適当な場所
にもう一方の電極を、通常のオーミックコンタクトで設
ければ、ショットキーバリアダイオードが完成する。
接合が形成されるので、同一半導体基板１の適当な場所
にもう一方の電極を、通常のオーミックコンタクトで設
ければ、ショットキーバリアダイオードが完成する。
上述した従来の製造法では、ショットキー接合を形成す
るための開口部を得るために、２回のフォトリングライ
フイエ程が必要であるので、製造コストが増大する、製
品歩留が低下する等の欠点がある。
るための開口部を得るために、２回のフォトリングライ
フイエ程が必要であるので、製造コストが増大する、製
品歩留が低下する等の欠点がある。
本発明は、上述した欠点をなくすために１回のフォトリ
ソグラフィで、ショットキー接合を得るための層間絶縁
膜の開口部が形成できるよう、等方性の反応性のイオン
エッチンクを利用して多結晶シリコンのひさし状部分を
除去する工程な含むことを特徴とする。
ソグラフィで、ショットキー接合を得るための層間絶縁
膜の開口部が形成できるよう、等方性の反応性のイオン
エッチンクを利用して多結晶シリコンのひさし状部分を
除去する工程な含むことを特徴とする。
次に、本発明の一実施例を第１図に従い説明する。
なお、図面において、従来例と同じ部分には同一の記号
をつけた。
をつけた。
第１図（ａ）までは従来技術と全く同様である。
次に、第１図（ｂ）のように、フォトリソグライフィに
より所望の領域上の多結晶シリコン４が除去できるよう
、レジスト７をバターニンクスル。
より所望の領域上の多結晶シリコン４が除去できるよう
、レジスト７をバターニンクスル。
この場合の所望の領域とは、ショットキー接合を形成す
るために層間絶縁膜に開けられる開口部と同一の領域の
ことである。このレジスト７をマスクとして多結晶シリ
コン４をエツチングにより除去する。
るために層間絶縁膜に開けられる開口部と同一の領域の
ことである。このレジスト７をマスクとして多結晶シリ
コン４をエツチングにより除去する。
次に、第１図（Ｃ）のように、前述の多結晶シリコン４
をエツチングした際と同じ７をマスクとして層間絶縁膜
を等方性エツチングによりほぼ半分の厚さまで除去する
。このままでは、前述したとおり、多結晶シリコン４が
ひさし状に残ってしまう。
をエツチングした際と同じ７をマスクとして層間絶縁膜
を等方性エツチングによりほぼ半分の厚さまで除去する
。このままでは、前述したとおり、多結晶シリコン４が
ひさし状に残ってしまう。
そこで、これが本発明の重要な工程であるが、第１図（
ｄ）のように、例えばＣＦ４等のガスによる反応イオン
エツチングの等方性を利用してエツチングし、多結晶シ
リコン４のひさし状の部分８を除去する。
ｄ）のように、例えばＣＦ４等のガスによる反応イオン
エツチングの等方性を利用してエツチングし、多結晶シ
リコン４のひさし状の部分８を除去する。
こうすれば、多結晶シリコン４を除去するためのフォト
リソグライフィを必要としない。
リソグライフィを必要としない。
次に、第１図（ｅ）のように、従来技術と同様、レジス
ト７をマスクとして、異方性エツチングにより半導体基
板１が露出するまでエツチングする。
ト７をマスクとして、異方性エツチングにより半導体基
板１が露出するまでエツチングする。
その後、アルミ等の金属をスパッタすれば、ショットキ
ー接合が形成される。この時、多結晶シリコンのひさし
状の部分は除去されているため、金属配線の段切れは発
生しない。
ー接合が形成される。この時、多結晶シリコンのひさし
状の部分は除去されているため、金属配線の段切れは発
生しない。
以上説明したように本発明によれば、反応イオンエツチ
ングの等方性を利用することにより、従来２回のフォト
リングライフイエ程が必要だったのが、１回のフォトリ
ングライフイエ程により良好な形状のショットキー接合
部を形成することができる。
ングの等方性を利用することにより、従来２回のフォト
リングライフイエ程が必要だったのが、１回のフォトリ
ングライフイエ程により良好な形状のショットキー接合
部を形成することができる。
第１図（ａ）〜（ｅ）は本発明の実施例の縦断面図、第
２図（ａ）〜（ｅ）は従来の製造方法の縦断面図である
。 １・・・・・・半導体基板、２・・・・・・フィールド
領域、３・・・・・・層間絶縁膜、４・・・・・・多結
晶シリコン、５・・・・・・レジスト、６・・・・・・
レジスト、７・・・・・・レジスト、８・・・・・・ひ
さし部。 代理人 弁理士 内 原 晋 第７ 図
２図（ａ）〜（ｅ）は従来の製造方法の縦断面図である
。 １・・・・・・半導体基板、２・・・・・・フィールド
領域、３・・・・・・層間絶縁膜、４・・・・・・多結
晶シリコン、５・・・・・・レジスト、６・・・・・・
レジスト、７・・・・・・レジスト、８・・・・・・ひ
さし部。 代理人 弁理士 内 原 晋 第７ 図
Claims (1)
- 第１導電型の半導体基板上にＬＯＣＯＳ法によりフィ
ールド領域を形成する工程と、前記フィールド領域を含
む半導体基板全面に層間絶縁膜を形成する工程と、前記
層間絶縁膜上に多結晶シリコンを形成する工程と、前記
多結晶シリコン上にフォトレジストをパターニングする
工程と、前記フォトレジストをマスクに多結晶シリコン
をエッチングする工程と、同一のフォトレジストをマス
クに層間絶縁膜をエッチングする工程と、同一のフォト
レジストをマスクに等方性の反応性イオンエッチングに
より多結晶シリコンをエッチングする工程と、同一のフ
ォトレジストをマスクに異方性のドライエッチングによ
り層間絶縁膜をエッチングする工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8427188A JPH01255265A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8427188A JPH01255265A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255265A true JPH01255265A (ja) | 1989-10-12 |
Family
ID=13825792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8427188A Pending JPH01255265A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255265A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114319A (en) * | 1980-02-14 | 1981-09-08 | Fujitsu Ltd | Method for forming contact hole |
| JPS56115566A (en) * | 1980-02-18 | 1981-09-10 | Oki Electric Ind Co Ltd | Manufacture of mos semiconductor device |
| JPS5975659A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60261132A (ja) * | 1984-06-08 | 1985-12-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-04-05 JP JP8427188A patent/JPH01255265A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114319A (en) * | 1980-02-14 | 1981-09-08 | Fujitsu Ltd | Method for forming contact hole |
| JPS56115566A (en) * | 1980-02-18 | 1981-09-10 | Oki Electric Ind Co Ltd | Manufacture of mos semiconductor device |
| JPS5975659A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60261132A (ja) * | 1984-06-08 | 1985-12-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08111389A (ja) | 半導体デバイスにおける接近離間型金属電極の形成方法 | |
| JPH1064910A (ja) | 基板上に金属パターンを形成する方法 | |
| JPH01255265A (ja) | 半導体装置の製造方法 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JP3369957B2 (ja) | 半導体装置の製造方法 | |
| JPH1079426A (ja) | 層間コンタクトの形成方法及びその構造 | |
| JP2900729B2 (ja) | 半導体装置の製造方法 | |
| JPS58184764A (ja) | 集積回路装置 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| KR950021130A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPH11186224A (ja) | 半導体装置の製造方法 | |
| JPH0453131A (ja) | 半導体装置の製造方法 | |
| JPS6351657A (ja) | 金属パタ−ンの形成方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH05275001A (ja) | 微小真空素子の作製方法 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPH03203321A (ja) | 半導体集積回路の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS5982723A (ja) | 半導体装置の製造方法 | |
| JPH05109709A (ja) | 半導体装置 |