JPH08111389A - 半導体デバイスにおける接近離間型金属電極の形成方法 - Google Patents
半導体デバイスにおける接近離間型金属電極の形成方法Info
- Publication number
- JPH08111389A JPH08111389A JP7238125A JP23812595A JPH08111389A JP H08111389 A JPH08111389 A JP H08111389A JP 7238125 A JP7238125 A JP 7238125A JP 23812595 A JP23812595 A JP 23812595A JP H08111389 A JPH08111389 A JP H08111389A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor layer
- semiconductor
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 239000002184 metal Substances 0.000 title claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000000926 separation method Methods 0.000 title description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 2
- 238000001465 metallisation Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 高性能半導体デバイスにおける確実且つ再現
可能な近接離間型金属電極の形成方法を提供する。 【解決手段】 第１の半導体層と第２の半導体層を設
け、第１の半導体層と接触する第１の犠牲層１６を設
け、第１の犠牲層の上方に第１のホトレジスト層２０を
設け、第１のホトレジスト層に第１の凹角断面開口を形
成し、第１の犠牲層に第１のホトレジスト層の凹角断面
開口２２を通じて開口１８を形成して第１の半導体層を
露出し、第１の凹角断面開口を拡張し、第１の半導体層
と接触する第１の電極２８を設け、第１の犠牲層と第１
の半導体層をエッチングして第１の犠牲層と第１の半導
体層の一部を除去して第１の電極の下部であって且つ第
１の電極と接触している第１の半導体領域を形成するも
のであって、第１の凹角断面開口の拡張は、第１の半導
体領域と第２の半導体層と接触する第２の電極の間の横
方向間隔を選択的に制御する。
可能な近接離間型金属電極の形成方法を提供する。 【解決手段】 第１の半導体層と第２の半導体層を設
け、第１の半導体層と接触する第１の犠牲層１６を設
け、第１の犠牲層の上方に第１のホトレジスト層２０を
設け、第１のホトレジスト層に第１の凹角断面開口を形
成し、第１の犠牲層に第１のホトレジスト層の凹角断面
開口２２を通じて開口１８を形成して第１の半導体層を
露出し、第１の凹角断面開口を拡張し、第１の半導体層
と接触する第１の電極２８を設け、第１の犠牲層と第１
の半導体層をエッチングして第１の犠牲層と第１の半導
体層の一部を除去して第１の電極の下部であって且つ第
１の電極と接触している第１の半導体領域を形成するも
のであって、第１の凹角断面開口の拡張は、第１の半導
体領域と第２の半導体層と接触する第２の電極の間の横
方向間隔を選択的に制御する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体デバイス上に
おける金属電極の形成方法に関する。更に言えば、半導
体デバイスの異なる層に電気的に接続され、接近して離
間された、複数の金属電極を形成する方法に関し、確実
且つ再現可能な電極の垂直および水平分離電極を提供す
る。
おける金属電極の形成方法に関する。更に言えば、半導
体デバイスの異なる層に電気的に接続され、接近して離
間された、複数の金属電極を形成する方法に関し、確実
且つ再現可能な電極の垂直および水平分離電極を提供す
る。
【０００２】
【従来の技術】半導体デバイスの性能が益々改善されて
きている。半導体デバイスがより高速で動作するように
デバイスの大きさは益々小さくなっている。デバイスが
小さくなるにつれてデバイスの異なる領域に接続された
電極間の間隔を互いにより接近したものにすることが必
要である。更に、より高いデバイス性能、即ち、電極と
デバイス領域の間の接触抵抗、を実現するため、電極接
触は最小とされなければならない。半導体領域の全表面
領域に接触を提供する電極金属化処理により、その領域
に対する接触抵抗は最小とされる。完全な金属電極カバ
ーを単一の半導体領域に与えるのは比較的容易である
が、完全な若しくはほぼ完全な金属カバーを用いて隣接
する半導体領域を金属化するのはそれに比べて非常に困
難である。明らかなように、異なる半導体領域と接触し
ている金属電極の間では短絡を防ぐようになにがしかの
最小の空間が必要とされる。故に、２つの金属電極間に
確実且つ再現可能な方法で最小の空間を達成することは
困難である。この結果、デバイス性能は最小の電極間隔
を達成する金属化処理の可能性によって制限される。
きている。半導体デバイスがより高速で動作するように
デバイスの大きさは益々小さくなっている。デバイスが
小さくなるにつれてデバイスの異なる領域に接続された
電極間の間隔を互いにより接近したものにすることが必
要である。更に、より高いデバイス性能、即ち、電極と
デバイス領域の間の接触抵抗、を実現するため、電極接
触は最小とされなければならない。半導体領域の全表面
領域に接触を提供する電極金属化処理により、その領域
に対する接触抵抗は最小とされる。完全な金属電極カバ
ーを単一の半導体領域に与えるのは比較的容易である
が、完全な若しくはほぼ完全な金属カバーを用いて隣接
する半導体領域を金属化するのはそれに比べて非常に困
難である。明らかなように、異なる半導体領域と接触し
ている金属電極の間では短絡を防ぐようになにがしかの
最小の空間が必要とされる。故に、２つの金属電極間に
確実且つ再現可能な方法で最小の空間を達成することは
困難である。この結果、デバイス性能は最小の電極間隔
を達成する金属化処理の可能性によって制限される。
【０００３】高性能半導体デバイスにおける接近離間型
金属電極の既知の形成処理は、一般に、半導体デバイス
のエッチング上部層の窪みを用いて、２つの半導体領域
の電極を形成している隣接する接触金属層同士の間に間
隔を提供する。例えば、ヘテロ接合型バイポーラトラン
ジスタ（ＨＢＴ）のエミッタ金属をＨＢＴのエミッタ領
域をエッチングするためにマスクとして用いて、自己整
列型のベース金属のための窪みを形成することができ
る。半導体デバイスの上部層が薄い場合や、或いは、Ｈ
ＢＴのベースのような隣接する半導体層と接触している
金属が、エミッタ領域の厚みに匹敵する厚みであること
を要する場合には、電極を形成する２つの金属層間の間
隔は非常に小さなものとなり、この結果、短絡を引き起
こしやすい金属電極を形成してしまう。上部半導体層の
厚みが増大すれば電極の分離はより良好なものとなる
が、この層の寄生抵抗は増大してしまうため、この結
果、狭い（１ミクロンより小さい）幅の上部半導体層の
を形成するためのエッチングの再現性は減少する。ま
た、誘電スペーサ技術を用いた、高性能半導体デバイス
における接近離間金属電極の他の既知の形成方法は、誘
電スペーサ技術と両立可能な技術によってはエッチング
することが困難である例えば金のようなある接触金属に
は容易には影響を及ぼさない。
金属電極の既知の形成処理は、一般に、半導体デバイス
のエッチング上部層の窪みを用いて、２つの半導体領域
の電極を形成している隣接する接触金属層同士の間に間
隔を提供する。例えば、ヘテロ接合型バイポーラトラン
ジスタ（ＨＢＴ）のエミッタ金属をＨＢＴのエミッタ領
域をエッチングするためにマスクとして用いて、自己整
列型のベース金属のための窪みを形成することができ
る。半導体デバイスの上部層が薄い場合や、或いは、Ｈ
ＢＴのベースのような隣接する半導体層と接触している
金属が、エミッタ領域の厚みに匹敵する厚みであること
を要する場合には、電極を形成する２つの金属層間の間
隔は非常に小さなものとなり、この結果、短絡を引き起
こしやすい金属電極を形成してしまう。上部半導体層の
厚みが増大すれば電極の分離はより良好なものとなる
が、この層の寄生抵抗は増大してしまうため、この結
果、狭い（１ミクロンより小さい）幅の上部半導体層の
を形成するためのエッチングの再現性は減少する。ま
た、誘電スペーサ技術を用いた、高性能半導体デバイス
における接近離間金属電極の他の既知の形成方法は、誘
電スペーサ技術と両立可能な技術によってはエッチング
することが困難である例えば金のようなある接触金属に
は容易には影響を及ぼさない。
【０００４】必要なものは、高性能半導体デバイスにお
ける確実且つ再現可能な金属電極の形成方法である。こ
の方法は、１つの半導体層の電極と隣接する半導体層の
ための電極との間に、半導体層の厚みや半導体層を接触
させるために使用される金属とは無関係の最小の分離を
形成する。故に、本発明の目的はそのような方法を生み
出すことである。
ける確実且つ再現可能な金属電極の形成方法である。こ
の方法は、１つの半導体層の電極と隣接する半導体層の
ための電極との間に、半導体層の厚みや半導体層を接触
させるために使用される金属とは無関係の最小の分離を
形成する。故に、本発明の目的はそのような方法を生み
出すことである。
【０００５】
【発明の概要】本発明の教示に従って、高性能半導体デ
バイスの隣接する半導体層のための接近離間型金属電極
の形成方法が開示されている。半導体デバイスの第１の
半導体層の金属電極を形成するため、先ず、犠牲層が半
導体デバイス上部に付着される。その後、ホトレジスト
が犠牲層の上部に付着され、露光され且つ現像されてホ
トレジストを通じる凹角形状の開口を形成する。犠牲層
は、第１の半導体層を露光するために凹角形状開口を通
じて異方性的にエッチングされて、金属電極と接触され
る第１の半導体層の領域を提供する。金属電極の幅と、
第１の半導体層から形成された半導体領域と第２の半導
体層と接触している金属電極間の横方向の間隔は、ホト
レジストの等方性若しくは異方性エッチにより凹角形状
開口を拡張することによって制御される。犠牲層の厚み
は、第１の半導体層と接触する金属電極の電極延長部と
第２の半導体層と接触する金属電極の間の垂直分離を制
御する。金属が第１の半導体層の上に付着されるよう
に、金属層は現像構造の上部に形成される。ホトレジス
トは電極の部分を形成しない金属層の部分を除去するよ
う溶解される。次に、犠牲層と第１の半導体層がエッチ
ングされ、犠牲層を除去して第１の半導体層から半導体
領域を形成する。
バイスの隣接する半導体層のための接近離間型金属電極
の形成方法が開示されている。半導体デバイスの第１の
半導体層の金属電極を形成するため、先ず、犠牲層が半
導体デバイス上部に付着される。その後、ホトレジスト
が犠牲層の上部に付着され、露光され且つ現像されてホ
トレジストを通じる凹角形状の開口を形成する。犠牲層
は、第１の半導体層を露光するために凹角形状開口を通
じて異方性的にエッチングされて、金属電極と接触され
る第１の半導体層の領域を提供する。金属電極の幅と、
第１の半導体層から形成された半導体領域と第２の半導
体層と接触している金属電極間の横方向の間隔は、ホト
レジストの等方性若しくは異方性エッチにより凹角形状
開口を拡張することによって制御される。犠牲層の厚み
は、第１の半導体層と接触する金属電極の電極延長部と
第２の半導体層と接触する金属電極の間の垂直分離を制
御する。金属が第１の半導体層の上に付着されるよう
に、金属層は現像構造の上部に形成される。ホトレジス
トは電極の部分を形成しない金属層の部分を除去するよ
う溶解される。次に、犠牲層と第１の半導体層がエッチ
ングされ、犠牲層を除去して第１の半導体層から半導体
領域を形成する。
【０００６】半導体デバイスの第２の半導体層の金属電
極を形成するために、第２のホトレジストがその構造の
上部に付着され、また、凹角形状開口が第２のホトレジ
ストに形成されて第２の半導体層の電極を形成するため
に金属化される領域を形成する。電極が第２の半導体層
と接触した状態で形成されるよう、金属が全構造の上部
に付着される。いづれの電極の一部でもない金属が除去
されるよう、第２のホトレジストが溶解される。また、
第２の電極は、全デバイス上部において金属付着し、そ
の後、従来のリソグラフ技術を用いてウェット若しくは
ドライエッチングによってこの電極をパターン化し且つ
エッチングすることによって、形成される。この方法
は、第２のホトレジストのコーティング前に、第２の犠
牲層を用いて第１の金属電極をカバーすることにより、
３つ若しくは４つ以上の半導体層のための金属電極を与
えるように拡張され得る。本発明の他の目的、利点、お
よび特徴は、以下の記述と添付クレームから添付図面を
参考とすることによって明らかとなるだろう。
極を形成するために、第２のホトレジストがその構造の
上部に付着され、また、凹角形状開口が第２のホトレジ
ストに形成されて第２の半導体層の電極を形成するため
に金属化される領域を形成する。電極が第２の半導体層
と接触した状態で形成されるよう、金属が全構造の上部
に付着される。いづれの電極の一部でもない金属が除去
されるよう、第２のホトレジストが溶解される。また、
第２の電極は、全デバイス上部において金属付着し、そ
の後、従来のリソグラフ技術を用いてウェット若しくは
ドライエッチングによってこの電極をパターン化し且つ
エッチングすることによって、形成される。この方法
は、第２のホトレジストのコーティング前に、第２の犠
牲層を用いて第１の金属電極をカバーすることにより、
３つ若しくは４つ以上の半導体層のための金属電極を与
えるように拡張され得る。本発明の他の目的、利点、お
よび特徴は、以下の記述と添付クレームから添付図面を
参考とすることによって明らかとなるだろう。
【０００７】
【発明の実施の形態及び実施例】より好ましい実施例の
以下の記述は高性能半導体デバイスにおける接近離間型
金属電極の製造に関するもので、単なる例示であって、
本発明、その適用、若しくは、その使用を限定する意図
はない。図１〜図５は、現像半導体構造１０の断面図で
あり、高性能半導体デバイスにおける接近離間型金属電
極の形成方法における順序段階を示す。段階の順序は新
規であるが、これら個々の段階は従来技術で既知の処理
によって実行されるため、当業者がこれらの段階を実行
できるようにするためにこれらの各段階の処理について
詳述することは必要ではない。先ず図１には底部半導体
層１２と上部半導体層１４が示されている。底部半導体
１２は当業者によく知られているＨＢＴのベース層とな
り得るもの、上部層１４はエミッタ層となり得るもので
ある。ＨＢＴは、明らかに、コレクタ層のような図示さ
れていない他の層を含んでおり、更に、少なくともエミ
ッタ層１４は複数のエミッタ層を含む。以下に記述した
プロセスは他の半導体デバイスのための接近離間型電極
の形成にも適用可能であって、ベース層として記述して
いる層１２とエミッタ層として記述している層１４は単
なる例であることは理解されよう。以下に、上部および
底部半導体層１４、１２の各々に対する接近離間型金属
接触電極の形成方法を記述する。
以下の記述は高性能半導体デバイスにおける接近離間型
金属電極の製造に関するもので、単なる例示であって、
本発明、その適用、若しくは、その使用を限定する意図
はない。図１〜図５は、現像半導体構造１０の断面図で
あり、高性能半導体デバイスにおける接近離間型金属電
極の形成方法における順序段階を示す。段階の順序は新
規であるが、これら個々の段階は従来技術で既知の処理
によって実行されるため、当業者がこれらの段階を実行
できるようにするためにこれらの各段階の処理について
詳述することは必要ではない。先ず図１には底部半導体
層１２と上部半導体層１４が示されている。底部半導体
１２は当業者によく知られているＨＢＴのベース層とな
り得るもの、上部層１４はエミッタ層となり得るもので
ある。ＨＢＴは、明らかに、コレクタ層のような図示さ
れていない他の層を含んでおり、更に、少なくともエミ
ッタ層１４は複数のエミッタ層を含む。以下に記述した
プロセスは他の半導体デバイスのための接近離間型電極
の形成にも適用可能であって、ベース層として記述して
いる層１２とエミッタ層として記述している層１４は単
なる例であることは理解されよう。以下に、上部および
底部半導体層１４、１２の各々に対する接近離間型金属
接触電極の形成方法を記述する。
【０００８】薄い犠牲層１６が適当な付着処理によって
半導体層１４の上部に付着される。犠牲層１６は一般に
は、窒化シリコン（Ｓｉ3 Ｎ4 ）や酸化シリコン（Ｓｉ
Ｏ2）のような誘電物質であるが、半導体物質や金属電
極に対して良好な選択性で等方性的及び異方性的にエッ
チングされ得る特性を有したいずれの適当な物質であっ
ても使用できる。以下の記述から明らかなように、犠牲
層１６の厚みは、半導体層１２と接触している電極から
の半導体層１４と接触している電極の垂直距離を決定す
る。犠牲層１６は図１に示されているように、半導体層
１４に露出した開口１８を有している。しかしながら、
開口１８を形成する前に、ホトレジスト層２０が犠牲層
１６の上部に付着される。ホトレジスト層２０は、当業
者に知られている、クロロベンゼン処理されたリフトオ
フ抵抗や負のi-line抵抗（negative i-lineresist) の
ような、凹角、若しくは、負の断面 (negative profil
e) を有したパターンとされ得るいずれのホトレジスト
でも使用することができる。一旦ホトレジスト層２０が
犠牲層１６の上部に付着されると、ホトレジスト層２０
がパターン化され、当業者によく知られた方法で凹角断
面を有した開口２２をホトジレジスト層２０に形成する
よう現像される。凹角断面開口２２のサイズは、開口１
８によって設定されるような上部半導体層１４の所望の
金属接触領域にほぼ等しい。凹角断面開口２２はホトレ
ジスト層２０の現像段階の生成物である。他の抵抗と現
像手続によって形成される他の凹角断面も使用され得
る。一旦凹角断面開口２２がホトジレジスト層２０に形
成されると、上部半導体層１４を露出するために、犠牲
層１６が開口２２を通してＲＩＥ（反応性イオンエッチ
ング）のような手続によって異方性的にエッチングさ
れ、図１に示された断面を生成する。
半導体層１４の上部に付着される。犠牲層１６は一般に
は、窒化シリコン（Ｓｉ3 Ｎ4 ）や酸化シリコン（Ｓｉ
Ｏ2）のような誘電物質であるが、半導体物質や金属電
極に対して良好な選択性で等方性的及び異方性的にエッ
チングされ得る特性を有したいずれの適当な物質であっ
ても使用できる。以下の記述から明らかなように、犠牲
層１６の厚みは、半導体層１２と接触している電極から
の半導体層１４と接触している電極の垂直距離を決定す
る。犠牲層１６は図１に示されているように、半導体層
１４に露出した開口１８を有している。しかしながら、
開口１８を形成する前に、ホトレジスト層２０が犠牲層
１６の上部に付着される。ホトレジスト層２０は、当業
者に知られている、クロロベンゼン処理されたリフトオ
フ抵抗や負のi-line抵抗（negative i-lineresist) の
ような、凹角、若しくは、負の断面 (negative profil
e) を有したパターンとされ得るいずれのホトレジスト
でも使用することができる。一旦ホトレジスト層２０が
犠牲層１６の上部に付着されると、ホトレジスト層２０
がパターン化され、当業者によく知られた方法で凹角断
面を有した開口２２をホトジレジスト層２０に形成する
よう現像される。凹角断面開口２２のサイズは、開口１
８によって設定されるような上部半導体層１４の所望の
金属接触領域にほぼ等しい。凹角断面開口２２はホトレ
ジスト層２０の現像段階の生成物である。他の抵抗と現
像手続によって形成される他の凹角断面も使用され得
る。一旦凹角断面開口２２がホトジレジスト層２０に形
成されると、上部半導体層１４を露出するために、犠牲
層１６が開口２２を通してＲＩＥ（反応性イオンエッチ
ング）のような手続によって異方性的にエッチングさ
れ、図１に示された断面を生成する。
【０００９】図２に、次の処理段階が示されている。図
２は、ホトレジスト２０の開口２２が拡張されているこ
とを示す。この拡張段階は、開口２２の制御サイズを増
大させるために、酸素プラズマによって、或いは、ホト
レジスト層２０の一部を溶解する他の形態によって、実
行される。開口２２のサイズの増加が、犠牲層１６の上
部にのびる電極ウィングの幅を決定し、後に、層１４の
半導体エッチング領域と底部半導体層金属電極間の横方
向間隔を決定する。次に、金属層２６が、全現像構造１
０の上部に蒸着のような適当な金属化処理によって付着
され、金属電極２８を半導体層１４と接触するようにし
て付着させることができる。明らかなように、電極２８
は犠牲層１６の上部表面上に形成されたウィング部分３
０を含む。開口１８の端部と開口２２の端部の距離は、
ウィング部分３０のサイズを定める。図３は、上部半導
体層１４の一部であった半導体領域３２と接触するよう
位置づけられた電極２８を示す。この断面に到達するた
め、ホトレジスト層２０が溶解されて、電極２８の一部
ではなかった金属層２６の余分な部分を除去する。次
に、等方性エッチング、若しくは、組合型等方性／異方
性エッチングを実行して、犠牲層１６と半導体層３２の
一部ではなかった半導体層１４の一部の双方を除去す
る。明らかなように、等方性エッチングは横方向の物質
除去を与えて、電極２８の下側の物質を除去して半導体
領域３２を所望の大きさに形成できるようにするもので
ある。このタイプのエッチングは当業者にはよく知られ
ており、半導体領域３２を定める処理は明らかだろう。
電極２８をマスクとして用いて、半導体層１４の等方
性、若しくは、組合型等方性／異方性エッチングのため
の領域３２を定める。
２は、ホトレジスト２０の開口２２が拡張されているこ
とを示す。この拡張段階は、開口２２の制御サイズを増
大させるために、酸素プラズマによって、或いは、ホト
レジスト層２０の一部を溶解する他の形態によって、実
行される。開口２２のサイズの増加が、犠牲層１６の上
部にのびる電極ウィングの幅を決定し、後に、層１４の
半導体エッチング領域と底部半導体層金属電極間の横方
向間隔を決定する。次に、金属層２６が、全現像構造１
０の上部に蒸着のような適当な金属化処理によって付着
され、金属電極２８を半導体層１４と接触するようにし
て付着させることができる。明らかなように、電極２８
は犠牲層１６の上部表面上に形成されたウィング部分３
０を含む。開口１８の端部と開口２２の端部の距離は、
ウィング部分３０のサイズを定める。図３は、上部半導
体層１４の一部であった半導体領域３２と接触するよう
位置づけられた電極２８を示す。この断面に到達するた
め、ホトレジスト層２０が溶解されて、電極２８の一部
ではなかった金属層２６の余分な部分を除去する。次
に、等方性エッチング、若しくは、組合型等方性／異方
性エッチングを実行して、犠牲層１６と半導体層３２の
一部ではなかった半導体層１４の一部の双方を除去す
る。明らかなように、等方性エッチングは横方向の物質
除去を与えて、電極２８の下側の物質を除去して半導体
領域３２を所望の大きさに形成できるようにするもので
ある。このタイプのエッチングは当業者にはよく知られ
ており、半導体領域３２を定める処理は明らかだろう。
電極２８をマスクとして用いて、半導体層１４の等方
性、若しくは、組合型等方性／異方性エッチングのため
の領域３２を定める。
【００１０】図４に移って、底部半導体層１２と接触し
た金属電極を生成するための段階を記述する。第２のホ
トレジスト層３６が構造１０の上部に付着される。金属
化される半導体層１２の領域を露出するため、凹角断面
開口３８がホトレジスト層３６に形成される。凹角断面
開口３８を形成する方法は、上述した凹角断面開口２２
を形成する方法のいずれかと同じである。凹角断面開口
３８は図示のように、電極２８を完全に包囲することが
でき、また、電極２８を部分的に覆うことができる。金
属層４０の一部が半導体層１２と接触する電極４２を生
成し、また、金属層４０の一部が電極２８と結合される
ようにして金属層４０が構造１０の上部に蒸着される。
電極４２は２つの電極のように見えることに注意しても
らいたい。しかしながら、ＨＢＴベース電極に対して
は、電極４２はエミッタ領域３２を包囲する１つの電極
である。このことは、この処理が単一の金属段階によっ
て２つ以上の電極を形成することには使用できないこと
を意味するものではない。図５は、ホトレジスト層３６
が溶解されて、電極４２若しくは電極２８を形成しない
金属層４０の部分を除去することを示す。この図から明
らかなように、電極４２の端部は電極２８の端部と垂直
に整列されている。ホトレジスト層２０の開口２２が拡
張される量は、半導体領域３２と電極４２の間の横方向
間隔を決定する。電極２８の垂直ウィング部分３０を形
成する層１６の厚みは、電極２８と電極４２の垂直分離
を決定する。この方法で、電極２８と４２の垂直間隔
と、半導体層３２と電極４２の間の横方向間隔を、半導
体層１４の厚みや電極４２の厚みとは無関係に制御する
ことができる。
た金属電極を生成するための段階を記述する。第２のホ
トレジスト層３６が構造１０の上部に付着される。金属
化される半導体層１２の領域を露出するため、凹角断面
開口３８がホトレジスト層３６に形成される。凹角断面
開口３８を形成する方法は、上述した凹角断面開口２２
を形成する方法のいずれかと同じである。凹角断面開口
３８は図示のように、電極２８を完全に包囲することが
でき、また、電極２８を部分的に覆うことができる。金
属層４０の一部が半導体層１２と接触する電極４２を生
成し、また、金属層４０の一部が電極２８と結合される
ようにして金属層４０が構造１０の上部に蒸着される。
電極４２は２つの電極のように見えることに注意しても
らいたい。しかしながら、ＨＢＴベース電極に対して
は、電極４２はエミッタ領域３２を包囲する１つの電極
である。このことは、この処理が単一の金属段階によっ
て２つ以上の電極を形成することには使用できないこと
を意味するものではない。図５は、ホトレジスト層３６
が溶解されて、電極４２若しくは電極２８を形成しない
金属層４０の部分を除去することを示す。この図から明
らかなように、電極４２の端部は電極２８の端部と垂直
に整列されている。ホトレジスト層２０の開口２２が拡
張される量は、半導体領域３２と電極４２の間の横方向
間隔を決定する。電極２８の垂直ウィング部分３０を形
成する層１６の厚みは、電極２８と電極４２の垂直分離
を決定する。この方法で、電極２８と４２の垂直間隔
と、半導体層３２と電極４２の間の横方向間隔を、半導
体層１４の厚みや電極４２の厚みとは無関係に制御する
ことができる。
【００１１】上述の電極４２を形成する処理がこの電極
を形成する１つの方法である。他の法として、電極４２
は、金属層を図３に示された全構造１０の上部に配置す
ることによって形成される。その後、従来のリソグラフ
ィ技術を使用することにより、従来からよく知られた方
法で、この金属層をパターン化し且つ適当なウェット若
しくはドライエッチによってエッチングして電極４２を
形成することができる。この処理では、単一の金属ステ
ップが多数の電極を形成するために使用され得る。図６
および図７は、どのようにして上述の処理がこれらの半
導体層の金属電極の形成に拡張され得るかを示す現像半
導体層５０の断面図である。図６、７では、半導体構造
５０をヘテロ接合バイポーラトランジスタともすること
ができる。構造５０において、半導体層５２をコレクタ
層とすることができ、半導体層５４をベース層とするこ
とができ、半導体層５６をＨＢＴのエミッタ層とするこ
とができる。同様に、電極５８をコレクタ層５２に接続
された電極とすることができ、電極６０をベース層５４
に接続された電極とすることができ、電極６２をエミッ
タ層５６に接続された電極とすることができる。この型
の形態に対しては、電極６２は電極２８と同じであり、
電極６０は電極４２と同じである。
を形成する１つの方法である。他の法として、電極４２
は、金属層を図３に示された全構造１０の上部に配置す
ることによって形成される。その後、従来のリソグラフ
ィ技術を使用することにより、従来からよく知られた方
法で、この金属層をパターン化し且つ適当なウェット若
しくはドライエッチによってエッチングして電極４２を
形成することができる。この処理では、単一の金属ステ
ップが多数の電極を形成するために使用され得る。図６
および図７は、どのようにして上述の処理がこれらの半
導体層の金属電極の形成に拡張され得るかを示す現像半
導体層５０の断面図である。図６、７では、半導体構造
５０をヘテロ接合バイポーラトランジスタともすること
ができる。構造５０において、半導体層５２をコレクタ
層とすることができ、半導体層５４をベース層とするこ
とができ、半導体層５６をＨＢＴのエミッタ層とするこ
とができる。同様に、電極５８をコレクタ層５２に接続
された電極とすることができ、電極６０をベース層５４
に接続された電極とすることができ、電極６２をエミッ
タ層５６に接続された電極とすることができる。この型
の形態に対しては、電極６２は電極２８と同じであり、
電極６０は電極４２と同じである。
【００１２】図示の電極を形成するため、第１電極６２
を形成する金属層を除去する金属リフト・オフ手続と半
導体エミッタ層５６を作るエッチングの後に、上述の犠
牲層１６と同じ犠牲層（図示していない）が構造５０の
上部に付着される。言い換えれば、構造５０が図３の構
造１０の状態と同じ状態となった後に、犠牲層がこの構
造の上部に付着され、ホトレジスト層が犠牲層の上部に
付着される。ホトレジスト層がパターン化されて、上述
のように犠牲層１６とホトレジスト層２０が電極２８の
寸法を決定するのと同様に、電極６０の寸法を決定する
凹角断面開口を形成する。電極６０は、電極２８のウィ
ング部分３０と同じようなウィング部分も有する。一旦
第２のホトレジスト層と犠牲層が、上述したホトレジス
ト層２０と犠牲層１６とが除去されるのと同じ方法で除
去されると、半導体ベース層５４は図示のように形成さ
れるだろう。電極６２と電極６０の部分は従来のパター
ン化抵抗層を用いて保護され、この半導体ベース層５４
のエッチングの間、半導体エミッタ層５６を保護する。
コレクタ電極５８を形成する手続は、図４を参照して上
述したものと同じである。特に、図６に示されているよ
うに、第３のホトレジスト層６４が構造５０上部に付着
される。凹角断面開口６６がホトレジスト層６４に形成
され、電極５８を生成するために金属化される半導体コ
レクタ層５２の領域を露出する。金属層６８が構造５０
の上部に蒸着され、金属層６８の一部が半導体領域５２
と接触する電極５８を形成する。図７は、ホトレジスト
層６６が溶解されて、電極５８を形成しない金属層６８
の部分を除去するものを示す。図７から明らかなよう
に、電極５８の端部は電極６０の端部と垂直に整列して
いる。第３の電極金属付着が電極６０と６２の間の垂直
クリアランスを減少させないよう、電極６２と電極６０
の一部は第３のホトレジスト層によって覆われているこ
とに注意すべきである。この分析を行えば、上述の処理
がより多くの電極にさえ拡張され得ることは明らかとな
る。
を形成する金属層を除去する金属リフト・オフ手続と半
導体エミッタ層５６を作るエッチングの後に、上述の犠
牲層１６と同じ犠牲層（図示していない）が構造５０の
上部に付着される。言い換えれば、構造５０が図３の構
造１０の状態と同じ状態となった後に、犠牲層がこの構
造の上部に付着され、ホトレジスト層が犠牲層の上部に
付着される。ホトレジスト層がパターン化されて、上述
のように犠牲層１６とホトレジスト層２０が電極２８の
寸法を決定するのと同様に、電極６０の寸法を決定する
凹角断面開口を形成する。電極６０は、電極２８のウィ
ング部分３０と同じようなウィング部分も有する。一旦
第２のホトレジスト層と犠牲層が、上述したホトレジス
ト層２０と犠牲層１６とが除去されるのと同じ方法で除
去されると、半導体ベース層５４は図示のように形成さ
れるだろう。電極６２と電極６０の部分は従来のパター
ン化抵抗層を用いて保護され、この半導体ベース層５４
のエッチングの間、半導体エミッタ層５６を保護する。
コレクタ電極５８を形成する手続は、図４を参照して上
述したものと同じである。特に、図６に示されているよ
うに、第３のホトレジスト層６４が構造５０上部に付着
される。凹角断面開口６６がホトレジスト層６４に形成
され、電極５８を生成するために金属化される半導体コ
レクタ層５２の領域を露出する。金属層６８が構造５０
の上部に蒸着され、金属層６８の一部が半導体領域５２
と接触する電極５８を形成する。図７は、ホトレジスト
層６６が溶解されて、電極５８を形成しない金属層６８
の部分を除去するものを示す。図７から明らかなよう
に、電極５８の端部は電極６０の端部と垂直に整列して
いる。第３の電極金属付着が電極６０と６２の間の垂直
クリアランスを減少させないよう、電極６２と電極６０
の一部は第３のホトレジスト層によって覆われているこ
とに注意すべきである。この分析を行えば、上述の処理
がより多くの電極にさえ拡張され得ることは明らかとな
る。
【００１３】上の記述は本発明の単なる例示を開示し記
述したものである。この記述から及び添付図面や特許請
求の範囲から特許請求の範囲に定義された本発明の意図
及び範囲から逸脱することなしに、本発明において様々
な変更や変形を成し得ることに当業者は容易に気付くだ
ろう。
述したものである。この記述から及び添付図面や特許請
求の範囲から特許請求の範囲に定義された本発明の意図
及び範囲から逸脱することなしに、本発明において様々
な変更や変形を成し得ることに当業者は容易に気付くだ
ろう。
【図１】現像半導体構造の断面図であって、高性能半導
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
【図２】現像半導体構造の断面図であって、高性能半導
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
【図３】現像半導体構造の断面図であって、高性能半導
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
【図４】現像半導体構造の断面図であって、高性能半導
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
【図５】現像半導体構造の断面図であって、高性能半導
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
体デバイスにおいて、本発明の好ましい実施例に従っ
て、隣接する半導体層に接続された隣接する金属電極を
形成するための順列方法を示す図。
【図６】図１〜図５の処理を３つの半導体層のための３
つの金属電極に拡張するための現像半導体構造の断面
図。
つの金属電極に拡張するための現像半導体構造の断面
図。
【図７】図１〜図５の処理を３つの半導体層のための３
つの金属電極に拡張するための現像半導体構造の断面
図。
つの金属電極に拡張するための現像半導体構造の断面
図。
１２ 底部半導体層 １４ 上部半導体層 １６ 犠牲層 １８ 開口 ２０ ホトレジスト層 ２２ 開口 ２６ 金属層 ２８ 電極 ３０ ウィング部分 ３２ 半導体層 ３６ ホトレジスト層 ３８ 凹角断面開口 ４２ 電極 ６０ 電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１０月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/331 29/73
Claims (20)
- 【請求項１】 半導体デバイスの異なる領域と関連付ら
れた複数の電極を形成する方法において、該方法は、 第１の半導体層と第２の半導体層を設ける段階であって
前記第１の半導体層は前記第２の半導体層の上部にある
段階、 第１の半導体層と接触し且つ第２の半導体層と相対する
第１の犠牲層を設ける段階、 第１の犠牲層の上方に第１の半導体層と相対する第１の
ホトレジスト層を設ける段階、 第１のホトレジスト層に第１の凹角断面開口を形成する
段階、 第１の犠牲層に第１のホトレジスト層の凹角断面開口を
通じて開口を形成し、第１の半導体層を露出する段階、 第１のホトレジスト層の第１の凹角断面開口を拡張する
段階、 第１の半導体層と接触する第１の電極を設ける段階、 第１の犠牲層と第１の半導体層をエッチングして第１の
犠牲層と第１の半導体層の一部を除去し、第１の電極の
下部であって且つ第１の電極と接触している第１の半導
体領域を形成する段階、を備え、 ここで、第１の凹角断面開口を拡張する段階は、第１の
半導体領域と第２の半導体層と接触する第２の電極との
間の横方向間隔を選択的に制御することを特徴とする方
法。 - 【請求項２】 請求項１記載の方法において、第１の半
導体層と接触する第１の電極を設ける段階は、第１の金
属層を、第１の半導体層、第１の犠牲層、および第１の
ホトレジスト層の上方に設ける段階と、第１のホトレジ
スト層を除去して、第１の電極を形成しない第１の金属
層の部分を除去する段階と、を含んでいる方法。 - 【請求項３】 請求項１記載の方法において、更に、第
２のホトレジスト層を第１の電極と第２の半導体層の上
方に設ける段階と、第２の凹角断面開口を第２のホトレ
ジスト層に形成し、第２の半導体層と接触する第２の電
極を形成する段階を備え、第２の凹角断面開口を形成す
る前記段階は、第１の電極を少なくとも部分的に閉じる
第２の凹角断面開口を形成することを含んでいる方法。 - 【請求項４】 請求項３記載の方法において、更に、第
２の金属層を、第２のホトレジスト層と第２の半導体層
の上方に設けて、第２の半導体層と接触する第２の電極
を形成する段階を備える方法。 - 【請求項５】 請求項４記載の方法において、更に、第
２のホトレジスト層と接触する第２の金属層の部分を除
去するために第２のホトジレスト層を除去する段階を備
える方法。 - 【請求項６】 請求項１記載の方法において、更に、第
２の金属層を第１の電極と第２の半導体層の上方に設け
る段階と、その後、第２の金属層をリソグラフィ・エッ
チング処理によってパターン化し且つエッチングして第
２の半導体層と接触する第２の電極を規定する段階と、
を備える方法。 - 【請求項７】 請求項１記載の方法において、更に、第
１の電極と第２の半導体層と接触する第２の犠牲層を設
ける段階と、第２の犠牲層の上方に第２のホトレジスト
層を設ける段階と、第２の凹角断面開口を第２のホトレ
ジスト層に形成する段階と、第２の犠牲層に第２のホト
レジストの第２の凹角断面開口を通じて開口を形成し、
第２の半導体層を露出する段階と、第２の凹角断面開口
を拡張する段階と、第２の半導体層と接触する第２の電
極を設ける段階と、を備える方法。 - 【請求項８】 請求項７記載の方法において、第２の半
導体層と接触する第２の電極を設ける段階は、第２の金
属層を、この第２の金属層が第２の半導体領域、第２の
犠牲層、および第２のホトレジスト層を覆うようにして
設ける段階と、第２のホトレジストを除去して第２の電
極の一部を形成しない第２の金属層の部分を除去する第
２のホトレジスト層を除去する段階と、を含む方法。 - 【請求項９】 請求項８記載の方法において、更に、第
２の犠牲層と第２の半導体層をエッチングして、第２の
犠牲層を除去し、第２の電極と接触している第２の半導
体層から第２の半導体領域を形成する段階を備え、第２
の犠牲層をエッチングする前記段階は、ホトレジスト層
を用いて、第２の半導体層のエッチングの間中第１の半
導体領域を保護することを含む方法。 - 【請求項１０】 請求項９記載の方法において、更に、
第３の半導体層を第１の電極と、第２の電極と、第３の
半導体領域の上方に設ける段階と、第３のホトレジスト
層に第３の凹角断面開口を形成して、第３の半導体層と
接触する第３の電極を規定する段階と、を備え、第３の
凹角断面開口を形成する前記段階は、少なくとも部分的
に第２の電極を包囲するが、第１の電極と第２の電極の
一部を露出しない凹角断面開口を形成することを含む方
法。 - 【請求項１１】 請求項１０記載の方法において、更
に、第３の金属層を第２のホトレジストと第３の半導体
層の上方に設けて第３の半導体層と接触する第３の電極
を形成する段階を備える方法。 - 【請求項１２】 請求項１１記載の方法において、更
に、第３のホトレジスト層と接触する第３の金属層の部
分を除去するために第３のホトレジスト層を除去する段
階を備える方法。 - 【請求項１３】 請求項１記載の方法において、第１の
電極を設ける段階は、犠牲層と接触する第１の電極の拡
張部分を設けるものであり、ここで、第１の犠牲層の厚
みは、第２の半導体層の電極と第１の電極の拡張部分と
の間の垂直距離を形成するよう選択的に選ばれる方法。 - 【請求項１４】 請求項１記載の方法において、第１の
犠牲層を設ける段階は、誘電物質の第１の犠牲層を設け
ることを含む方法。 - 【請求項１５】 半導体デバイスの異なる領域と接触し
ている、接近して離間された、複数の電極を形成する方
法において、前記方法は、 第１の半導体層と第２の半導体層を設ける段階であっ
て、第１の半導体層は第２の半導体層の上部にある段
階、 第１の半導体層と接触し且つ第２の半導体層と相対する
第１の犠牲層を設ける段階、 第１の犠牲層の上方に第１の半導体層と相対する第１の
ホトレジスト層を設ける段階、 第１のホトレジスト層に第１の凹角断面開口を形成する
段階、 第１の犠牲層に第１のホトレジスト層の第１の凹角断面
開口を通じて開口を形成し、第１の半導体層を露出する
段階、 第１のホトレジスト層の第１の凹角断面開口を拡張する
段階、 第１の金属層を、第１の半導体層、第１の犠牲層、およ
び第１のホトレジスト層の上方に与えて、第１の半導体
層と接触する第１の犠牲層の開口の内部に第１の電極を
形成する段階と、 第１のホトレジスト層を除去して、第１の電極と接触し
ない第１の金属層の部分を除去する段階と、 第１の犠牲層と第１の半導体層をエッチングして、第１
の犠牲層を除去し、且つ、第１の電極の下側の、第１の
電極と接触している第１の半導体領域を形成する段階
と、 第２のホトレジスト層を第１の電極と第２の半導体層の
上方に設ける段階と、 第２のホトジレスト層に第２の凹角断面開口を形成し、
第２の半導体層と接触する第２の電極を規定する段階
と、 第２の金属層を第２のホトレジスト層と第２の半導体層
の上方に設けて第２の半導体層と接触する第２の電極を
形成する段階と、 第２のホトレジスト層を除去して、第２のホトレジスト
層と接触している第２の金属層の部分を除去する段階
と、を備えることを特徴とする方法。 - 【請求項１６】 請求項１５記載の方法において、第１
の金属層を設ける段階は、犠牲層と接触する第１の電極
の拡張部分を設けるものであり、ここで、第１の犠牲層
の厚みは、第２の電極と第１の電極の拡張部分の間の垂
直距離を規定するよう選択的に選ばれている方法。 - 【請求項１７】 請求項１５記載の方法において、第１
の凹角断面開口を拡張する段階と、第１の半導体層を選
択的にエッチングする段階は、第１の半導体領域と第２
の電極との間の横方向間隔を決定する方法。 - 【請求項１８】 請求項１５記載の方法において、第１
の犠牲層を設ける段階は、誘電物質の第１の犠牲層を設
けることを含む方法。 - 【請求項１９】 半導体デバイスに接近して離間された
複数の電極を形成する方法において、該方法は、 第１の半導体層と第２の半導体層を設ける段階であっ
て、前記第１の半導体層は前記第２の半導体層の上部に
ある段階、 第１の半導体層と接触し且つ第２の半導体層と相対する
犠牲層を設ける段階、 犠牲層の上方に第１の半導体層と相対するホトレジスト
層を設ける段階、 第１のホトレジスト層に第１の凹角断面開口を形成する
段階、 犠牲層にホトレジスト層の凹角断面開口を通じて開口を
形成し、第１の半導体層を露出する段階、 第１のホトレジスト層の凹角断面開口を拡張する段階で
あって、ここで、凹角断面開口は、第１の半導体層から
形成された第１の半導体領域と第２の半導体層と接触す
る電極との間の横方向間隔を制御するために選択的に拡
張される段階、 第１の半導体層と接触する電極を設ける段階であって、
ここで、犠牲層を設ける段階は、第１の半導体層と接触
する電極と第２の半導体層と接触する電極との間の垂直
距離を決定する厚みを備えた犠牲層を選択的に設けるこ
とを含んでいることを特徴とする方法。 - 【請求項２０】 請求項１９記載の方法において、第１
の半導体層と接触する電極を設ける段階は、犠牲層の上
部層に沿って延びる拡張部分を有した第１の半導体層と
接触している電極を設けることを含んでおり、ここで、
犠牲層の厚みは、第１の半導体層と接触する電極の拡張
部分と第２の半導体層と接触する電極を分離する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/312,845 US5486483A (en) | 1994-09-27 | 1994-09-27 | Method of forming closely spaced metal electrodes in a semiconductor device |
| US08/312845 | 1994-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111389A true JPH08111389A (ja) | 1996-04-30 |
| JP2702687B2 JP2702687B2 (ja) | 1998-01-21 |
Family
ID=23213270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7238125A Expired - Fee Related JP2702687B2 (ja) | 1994-09-27 | 1995-09-18 | 半導体デバイスにおける接近離間型金属電極の形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5486483A (ja) |
| EP (1) | EP0704882B1 (ja) |
| JP (1) | JP2702687B2 (ja) |
| KR (1) | KR0184621B1 (ja) |
| DE (1) | DE69528803T2 (ja) |
| SG (1) | SG63527A1 (ja) |
| TW (1) | TW289151B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08172102A (ja) * | 1994-12-20 | 1996-07-02 | Murata Mfg Co Ltd | 半導体装置の製造方法 |
| JP3360461B2 (ja) * | 1995-01-31 | 2002-12-24 | ソニー株式会社 | メタル成膜工程の前処理方法 |
| JPH08321486A (ja) * | 1995-05-24 | 1996-12-03 | Sony Corp | 金属膜のパターン形成方法 |
| US5804487A (en) * | 1996-07-10 | 1998-09-08 | Trw Inc. | Method of fabricating high βHBT devices |
| KR100262940B1 (ko) * | 1998-05-29 | 2000-09-01 | 이계철 | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 |
| US6297164B1 (en) * | 1998-11-30 | 2001-10-02 | Advantest Corp. | Method for producing contact structures |
| US6504223B1 (en) * | 1998-11-30 | 2003-01-07 | Advantest Corp. | Contact structure and production method thereof and probe contact assembly using same |
| US6540524B1 (en) * | 2000-02-14 | 2003-04-01 | Advantest Corp. | Contact structure and production method thereof |
| US6406965B1 (en) | 2001-04-19 | 2002-06-18 | Trw Inc. | Method of fabricating HBT devices |
| US7067898B1 (en) | 2004-05-25 | 2006-06-27 | Hrl Laboratories, Llc | Semiconductor device having a self-aligned base contact and narrow emitter |
| US7368764B1 (en) | 2005-04-18 | 2008-05-06 | Hrl Laboratories, Llc | Heterojunction bipolar transistor and method to make a heterojunction bipolar transistor |
| US8319344B2 (en) * | 2008-07-14 | 2012-11-27 | Infineon Technologies Ag | Electrical device with protruding contact elements and overhang regions over a cavity |
| US20110284983A1 (en) * | 2010-05-21 | 2011-11-24 | Solapoint Corporation | Photodiode device and manufacturing method thereof |
| US9728444B2 (en) * | 2015-12-31 | 2017-08-08 | International Business Machines Corporation | Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3865646A (en) * | 1972-09-25 | 1975-02-11 | Bell Telephone Labor Inc | Dielectric optical waveguides and technique for fabricating same |
| US4325181A (en) * | 1980-12-17 | 1982-04-20 | The United States Of America As Represented By The Secretary Of The Navy | Simplified fabrication method for high-performance FET |
| US4700462A (en) * | 1986-10-08 | 1987-10-20 | Hughes Aircraft Company | Process for making a T-gated transistor |
| US5093280A (en) * | 1987-10-13 | 1992-03-03 | Northrop Corporation | Refractory metal ohmic contacts and method |
| US4818712A (en) * | 1987-10-13 | 1989-04-04 | Northrop Corporation | Aluminum liftoff masking process and product |
| EP0312965B1 (de) * | 1987-10-23 | 1992-12-30 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors |
| FR2625612B1 (fr) * | 1987-12-30 | 1990-05-04 | Labo Electronique Physique | Procede de realisation d'un dispositif semiconducteur du type transistor bipolaire a heterojonction |
| US5223454A (en) * | 1988-01-29 | 1993-06-29 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JPH0249416A (ja) * | 1988-08-10 | 1990-02-19 | Sanyo Electric Co Ltd | 微細パターンの形成方法 |
| KR910005400B1 (ko) * | 1988-09-05 | 1991-07-29 | 재단법인 한국전자통신연구소 | 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 |
| US4959326A (en) * | 1988-12-22 | 1990-09-25 | Siemens Aktiengesellschaft | Fabricating T-gate MESFETS employing double exposure, double develop techniques |
| US4996165A (en) * | 1989-04-21 | 1991-02-26 | Rockwell International Corporation | Self-aligned dielectric assisted planarization process |
| JPH0355852A (ja) * | 1989-07-25 | 1991-03-11 | Sony Corp | 半導体装置の製造方法 |
| US5053348A (en) * | 1989-12-01 | 1991-10-01 | Hughes Aircraft Company | Fabrication of self-aligned, t-gate hemt |
| US5179032A (en) * | 1990-02-01 | 1993-01-12 | Quigg Fred L | Mosfet structure having reduced capacitance and method of forming same |
| FR2658362A1 (fr) * | 1990-02-09 | 1991-08-16 | Philips Electronique Lab | Procede de realisation par autoalignement, d'un dispositif semiconducteur integre, comprenant au moins la formation d'un premier contact d'electrode encapsule et muni d'espaceurs et d'un second contact d'electrode autoaligne sur celui-ci. |
| FR2663155B1 (fr) * | 1990-06-12 | 1997-01-24 | Thomson Composants Microondes | Procede de realisation d'une grille de transistor. |
| US5185278A (en) * | 1990-10-22 | 1993-02-09 | Motorola, Inc. | Method of making self-aligned gate providing improved breakdown voltage |
| JPH04223342A (ja) * | 1990-12-26 | 1992-08-13 | Mitsubishi Electric Corp | 半導体装置のゲート電極とその製造方法 |
| US5334542A (en) * | 1991-11-27 | 1994-08-02 | Oki Electric Industry Co., Ltd. | Method of forming T-shaped electrode |
| US5256580A (en) * | 1992-04-06 | 1993-10-26 | Motorola, Inc. | Method of forming a light emitting diode |
| US5304511A (en) * | 1992-09-29 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Production method of T-shaped gate electrode in semiconductor device |
| US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
-
1994
- 1994-09-27 US US08/312,845 patent/US5486483A/en not_active Expired - Lifetime
-
1995
- 1995-07-11 TW TW084107175A patent/TW289151B/zh active
- 1995-07-13 DE DE69528803T patent/DE69528803T2/de not_active Expired - Fee Related
- 1995-07-13 EP EP95111003A patent/EP0704882B1/en not_active Expired - Lifetime
- 1995-09-18 JP JP7238125A patent/JP2702687B2/ja not_active Expired - Fee Related
- 1995-09-19 KR KR1019950031273A patent/KR0184621B1/ko not_active IP Right Cessation
- 1995-09-26 SG SG1995001430A patent/SG63527A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US5486483A (en) | 1996-01-23 |
| DE69528803D1 (de) | 2002-12-19 |
| KR0184621B1 (ko) | 1999-04-15 |
| SG63527A1 (en) | 1999-03-30 |
| EP0704882A2 (en) | 1996-04-03 |
| KR960012328A (ko) | 1996-04-20 |
| TW289151B (ja) | 1996-10-21 |
| DE69528803T2 (de) | 2003-03-20 |
| EP0704882B1 (en) | 2002-11-13 |
| EP0704882A3 (en) | 1998-01-07 |
| JP2702687B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2952217B2 (ja) | ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法 | |
| JP2702687B2 (ja) | 半導体デバイスにおける接近離間型金属電極の形成方法 | |
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| US4933297A (en) | Method for etching windows having different depths | |
| US4631568A (en) | Bipolar transistor construction | |
| JP2658860B2 (ja) | 半導体装置およびその製造方法 | |
| US5856232A (en) | Method for fabricating T-shaped electrode and metal layer having low resistance | |
| US5599738A (en) | Methods of fabrication of submicron features in semiconductor devices | |
| US6162696A (en) | Method of fabricating a feature in an integrated circuit using a two mask process with a single edge definition layer | |
| JPS6323669B2 (ja) | ||
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| US5407859A (en) | Field effect transistor with landing pad | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JPH04366525A (ja) | 微細真空トランジスタ素子の電極作製方法 | |
| JPH06151459A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH05211175A (ja) | ゲート電極の製造方法 | |
| JPH03293733A (ja) | 半導体装置の製造方法 | |
| JPS60251627A (ja) | 半導体装置の製造方法 | |
| JPH04291730A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH03227518A (ja) | 半導体装置 | |
| JPH01100974A (ja) | 半導体装置の電極形成方法 | |
| JPS5935449A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |