JPS6351657A - 金属パタ−ンの形成方法 - Google Patents
金属パタ−ンの形成方法Info
- Publication number
- JPS6351657A JPS6351657A JP61193929A JP19392986A JPS6351657A JP S6351657 A JPS6351657 A JP S6351657A JP 61193929 A JP61193929 A JP 61193929A JP 19392986 A JP19392986 A JP 19392986A JP S6351657 A JPS6351657 A JP S6351657A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metallic films
- metal
- resist
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 8
- 238000000151 deposition Methods 0.000 claims 3
- 239000003960 organic solvent Substances 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract 4
- 238000001704 evaporation Methods 0.000 abstract 4
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の電極配線などの金属パターンを
形成する方法に関するものである。
形成する方法に関するものである。
従来、ダイオード、トランジスタ、集積回路などの電極
配線の金属ノfターンを形成するさいには?縁膜および
金属膜をホトエツチングして形成するホトエツチング法
か1.!たは、レジストの溶解を利用するリフトオフ法
が用いられているが、リフトオフ法が、工程の削減、パ
ターン形状の精度の点で優れており、広範囲に用いられ
ている。以下リフトオフ法を用いた従来の金属/ぐター
ン形成方法を第2図を用いて説明する。
配線の金属ノfターンを形成するさいには?縁膜および
金属膜をホトエツチングして形成するホトエツチング法
か1.!たは、レジストの溶解を利用するリフトオフ法
が用いられているが、リフトオフ法が、工程の削減、パ
ターン形状の精度の点で優れており、広範囲に用いられ
ている。以下リフトオフ法を用いた従来の金属/ぐター
ン形成方法を第2図を用いて説明する。
まず第2図(、)に示すように、絶縁保護膜でおおわれ
た半導体基板1上にレジスト2を全面塗布し、ホトリン
グラフィにより電極配線を行なう部分に開口部3を設け
、該開口部3に露出した絶縁保護膜31をエツチング除
去する。
た半導体基板1上にレジスト2を全面塗布し、ホトリン
グラフィにより電極配線を行なう部分に開口部3を設け
、該開口部3に露出した絶縁保護膜31をエツチング除
去する。
ついで、第2図(b)に示すように半導体基板1の異方
エツチング性を利用して、前記開口部3から半導体基板
lをエツチングして、エツチング部分の断面図が台形状
になるように溝部4を形成する。
エツチング性を利用して、前記開口部3から半導体基板
lをエツチングして、エツチング部分の断面図が台形状
になるように溝部4を形成する。
そして第2図(c)に示すように蒸着またはスパンクリ
ング等により基板上面に金属&5を付着する。
ング等により基板上面に金属&5を付着する。
このとき金属膜5の厚みは台形溝部4の深さと絶縁保護
膜31の厚さの和り以下とする。
膜31の厚さの和り以下とする。
最後に第2図(d)に示すように有機溶剤により、レジ
スト2を溶解除去するとともに、同時にレジスト2上に
付着している金属膜5を除去する。このようにして、半
導体基板1に形成した溝部4内に電極配線の金属パター
ンを形成していた。
スト2を溶解除去するとともに、同時にレジスト2上に
付着している金属膜5を除去する。このようにして、半
導体基板1に形成した溝部4内に電極配線の金属パター
ンを形成していた。
上記のような従来の方法では、レジスト2およびレノス
ト2上の金属膜5をリフトオフ法により除去するために
、溝部4内に付着する金属膜5の厚みを、溝の深さと絶
縁保護膜31との和り以下にしなければならなかった。
ト2上の金属膜5をリフトオフ法により除去するために
、溝部4内に付着する金属膜5の厚みを、溝の深さと絶
縁保護膜31との和り以下にしなければならなかった。
これは、金属膜5の厚みを溝の深さh以上にすると、溝
部4内の金属膜5とレジスト2上の金属膜5がつながジ
、リフトオフができなくなるためである。
部4内の金属膜5とレジスト2上の金属膜5がつながジ
、リフトオフができなくなるためである。
また金属膜5の厚みを増加するために、溝の深さhを深
くすることは、半導体基板1にエピタキシャル層が用い
られている場合などは、特注上の制約から困難であった
。
くすることは、半導体基板1にエピタキシャル層が用い
られている場合などは、特注上の制約から困難であった
。
上記のように、従来の金属パターン形成方法では、電極
配線用の金属膜5を厚くできず、配線自体が抵抗を持つ
ようになるという欠点があった。
配線用の金属膜5を厚くできず、配線自体が抵抗を持つ
ようになるという欠点があった。
また半導体装置の特性上の制約から、溝の深さhを浅く
しなければならない時などは、電極配線の抵抗値はさら
に高くなり、半導体装置の機能が低下するという問題が
あった。
しなければならない時などは、電極配線の抵抗値はさら
に高くなり、半導体装置の機能が低下するという問題が
あった。
本発明は上記の問題を解消するためになされたもので、
−極配線用の金属膜5を厚く形成する方法を提供するこ
とを目的とする。
−極配線用の金属膜5を厚く形成する方法を提供するこ
とを目的とする。
上記目的を達成するため、本発明は電極配線用の金属膜
5を付着−した恢、さらにレゾスト2上に付着している
金籾膜5上のみに、斜め蒸着等により金属膜を付着して
庇を形成する。その後半導体基板lに垂直に蒸着等によ
り金属膜を付着し、台形溝部4内の金属膜5の厚みを増
加させる方法である。
5を付着−した恢、さらにレゾスト2上に付着している
金籾膜5上のみに、斜め蒸着等により金属膜を付着して
庇を形成する。その後半導体基板lに垂直に蒸着等によ
り金属膜を付着し、台形溝部4内の金属膜5の厚みを増
加させる方法である。
以下本発明をその一実施例を用いて詳細に説明する。第
1図<&)ないしくf)は本発明に係る半導体装置の製
造方法の一実施例における各製造工程での試料の断面を
示す図である。図において第2図と同一符号は同一また
は相当する部分を示す。
1図<&)ないしくf)は本発明に係る半導体装置の製
造方法の一実施例における各製造工程での試料の断面を
示す図である。図において第2図と同一符号は同一また
は相当する部分を示す。
第1図(a)ないしくC)は、第2図(a)ないしくC
)を用いて説明した従来の方法と全く同様な方法によυ
、台形溝部4内およびレジスト2上に金属膜5を付着す
る。
)を用いて説明した従来の方法と全く同様な方法によυ
、台形溝部4内およびレジスト2上に金属膜5を付着す
る。
ついで第1図(d)に示すように、矢印A方向の斜め蒸
着により金属膜11および矢印B方向の斜め蒸着により
金属膜12をそれぞれ付着し、庇13を形成する。
着により金属膜11および矢印B方向の斜め蒸着により
金属膜12をそれぞれ付着し、庇13を形成する。
そして第1図(e)に示すように、半導体基板1に垂直
に蒸着を行ない金属膜11.12および5上に金属膜1
4を付着する。
に蒸着を行ない金属膜11.12および5上に金属膜1
4を付着する。
最後に第1図(f)に示すように、リフトオフ法により
レジスト2を有機溶剤で溶解除去するとともに、レジス
ト2上の金属膜5.11.12.14を除去することに
より、台形溝部4内の金属膜5上に金属膜14を残して
(厚みのある)電極配線を形成する。
レジスト2を有機溶剤で溶解除去するとともに、レジス
ト2上の金属膜5.11.12.14を除去することに
より、台形溝部4内の金属膜5上に金属膜14を残して
(厚みのある)電極配線を形成する。
上記のように本発明は、金属膜11および12の斜め蒸
着により庇13を形成しているので、金属膜14の蒸着
によp形成した台形溝部4内の金属膜5上の金属k14
とレジスト2上の金属膜5はつながることはなく、リフ
トオフ法が可能であり、またレノスト2の厚みを調整す
ることにより、台形溝部4内の金属膜5上の金属膜14
の厚みを調整することができる。以上の金属&5,11
゜12.14は、それぞれ別の金属で形成しても良いし
、または同一金属(たとえばアルミニウム)で形成して
も良い。また半導体基板lがGaAsの場合は、絶縁保
護膜31を用いずに金属パターンを形成してもよい。
着により庇13を形成しているので、金属膜14の蒸着
によp形成した台形溝部4内の金属膜5上の金属k14
とレジスト2上の金属膜5はつながることはなく、リフ
トオフ法が可能であり、またレノスト2の厚みを調整す
ることにより、台形溝部4内の金属膜5上の金属膜14
の厚みを調整することができる。以上の金属&5,11
゜12.14は、それぞれ別の金属で形成しても良いし
、または同一金属(たとえばアルミニウム)で形成して
も良い。また半導体基板lがGaAsの場合は、絶縁保
護膜31を用いずに金属パターンを形成してもよい。
以上詳細に説明したように、本発明の半導体装置’v金
sパターン形成方法においては、電極配線の金属膜を厚
くすることができるので、電極配線の抵抗値が低くな9
、従来抵抗値が高いために半導体装置の働きを損ねてい
た機能低下という問題を解消することができる。そして
本発明は、リセス構造GaAs FETのダート電極の
形成において有効な方法である。
sパターン形成方法においては、電極配線の金属膜を厚
くすることができるので、電極配線の抵抗値が低くな9
、従来抵抗値が高いために半導体装置の働きを損ねてい
た機能低下という問題を解消することができる。そして
本発明は、リセス構造GaAs FETのダート電極の
形成において有効な方法である。
第1図<&)ないしくf)は本発明の一実施例における
各主要工程での試料の断面図、第2図(a)ないしくd
)は従来の金属・ぐターン形成方法における各主要工程
での試料の断面図である。 1・・・半導体基板、2・・・レジスト、3・・・開口
部、4・・・台形溝部、5,11,12.14・・・金
属膜、13庇、31・・・絶縁保護膜。 特許出願人 新日本無線株式会社 第1図
各主要工程での試料の断面図、第2図(a)ないしくd
)は従来の金属・ぐターン形成方法における各主要工程
での試料の断面図である。 1・・・半導体基板、2・・・レジスト、3・・・開口
部、4・・・台形溝部、5,11,12.14・・・金
属膜、13庇、31・・・絶縁保護膜。 特許出願人 新日本無線株式会社 第1図
Claims (1)
- 半導体基板上又は、絶縁保護膜でおおわれた半導体基板
上にホトレジスト膜を形成する工程と、該ホトレジスト
膜に電極配線パターンを形成する領域に対応する開口部
を設ける工程と、上記ホトレジスト膜開口部の半導体基
板又は、絶縁保護膜および半導体基板をエッチングして
溝を形成する工程と、該溝および上記ホトレジスト膜上
に金属膜を上記溝の深さ以下の厚さに付着する工程と、
該付着金属膜のうち上記ホトレジスト膜上に付着した金
属膜上のみに金属膜を付着する工程と、このホトレジス
ト膜上に付着した金属膜上のみに付着した金属膜上およ
び上記溝に付着した金属膜上にさらに金属膜を付着する
工程と、上記ホトレジスト膜を溶解除去するとともに該
ホトレジスト膜上に付着しているすべての金属膜を除去
する工程を備えたことを特徴とする金属パターンの形成
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193929A JPS6351657A (ja) | 1986-08-21 | 1986-08-21 | 金属パタ−ンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193929A JPS6351657A (ja) | 1986-08-21 | 1986-08-21 | 金属パタ−ンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6351657A true JPS6351657A (ja) | 1988-03-04 |
Family
ID=16316090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61193929A Pending JPS6351657A (ja) | 1986-08-21 | 1986-08-21 | 金属パタ−ンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6351657A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126464A (ja) * | 1997-06-30 | 1999-01-29 | Oki Electric Ind Co Ltd | 半導体素子の配線構造およびその製造方法 |
KR100354282B1 (ko) * | 1999-10-22 | 2002-09-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
1986
- 1986-08-21 JP JP61193929A patent/JPS6351657A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126464A (ja) * | 1997-06-30 | 1999-01-29 | Oki Electric Ind Co Ltd | 半導体素子の配線構造およびその製造方法 |
KR100354282B1 (ko) * | 1999-10-22 | 2002-09-28 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436198A (en) | Method of manufacturing semiconductor device having straight wall bump | |
JPH07321345A (ja) | マイクロメカニズム構造体を形成する方法 | |
US4824800A (en) | Method of fabricating semiconductor devices | |
JPS5972133A (ja) | 半導体素子基板の金属電極膜形成方法 | |
JPS6351657A (ja) | 金属パタ−ンの形成方法 | |
JP2004056031A (ja) | 半導体装置 | |
JPH06177265A (ja) | 半導体装置およびその製造方法 | |
JP2993339B2 (ja) | 半導体装置の製造方法 | |
US6677227B2 (en) | Method of forming patterned metalization on patterned semiconductor wafers | |
JPH01192159A (ja) | 半導体装置 | |
JP2808674B2 (ja) | 半導体装置の製造方法 | |
JPS5836497B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
JPH0290623A (ja) | 半導体装置の製造方法 | |
JP2809172B2 (ja) | 半導体装置 | |
JPH0330428A (ja) | 半導体装置の製造方法 | |
JP2699389B2 (ja) | 半導体装置の製造方法 | |
JP3223904B2 (ja) | 半導体装置の製造方法 | |
JPS63150944A (ja) | 半導体装置の製造方法 | |
JPS5912013B2 (ja) | ハンドウタイシユウセキカイロ | |
JPS63204742A (ja) | 半導体装置の製造方法 | |
JPH05144822A (ja) | 突起電極の形成方法 | |
JP2727587B2 (ja) | 多層配線法 | |
JPS62142334A (ja) | 金属パタ−ンの形成方法 | |
JPH0567611A (ja) | 半導体装置及びその製造方法 | |
JPS62281356A (ja) | 半導体装置の製造方法 |