JPH07321345A - マイクロメカニズム構造体を形成する方法 - Google Patents
マイクロメカニズム構造体を形成する方法Info
- Publication number
- JPH07321345A JPH07321345A JP7121879A JP12187995A JPH07321345A JP H07321345 A JPH07321345 A JP H07321345A JP 7121879 A JP7121879 A JP 7121879A JP 12187995 A JP12187995 A JP 12187995A JP H07321345 A JPH07321345 A JP H07321345A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor component
- metal layer
- micromechanical structure
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 37
- 238000009713 electroplating Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 238000001020 plasma etching Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001125 extrusion Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 101100476962 Drosophila melanogaster Sirup gene Proteins 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GZCGUPFRVQAUEE-SLPGGIOYSA-N aldehydo-D-glucose Chemical compound OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C=O GZCGUPFRVQAUEE-SLPGGIOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002516 radical scavenger Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000020357 syrup Nutrition 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
Abstract
(57)【要約】
【目的】 マイクロメカニズム構造体の製造が半導体構
成素子の製造プロセスとは無関係に行われ、しかも半導
体構成素子の製造プロセスに対して付加的な境界条件を
課さないような方法を提供する。 【構成】 プロセス処理の完了した半導体構成素子１０
に、半導体構成素子製造で使用されるプロセスステップ
を使用して、ただし本来の半導体構成素子製造プロセス
とは無関係に、マイクロメカニズム構造体３４をあとか
ら被着させる。
成素子の製造プロセスとは無関係に行われ、しかも半導
体構成素子の製造プロセスに対して付加的な境界条件を
課さないような方法を提供する。 【構成】 プロセス処理の完了した半導体構成素子１０
に、半導体構成素子製造で使用されるプロセスステップ
を使用して、ただし本来の半導体構成素子製造プロセス
とは無関係に、マイクロメカニズム構造体３４をあとか
ら被着させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体構成素子、特に
集積回路（ＩＣ）を有するウェーハの表面に、マイクロ
メカニズム構造体を形成する方法に関する。
集積回路（ＩＣ）を有するウェーハの表面に、マイクロ
メカニズム構造体を形成する方法に関する。
【０００２】
【従来の技術】半導体構成素子、特に集積回路（ＩＣ）
を有するシリコンウェーハの表面に、マイクロメカニズ
ム構造体を被着させることは公知である。このことは、
たとえばばね弾性的に懸吊されたサイズモ質量体と、こ
のサイズモ質量体の加速に応じた変位を容量的に評価す
るためのコーム状構造体とから成る容量型加速度センサ
として形成された、自由運動可能なセンサ素子である。
を有するシリコンウェーハの表面に、マイクロメカニズ
ム構造体を被着させることは公知である。このことは、
たとえばばね弾性的に懸吊されたサイズモ質量体と、こ
のサイズモ質量体の加速に応じた変位を容量的に評価す
るためのコーム状構造体とから成る容量型加速度センサ
として形成された、自由運動可能なセンサ素子である。
【０００３】表面マイクロメカニズムの慣用的な方法
は、このような構成素子を実現する目的で、たとえばウ
ェーハ構造に組み込まれた犠牲層と、この犠牲層に設け
られた活性シリコン層、たとえば酸化シリコンアイラン
ド上の多結晶シリコンから成るシリコン層とを利用する
ので、ＩＣプロセスへの著しい干渉が行われなければな
らない。
は、このような構成素子を実現する目的で、たとえばウ
ェーハ構造に組み込まれた犠牲層と、この犠牲層に設け
られた活性シリコン層、たとえば酸化シリコンアイラン
ド上の多結晶シリコンから成るシリコン層とを利用する
ので、ＩＣプロセスへの著しい干渉が行われなければな
らない。
【０００４】別の公知の製造法では、このセンサ素子が
リガ（ＬＩＧＡ）技術を用いて、電気メッキにより析出
された金属層において実現される。リガ法では、シンク
ロトロン露光により製造された高いＸ線レジスト構造体
が電気メッキにより成形され、これによりまず第１の押
込み成形型が得られる。この第１の押込み型は引き続
き、ウェーハに被着された重合体層を高い圧力で押込み
成形するために使用される。したがって、この重合体層
よりネガ型が得られる。このネガ型は引き続き電気メッ
キにより充填される。続いて前記重合体型は破壊される
ので、センサ素子が裸出する。しかしこの場合、シンク
ロトロン露光は半導体構成素子製造のためには汎用され
ていない付加的なシンクロトロン設備を用いて、大きな
手間と、ひいては大きなコストをかけてしか実施するこ
とができないので不都合である。さらに、ネガ構造体の
押込み成形時における高い押込み圧に基づき、ウェー
ハ、押込み成形型もしくはウェーハに組み込まれた電子
集積回路の破壊の危険が生じる。さらに、センサ素子の
押込み成形時における、ウェーハに組み込まれた電子集
積回路に対する正確な位置調整も問題となる。押込み成
形型の摩耗に基づき、センサ素子の実際の製造が行われ
る前に、再押込み成形により複数の姉妹型を製造するこ
とが必要となる。
リガ（ＬＩＧＡ）技術を用いて、電気メッキにより析出
された金属層において実現される。リガ法では、シンク
ロトロン露光により製造された高いＸ線レジスト構造体
が電気メッキにより成形され、これによりまず第１の押
込み成形型が得られる。この第１の押込み型は引き続
き、ウェーハに被着された重合体層を高い圧力で押込み
成形するために使用される。したがって、この重合体層
よりネガ型が得られる。このネガ型は引き続き電気メッ
キにより充填される。続いて前記重合体型は破壊される
ので、センサ素子が裸出する。しかしこの場合、シンク
ロトロン露光は半導体構成素子製造のためには汎用され
ていない付加的なシンクロトロン設備を用いて、大きな
手間と、ひいては大きなコストをかけてしか実施するこ
とができないので不都合である。さらに、ネガ構造体の
押込み成形時における高い押込み圧に基づき、ウェー
ハ、押込み成形型もしくはウェーハに組み込まれた電子
集積回路の破壊の危険が生じる。さらに、センサ素子の
押込み成形時における、ウェーハに組み込まれた電子集
積回路に対する正確な位置調整も問題となる。押込み成
形型の摩耗に基づき、センサ素子の実際の製造が行われ
る前に、再押込み成形により複数の姉妹型を製造するこ
とが必要となる。
【０００５】プロセス全体の機能はこれまでまだ実際に
は証明することができなかった。いずれにせよ、ＩＣウ
ェーハにおける押込み成形はＩＣプロセスに対する危険
な干渉である。
は証明することができなかった。いずれにせよ、ＩＣウ
ェーハにおける押込み成形はＩＣプロセスに対する危険
な干渉である。
【０００６】
【発明が解決しようとする課題】本発明の課題は、冒頭
で述べたような方法を改良して、前記欠点が回避され
て、マイクロメカニズム構造体の製造が半導体構成素子
の製造プロセスとは無関係に行われ、しかも半導体構成
素子の製造プロセスに対して付加的な境界条件を課さな
いような方法を提供することである。
で述べたような方法を改良して、前記欠点が回避され
て、マイクロメカニズム構造体の製造が半導体構成素子
の製造プロセスとは無関係に行われ、しかも半導体構成
素子の製造プロセスに対して付加的な境界条件を課さな
いような方法を提供することである。
【０００７】
【課題を解決するための手段】この課題を解決するため
に本発明の方法では、プロセス処理の完了した半導体構
成素子に、半導体構成素子製造で使用されるプロセスス
テップを使用して、ただし本来の半導体構成素子製造プ
ロセスとは無関係に、マイクロメカニズム構造体をあと
から被着させるようにした。
に本発明の方法では、プロセス処理の完了した半導体構
成素子に、半導体構成素子製造で使用されるプロセスス
テップを使用して、ただし本来の半導体構成素子製造プ
ロセスとは無関係に、マイクロメカニズム構造体をあと
から被着させるようにした。
【０００８】
【発明の効果】本発明による方法には次のような利点が
ある。すなわち、マイクロメカニズム構造体の製造は電
子集積回路を備えた半導体構成素子の製造プロセスとは
無関係に行われ、しかも半導体構成素子の製造プロセス
に対して付加的な境界条件を課さない。電子回路部分お
よびマイクロメカニズム構造体によって形成されたセン
サ部分は、プロセス技術的には互いに分離されているの
で、各部分を引き続き開発することは互いに無関係に行
うことができる。新しいセンサ部分に新しい電子回路部
分を適合させるか、もしくは新しい電子回路部分に新し
いセンサ部分を適合させるための付加的な相互開発手間
は必要とならない。したがって、センサ部分は時間的遅
延なく、電子集積回路を製造するためのそれぞれ最も新
しく、かつ最も進歩したプロセスと組み合わせることが
できる。同じく付加技術であるＬＩＧＡ法とは異なり、
ＩＣ技術の標準設備および標準プロセスが使用されるに
過ぎない。高い故障危険を伴う危険なプロセスステッ
プ、たとえば押込み成形は回避される。したがって、半
導体構成素子を製造するためには全く異種の付加的な方
法ステップの使用は回避される。さらに、センサ構造体
を活性ＩＣ面にわたって配置し、ひいてはチップ面の多
目的利用を実現することも可能である。したがって、セ
ンサは原理的には付加的な配置面を必要としない。何故
ならば、センサは電子回路の配置面の一部にわたって配
置されるからである。
ある。すなわち、マイクロメカニズム構造体の製造は電
子集積回路を備えた半導体構成素子の製造プロセスとは
無関係に行われ、しかも半導体構成素子の製造プロセス
に対して付加的な境界条件を課さない。電子回路部分お
よびマイクロメカニズム構造体によって形成されたセン
サ部分は、プロセス技術的には互いに分離されているの
で、各部分を引き続き開発することは互いに無関係に行
うことができる。新しいセンサ部分に新しい電子回路部
分を適合させるか、もしくは新しい電子回路部分に新し
いセンサ部分を適合させるための付加的な相互開発手間
は必要とならない。したがって、センサ部分は時間的遅
延なく、電子集積回路を製造するためのそれぞれ最も新
しく、かつ最も進歩したプロセスと組み合わせることが
できる。同じく付加技術であるＬＩＧＡ法とは異なり、
ＩＣ技術の標準設備および標準プロセスが使用されるに
過ぎない。高い故障危険を伴う危険なプロセスステッ
プ、たとえば押込み成形は回避される。したがって、半
導体構成素子を製造するためには全く異種の付加的な方
法ステップの使用は回避される。さらに、センサ構造体
を活性ＩＣ面にわたって配置し、ひいてはチップ面の多
目的利用を実現することも可能である。したがって、セ
ンサは原理的には付加的な配置面を必要としない。何故
ならば、センサは電子回路の配置面の一部にわたって配
置されるからである。
【０００９】本発明によれば、さらに次のような別の利
点が得られる。すなわち、マイクロメカニズム構造体を
製造するための全てのプロセスステップが、既存の半導
体構成素子に対して適合性を有している。すなわち、マ
イクロメカニズム構造体を製造するための全てのプロセ
スステップは特に約２００℃の低い温度で行われる。こ
れによって、電子集積回路を備えた、プロセス処理の完
了した半導体構成素子にマイクロメカニズム構造体をあ
とから載着させることが可能となる。公知の製造法の場
合のような電子集積回路に対する不都合な影響は与えら
れていない。さらに、各方法ステップにより、電子集積
回路のコンタクト面に対するマイクロメカニズム構造体
の正確な位置調整を簡単に実施することができるので、
マイクロメカニズム構造体を極めて高い精度で結合させ
ることができる。
点が得られる。すなわち、マイクロメカニズム構造体を
製造するための全てのプロセスステップが、既存の半導
体構成素子に対して適合性を有している。すなわち、マ
イクロメカニズム構造体を製造するための全てのプロセ
スステップは特に約２００℃の低い温度で行われる。こ
れによって、電子集積回路を備えた、プロセス処理の完
了した半導体構成素子にマイクロメカニズム構造体をあ
とから載着させることが可能となる。公知の製造法の場
合のような電子集積回路に対する不都合な影響は与えら
れていない。さらに、各方法ステップにより、電子集積
回路のコンタクト面に対するマイクロメカニズム構造体
の正確な位置調整を簡単に実施することができるので、
マイクロメカニズム構造体を極めて高い精度で結合させ
ることができる。
【００１０】本発明による方法はＬＩＧＡ技術よりもは
るかに幅広い設計自由度を提供する。なぜならば、より
小幅で、かつより小さな構造体を実現することができる
からである。
るかに幅広い設計自由度を提供する。なぜならば、より
小幅で、かつより小さな構造体を実現することができる
からである。
【００１１】本発明の有利な構成は請求項２以下に記載
されている。
されている。
【００１２】
【実施例】以下に、本発明の実施例を図面につき詳しく
説明する。
説明する。
【００１３】図１には、一般的に符号１０で示した半導
体構成素子が示されている。この半導体構成素子１０は
シリコンウェーハ１２を有している。このシリコンウェ
ーハ１２は電子集積回路（図示しない）を有していても
よい。シリコンウェーハ１２は汎用のＩＣ不働態化層１
４を備えている。このＩＣ不働態化層１４は、汎用通り
図示のコンタクトパッド１６の範囲で中断されている。
コンタクトパッド１６はシリコンウェーハ１２に組み込
まれた電子集積回路と、あとから被着されるべきセンサ
素子との間に導電接続を形成する。方法ステップ５０
（図２）において、半導体構成素子１０には、レジス
ト、たとえば透明なフォトレジストの層１８が、たとえ
ばスピン塗布により被着されて、フォトリソグラフィ処
理により構造化されるので、層１８の範囲２０しか残ら
ない。この範囲２０は、プレーティングベースとして働
く、あとから被着されるべき金属層と、シリコンウェー
ハ１２の表面との接触が望まれない個所に残っている。
範囲２０はマスクによってマスキングされ、層１８は相
応してリソグラフィ処理される。マスキングの際には、
コンタクトパッド１６が裸出するように配慮しなければ
ならない。すなわち、コンタクトパッド１６上には層１
８が残ってはならない訳である。残った範囲２０はその
後に熱処理され、たとえば約２００℃で硬化させられ
る。
体構成素子が示されている。この半導体構成素子１０は
シリコンウェーハ１２を有している。このシリコンウェ
ーハ１２は電子集積回路（図示しない）を有していても
よい。シリコンウェーハ１２は汎用のＩＣ不働態化層１
４を備えている。このＩＣ不働態化層１４は、汎用通り
図示のコンタクトパッド１６の範囲で中断されている。
コンタクトパッド１６はシリコンウェーハ１２に組み込
まれた電子集積回路と、あとから被着されるべきセンサ
素子との間に導電接続を形成する。方法ステップ５０
（図２）において、半導体構成素子１０には、レジス
ト、たとえば透明なフォトレジストの層１８が、たとえ
ばスピン塗布により被着されて、フォトリソグラフィ処
理により構造化されるので、層１８の範囲２０しか残ら
ない。この範囲２０は、プレーティングベースとして働
く、あとから被着されるべき金属層と、シリコンウェー
ハ１２の表面との接触が望まれない個所に残っている。
範囲２０はマスクによってマスキングされ、層１８は相
応してリソグラフィ処理される。マスキングの際には、
コンタクトパッド１６が裸出するように配慮しなければ
ならない。すなわち、コンタクトパッド１６上には層１
８が残ってはならない訳である。残った範囲２０はその
後に熱処理され、たとえば約２００℃で硬化させられ
る。
【００１４】第２の方法ステップ５２では、シリコンウ
ェーハ１２上に金属層２２が析出される。この金属層２
２はシリコンウェーハ１２の表面全体をカバーする。こ
の金属層２２はたとえばスパッタリングにより被着され
る。金属層２２は、範囲２０とセンサのコンタクトパッ
ド１６とによって規定されたトポグラフィ（地形線）に
適合して、相応してこれらの範囲を完全に遮蔽する。金
属層２２はセンサのコンタクトパッド１６と共に導電接
続を形成し、したがって被着させたいセンサ素子の電気
的な接続部をも成している。
ェーハ１２上に金属層２２が析出される。この金属層２
２はシリコンウェーハ１２の表面全体をカバーする。こ
の金属層２２はたとえばスパッタリングにより被着され
る。金属層２２は、範囲２０とセンサのコンタクトパッ
ド１６とによって規定されたトポグラフィ（地形線）に
適合して、相応してこれらの範囲を完全に遮蔽する。金
属層２２はセンサのコンタクトパッド１６と共に導電接
続を形成し、したがって被着させたいセンサ素子の電気
的な接続部をも成している。
【００１５】次の方法ステップ５４では、金属層２２に
レジスト、たとえば透明なフォトレジストから成る比較
的厚い層２４が被着される。この層２４は、所望の層厚
さが得られるまで同じくスピン塗布により、しかも場合
によっては数回の連続的なスピン塗布により被着させる
ことができる。層厚さは、あとから被着させたいセンサ
素子の高さに関連して、たとえば約１０〜２０μｍであ
る。層２４は引き続き熱処理されて、たとえば約２００
℃の温度で硬化させられる。
レジスト、たとえば透明なフォトレジストから成る比較
的厚い層２４が被着される。この層２４は、所望の層厚
さが得られるまで同じくスピン塗布により、しかも場合
によっては数回の連続的なスピン塗布により被着させる
ことができる。層厚さは、あとから被着させたいセンサ
素子の高さに関連して、たとえば約１０〜２０μｍであ
る。層２４は引き続き熱処理されて、たとえば約２００
℃の温度で硬化させられる。
【００１６】第４の方法ステップ５６では、層２４に低
温プラズマ層２６、たとえば薄いプラズマ酸化物層また
はプラズマ窒化物層が析出される。この低温プラズマ層
２６は、たとえば約２００℃の析出温度で、２００ｎｍ
〜５００ｎｍの厚さで析出される。低温プラズマ層２６
には、次の方法ステップ５８において、レジスト、たと
えば透明なフォトレジストから成る薄い層２８が被着さ
れる。
温プラズマ層２６、たとえば薄いプラズマ酸化物層また
はプラズマ窒化物層が析出される。この低温プラズマ層
２６は、たとえば約２００℃の析出温度で、２００ｎｍ
〜５００ｎｍの厚さで析出される。低温プラズマ層２６
には、次の方法ステップ５８において、レジスト、たと
えば透明なフォトレジストから成る薄い層２８が被着さ
れる。
【００１７】層２８はマスクを介して露光され、これに
より、あとから設けられるセンサエレメントの実際の範
囲が規定される。層２８のこの露光は位置調整されたプ
ロセスで行われ、被着された前記層２４，２６，２８の
透明性に基づき簡単に助成され、こうしてシリコンウェ
ーハ１２に対する正確な位置調整を可能にする。シリコ
ンウェーハ１２における位置調整は一方ではコンタクト
パッド１６の目に見える範囲に基づき可能となり、他方
では前記範囲２０の特徴的なトポグラフィ差に基づき可
能となる。さらに、半導体構成素子に存在する別の位置
調整構造体、たとえばアライメントクロスマーク等を使
用することもできる。
より、あとから設けられるセンサエレメントの実際の範
囲が規定される。層２８のこの露光は位置調整されたプ
ロセスで行われ、被着された前記層２４，２６，２８の
透明性に基づき簡単に助成され、こうしてシリコンウェ
ーハ１２に対する正確な位置調整を可能にする。シリコ
ンウェーハ１２における位置調整は一方ではコンタクト
パッド１６の目に見える範囲に基づき可能となり、他方
では前記範囲２０の特徴的なトポグラフィ差に基づき可
能となる。さらに、半導体構成素子に存在する別の位置
調整構造体、たとえばアライメントクロスマーク等を使
用することもできる。
【００１８】層２８の露光後に、露光された範囲は次の
方法ステップ６０において現像によって露出され、層２
４に到達するまで層２６をエッチングすることにより前
記範囲には、あとから被着させたいセンサ素子のための
対応するマスク３０が形成される。図１に示した実施例
では、あとから被着させたいセンサ素子が、鉛直な側壁
を有する互いに内外に係合した多数のフィンガを備えた
コーム状の構造から成っている。
方法ステップ６０において現像によって露出され、層２
４に到達するまで層２６をエッチングすることにより前
記範囲には、あとから被着させたいセンサ素子のための
対応するマスク３０が形成される。図１に示した実施例
では、あとから被着させたいセンサ素子が、鉛直な側壁
を有する互いに内外に係合した多数のフィンガを備えた
コーム状の構造から成っている。
【００１９】次の方法ステップ６２では、プラズマエッ
チングプロセスを用いて層２４が金属層２２に到達する
までエッチングされる。この場合、あらかじめ層２６，
２８に形成されたマスク３０が使用される。プラズマエ
ッチングプロセスは、たとえば高密なプラズマ源を用い
る高速プラズマエッチングプロセス、たとえばＥＣＲタ
イプ、ＰＩＥタイプ、ＩＣＰタイプまたはヘリコン（Ｈ
ｅｌｉｃｏｎ）タイプの高速プラズマエッチングプロセ
スとして実施される。この場合に、高いイオン密度での
イオン助成されたエッチングでは、極めて高いエッチン
グ速度と高い異方性とが得られるので、あとからセンサ
素子を生ぜしめる範囲の構造化は高い速度で実施され得
る。エッチングガスとしては、たとえばアルゴンＡｒと
酸素Ｏ2とから成る混合物、特にたとえば１０マイクロ
バールの圧力においてアルゴン１５０ｓｃｃｍと酸素５
０ｓｃｃｍとの混合物が使用される。付加的に、少量の
フッ素含有ガス、たとえばＳＦ4、ＣＦ4、Ｃ2Ｆ6、ＣＨ
Ｆ3等を添加することができる。これにより、「スカベ
ンジャ」としてスパッタリング除去されたマスク材料は
揮発性に気相に保持され、構造体溝内での残留が阻止さ
れる。プラズマエッチング時のイオン密度およびイオン
エネルギの調節もしくは増大および／またはエッチング
時のシリコンウェーハ１２の温度降下により、等方性の
プロセス要素、つまりマスク３０の側方のバックエッチ
ングを減少させることができる。これにより、構造体精
度の一層の向上が可能となる。それと同時に、側方の解
像度を増大させることができる。すなわち、あとから被
着させたいセンサ素子の、相並んで位置する２つの構造
体範囲の間の最小間隔を減少させることができる。この
エッチングプロセスの間、層２４には、図１に示した鉛
直に延びる溝、通路、孔またはこれに類するもの（構造
体３２）が構造化される。構造体３２は金属層２２にま
で下方へエッチングされるので、この金属層２２はエッ
チング除去された範囲で裸出する。それと同時に、この
エッチングプロセスでは上側のレジスト層２８も完全に
エッチング除去される。
チングプロセスを用いて層２４が金属層２２に到達する
までエッチングされる。この場合、あらかじめ層２６，
２８に形成されたマスク３０が使用される。プラズマエ
ッチングプロセスは、たとえば高密なプラズマ源を用い
る高速プラズマエッチングプロセス、たとえばＥＣＲタ
イプ、ＰＩＥタイプ、ＩＣＰタイプまたはヘリコン（Ｈ
ｅｌｉｃｏｎ）タイプの高速プラズマエッチングプロセ
スとして実施される。この場合に、高いイオン密度での
イオン助成されたエッチングでは、極めて高いエッチン
グ速度と高い異方性とが得られるので、あとからセンサ
素子を生ぜしめる範囲の構造化は高い速度で実施され得
る。エッチングガスとしては、たとえばアルゴンＡｒと
酸素Ｏ2とから成る混合物、特にたとえば１０マイクロ
バールの圧力においてアルゴン１５０ｓｃｃｍと酸素５
０ｓｃｃｍとの混合物が使用される。付加的に、少量の
フッ素含有ガス、たとえばＳＦ4、ＣＦ4、Ｃ2Ｆ6、ＣＨ
Ｆ3等を添加することができる。これにより、「スカベ
ンジャ」としてスパッタリング除去されたマスク材料は
揮発性に気相に保持され、構造体溝内での残留が阻止さ
れる。プラズマエッチング時のイオン密度およびイオン
エネルギの調節もしくは増大および／またはエッチング
時のシリコンウェーハ１２の温度降下により、等方性の
プロセス要素、つまりマスク３０の側方のバックエッチ
ングを減少させることができる。これにより、構造体精
度の一層の向上が可能となる。それと同時に、側方の解
像度を増大させることができる。すなわち、あとから被
着させたいセンサ素子の、相並んで位置する２つの構造
体範囲の間の最小間隔を減少させることができる。この
エッチングプロセスの間、層２４には、図１に示した鉛
直に延びる溝、通路、孔またはこれに類するもの（構造
体３２）が構造化される。構造体３２は金属層２２にま
で下方へエッチングされるので、この金属層２２はエッ
チング除去された範囲で裸出する。それと同時に、この
エッチングプロセスでは上側のレジスト層２８も完全に
エッチング除去される。
【００２０】形成された構造体３２はあとから被着させ
たいセンサ素子のネガ型を形成していて、次の方法ステ
ップ６２において所望の高さにまで電気メッキにより充
填される。この場合に、構造体３２には、電気メッキ素
子３４が形成される。この電気メッキ素子３４は金属層
２２に結合されている。
たいセンサ素子のネガ型を形成していて、次の方法ステ
ップ６２において所望の高さにまで電気メッキにより充
填される。この場合に、構造体３２には、電気メッキ素
子３４が形成される。この電気メッキ素子３４は金属層
２２に結合されている。
【００２１】さらに別の方法ステップ６４において、残
りのマスク層２６が除去され、層２４が溶解されて、た
とえばＯ2プラズマで乾燥灰化される。金属層２２は、
電気メッキ素子３４の存在していない範囲でエッチング
除去される。次いで、範囲２０が、電気メッキ素子３４
に結合された金属層２２の下方で除去され、たとえば灰
化される。したがって、この範囲２０はいわゆる犠牲層
領域として役立つ。最初に構造体３２を構造化するた
め、もしくは電気メッキ素子３４を形成するために必要
とされた全ての層の除去が終了した後に、電気メッキ素
子もしくはこの電気メッキ素子に結合された残りの金属
層２２によって形成されたセンサ素子が裸出する。この
センサ素子は図１に示した実施例では、コーム状の構造
体を形成しているが、しかし別の任意の形状を有してい
てもよい。得られたセンサ素子はセンサのコンタクトパ
ッド１６と接触接続された前記金属層２２の範囲を介し
て、シリコンウェーハ１２に設けられた電子集積回路に
接続されている。したがって全体的に見ると、原理的に
はシリコンウェーハ１２に集積回路を形成する際に既に
使用されている簡単な方法ステップを改良するだけで、
シリコンウェーハ１２の任意の個所において、しかも任
意のジオメトリでセンサ素子を被着させることができ、
しかもこの場合、センサ素子の被着プロセスは集積回路
の形成プロセスとは直接的に関連していない。したがっ
て、相互間の影響は十分に排除されている。
りのマスク層２６が除去され、層２４が溶解されて、た
とえばＯ2プラズマで乾燥灰化される。金属層２２は、
電気メッキ素子３４の存在していない範囲でエッチング
除去される。次いで、範囲２０が、電気メッキ素子３４
に結合された金属層２２の下方で除去され、たとえば灰
化される。したがって、この範囲２０はいわゆる犠牲層
領域として役立つ。最初に構造体３２を構造化するた
め、もしくは電気メッキ素子３４を形成するために必要
とされた全ての層の除去が終了した後に、電気メッキ素
子もしくはこの電気メッキ素子に結合された残りの金属
層２２によって形成されたセンサ素子が裸出する。この
センサ素子は図１に示した実施例では、コーム状の構造
体を形成しているが、しかし別の任意の形状を有してい
てもよい。得られたセンサ素子はセンサのコンタクトパ
ッド１６と接触接続された前記金属層２２の範囲を介し
て、シリコンウェーハ１２に設けられた電子集積回路に
接続されている。したがって全体的に見ると、原理的に
はシリコンウェーハ１２に集積回路を形成する際に既に
使用されている簡単な方法ステップを改良するだけで、
シリコンウェーハ１２の任意の個所において、しかも任
意のジオメトリでセンサ素子を被着させることができ、
しかもこの場合、センサ素子の被着プロセスは集積回路
の形成プロセスとは直接的に関連していない。したがっ
て、相互間の影響は十分に排除されている。
【００２２】たとえばサイズモ質量体の場合のように、
得られたセンサ素子が、たとえば構造体３２の比較的大
面積の構造体範囲によって形成される場合には、前記エ
ッチング方法ステップおよび前記構造体化方法ステップ
において前記構造体範囲にパーフォレーションが形成さ
れると有利である。このパーフォレーションは金属層２
２に転写されるので、金属層２２の下に残った範囲２０
をパーフォレーションの開口を通じてはるかに迅速に灰
化することができる。このパーフォレーションは付加的
な手間なしにマスク３０に簡単に設けることができる。
したがって、この方法ステップの促進が可能となる。こ
の場合、それと同時にシリコンウェーハ１２と、このシ
リコンウェーハ１２に設けられた電子集積回路とに対す
る、極端に長時間の灰化により場合によって生じる不都
合な作用を一層減少させることもできる。
得られたセンサ素子が、たとえば構造体３２の比較的大
面積の構造体範囲によって形成される場合には、前記エ
ッチング方法ステップおよび前記構造体化方法ステップ
において前記構造体範囲にパーフォレーションが形成さ
れると有利である。このパーフォレーションは金属層２
２に転写されるので、金属層２２の下に残った範囲２０
をパーフォレーションの開口を通じてはるかに迅速に灰
化することができる。このパーフォレーションは付加的
な手間なしにマスク３０に簡単に設けることができる。
したがって、この方法ステップの促進が可能となる。こ
の場合、それと同時にシリコンウェーハ１２と、このシ
リコンウェーハ１２に設けられた電子集積回路とに対す
る、極端に長時間の灰化により場合によって生じる不都
合な作用を一層減少させることもできる。
【００２３】別の実施例（図示しない）では、方法ステ
ップ５０による範囲２０の形成を節約することが可能と
なる。この場合、金属層２２は方法ステップ５２におい
て、適当な厚さを有するように被着されるので、金属層
２２から、図示の実施例では範囲２０によって形成され
た区分を時間制御してエッチング除去することができ
る。いわば、形成された電気メッキ素子３４の下で金属
層２２が時間制御されて選択的にアンダエッチングされ
るので、この電気メッキ素子３４が相応して裸出する訳
である。このようなトンネル状のアンダエッチングは、
センサ素子の裸出は行われるが、しかし残った金属層２
２によるセンサ素子の固定が危険にさらされるように行
われなければならない。この場合に、あとから被着させ
たいセンサ素子を生ぜしめる電気メッキ被覆された電気
メッキ素子３４のパーフォレーションが行われると同じ
く有利である。材料選択に関しては、金属層２２がコン
タクトパッド１６の材料と電気メッキ素子３４の材料と
に調和されていなければならない。これによって、セン
サのコンタクトパッド１６もしくは電気メッキ素子３４
を攻撃することなく選択的なアンダエッチングを行うこ
とができる。このような変化実施例では、金属層２２
（プレーティングベース）とＩＣ表面との直接的な大面
積の接触は不都合となる。
ップ５０による範囲２０の形成を節約することが可能と
なる。この場合、金属層２２は方法ステップ５２におい
て、適当な厚さを有するように被着されるので、金属層
２２から、図示の実施例では範囲２０によって形成され
た区分を時間制御してエッチング除去することができ
る。いわば、形成された電気メッキ素子３４の下で金属
層２２が時間制御されて選択的にアンダエッチングされ
るので、この電気メッキ素子３４が相応して裸出する訳
である。このようなトンネル状のアンダエッチングは、
センサ素子の裸出は行われるが、しかし残った金属層２
２によるセンサ素子の固定が危険にさらされるように行
われなければならない。この場合に、あとから被着させ
たいセンサ素子を生ぜしめる電気メッキ被覆された電気
メッキ素子３４のパーフォレーションが行われると同じ
く有利である。材料選択に関しては、金属層２２がコン
タクトパッド１６の材料と電気メッキ素子３４の材料と
に調和されていなければならない。これによって、セン
サのコンタクトパッド１６もしくは電気メッキ素子３４
を攻撃することなく選択的なアンダエッチングを行うこ
とができる。このような変化実施例では、金属層２２
（プレーティングベース）とＩＣ表面との直接的な大面
積の接触は不都合となる。
【００２４】さらに別の実施例では、金属層２２に薄い
低温プラズマ層３６、たとえばプラズマ酸化物層または
プラズマ窒化物層（図１に破線で示す）が被着され、次
いでこの低温プラズマ層３６に層２４を適宜に被着され
る。これにより、層２４のエッチング時に金属層２２が
過剰エッチングされなければならないことが阻止され
る。金属層２２の過剰エッチングにより、スパッタリン
グ除去された材料によるプラズマエッチング装置の汚染
危険が生じる。中間層として低温プラズマ層３６が設け
られることにより、中性のプラズマ酸化物層またはプラ
ズマ窒化物層が過剰エッチングされ、このプラズマ層は
その後にたとえば湿式化学的に再び除去することができ
る。
低温プラズマ層３６、たとえばプラズマ酸化物層または
プラズマ窒化物層（図１に破線で示す）が被着され、次
いでこの低温プラズマ層３６に層２４を適宜に被着され
る。これにより、層２４のエッチング時に金属層２２が
過剰エッチングされなければならないことが阻止され
る。金属層２２の過剰エッチングにより、スパッタリン
グ除去された材料によるプラズマエッチング装置の汚染
危険が生じる。中間層として低温プラズマ層３６が設け
られることにより、中性のプラズマ酸化物層またはプラ
ズマ窒化物層が過剰エッチングされ、このプラズマ層は
その後にたとえば湿式化学的に再び除去することができ
る。
【００２５】本発明は図示の実施例に限定されるもので
はなく、当然ながらパッシブな構造体をもアクティブな
構造体をも有することのできる任意の半導体構成素子に
おいて使用可能である。電子回路範囲上にセンサ構造体
を構成することにより、ウェーハ表面は数回利用され得
るので、配置された回路には、対応するセンサ素子を直
接に載着させることができる。これにより、シリコンウ
ェーハ１２から製造されるチップ１つ当たりの所要面積
は著しく低減され、つまり利用率は高められる訳であ
る。
はなく、当然ながらパッシブな構造体をもアクティブな
構造体をも有することのできる任意の半導体構成素子に
おいて使用可能である。電子回路範囲上にセンサ構造体
を構成することにより、ウェーハ表面は数回利用され得
るので、配置された回路には、対応するセンサ素子を直
接に載着させることができる。これにより、シリコンウ
ェーハ１２から製造されるチップ１つ当たりの所要面積
は著しく低減され、つまり利用率は高められる訳であ
る。
【図１】マイクロメカニズム構造体を備えた半導体構成
素子の断面図である。
素子の断面図である。
【図２】図１に示した半導体構成素子の製造法過程を示
すフローチャートである。
すフローチャートである。
１０ 半導体構成素子、 １２ シリコンウェーハ、
１４ ＩＣ不働態化層、 １６ コンタクトパッド、
１８ 層、 ２０ 範囲、 ２２ 金属層、２４ 層、
２６ 低温プラズマ層、 ２８ 層、 ３０ マス
ク、 ３２ 構造体、 ３４ 電気メッキ素子、 ３６
低温プラズマ層、 ５０，５２，５４，５６，５８，
６０，６２，６４ 方法ステップ
１４ ＩＣ不働態化層、 １６ コンタクトパッド、
１８ 層、 ２０ 範囲、 ２２ 金属層、２４ 層、
２６ 低温プラズマ層、 ２８ 層、 ３０ マス
ク、 ３２ 構造体、 ３４ 電気メッキ素子、 ３６
低温プラズマ層、 ５０，５２，５４，５６，５８，
６０，６２，６４ 方法ステップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランツ レルマー ドイツ連邦共和国 シュツットガルト ヴ ィティコヴェーク ９ (72)発明者 アンドレア シルプ ドイツ連邦共和国 シュヴェービッシュ グミュント ゼーレンバッハヴェーク 15
Claims (14)
- 【請求項１】 半導体構成素子にマイクロメカニズム構
造体を形成する方法において、プロセス処理の完了した
半導体構成素子に、半導体構成素子製造で使用されるプ
ロセスステップを使用して、ただし本来の半導体構成素
子製造プロセスとは無関係に、マイクロメカニズム構造
体をあとから被着させることを特徴とする、マイクロメ
カニズム構造体を形成する方法。 - 【請求項２】 半導体構成素子に、構造化可能な層を被
着させ、該層にネガ型を構造化し、該ネガ型にマイクロ
メカニズム構造体を電気メッキにより成長させ、引き続
き前記ネガ型を除去する、請求項１記載の方法。 - 【請求項３】 半導体構成素子に、レジストの第１の層
（１８）を被着させ、該第１の層（１８）に犠牲範囲
（２０）と保護範囲もしくはカバーを構造化する、請求
項１または２記載の方法。 - 【請求項４】 半導体構成素子と前記犠牲範囲（２０）
とに、金属層（２２）を被着させる、請求項１から３ま
でのいずれか１項記載の方法。 - 【請求項５】 前記金属層（２２）に低温プラズマ層
（３６）を被着させる、請求項１から４までのいずれか
１項記載の方法。 - 【請求項６】 前記金属層（２２）に、少なくともマイ
クロメカニズム構造体の高さに相当する層厚さを有する
レジストの第２の層（２４）を被着させる、請求項１か
ら５までのいずれか１項記載の方法。 - 【請求項７】 前記第２の層（２４）に別の低温プラズ
マ層（２６）を被着させる、請求項１から６までのいず
れか１項記載の方法。 - 【請求項８】 前記第２の層（２４）に被着された低温
プラズマ層（２６）にレジストの第３の層（２８）を被
着させる、請求項１から７までのいずれか１項記載の方
法。 - 【請求項９】 前記第２の層（２４）に被着された低温
プラズマ層（２６）とレジストの第３の層（２８）と
に、マイクロメカニズム構造体に対応するマスク（３
０）を形成する、請求項１から８までのいずれか１項記
載の方法。 - 【請求項１０】 前記マスク（３０）に対応して、前記
第２の層（２４）と前記金属層（２２）に被着された低
温プラズマ層（３６）とを構造化し、得られた構造体
（３２）を電気メッキにより充填し、この場合、電気メ
ッキにより成形されたマイクロメカニズム構造体（３
４）を形成する、請求項１から９までのいずれか１項記
載の方法。 - 【請求項１１】 前記第３の層（２８）と、前記第２の
層（２４）に被着された低温プラズマ層（２６）と、前
記第２の層（２４）と、前記金属層（２２）に被着され
た低温プラズマ層（３６）と、前記金属層（２２）と、
前記犠牲範囲（２０）とを少なくとも部分的に除去し
て、灰化し、かつ／または溶解させる、請求項１から１
０までのいずれか１項記載の方法。 - 【請求項１２】 前記犠牲範囲（２０）を放棄して、犠
牲範囲を金属層（２２）自体によって形成し、しかも該
犠牲範囲をマイクロメカニズム構造体（３４）に対して
選択的に時間制御してエッチング除去する、請求項１か
ら１１までのいずれか１項記載の方法。 - 【請求項１３】 電気メッキにより成形されたマイクロ
メカニズム構造体（３４）にパーフォレーションを設
け、該パーフォレーションを前記金属層（２２）に転写
して、前記金属層（２２）の下に設けられた前記犠牲範
囲を、より迅速に灰化する、請求項１から１２までのい
ずれか１項記載の方法。 - 【請求項１４】 少なくとも１つのマイクロメカニズム
構造体を備えた半導体構成素子において、マイクロメカ
ニズム構造体が、請求項１から１２までのいずれか１項
記載の方法により被着されていることを特徴とする、半
導体構成素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4418163.9 | 1994-05-25 | ||
| DE4418163A DE4418163B4 (de) | 1994-05-25 | 1994-05-25 | Verfahren zur Herstellung von mikromechanischen Strukturen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321345A true JPH07321345A (ja) | 1995-12-08 |
Family
ID=6518885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7121879A Pending JPH07321345A (ja) | 1994-05-25 | 1995-05-19 | マイクロメカニズム構造体を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5595940A (ja) |
| JP (1) | JPH07321345A (ja) |
| DE (1) | DE4418163B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012532470A (ja) * | 2009-07-06 | 2012-12-13 | アイメック | Ｍｅｍｓ可変キャパシタの製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518189B1 (en) * | 1995-11-15 | 2003-02-11 | Regents Of The University Of Minnesota | Method and apparatus for high density nanostructures |
| DE19616014B4 (de) * | 1996-04-23 | 2006-04-20 | Robert Bosch Gmbh | Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen |
| DE19616970B4 (de) * | 1996-04-27 | 2012-04-12 | Robert Bosch Gmbh | Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen |
| US6686291B1 (en) * | 1996-05-24 | 2004-02-03 | Texas Instruments Incorporated | Undercut process with isotropic plasma etching at package level |
| US6718605B2 (en) * | 1997-09-08 | 2004-04-13 | The Regents Of The University Of Michigan | Single-side microelectromechanical capacitive accelerometer and method of making same |
| US6167757B1 (en) | 1997-09-08 | 2001-01-02 | The Regents Of The University Of Michigan | Single-side microelectromechanical capacitive accelerometer and method of making same |
| DE19829609B4 (de) * | 1998-07-02 | 2008-04-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Mikrosystems |
| US6261494B1 (en) * | 1998-10-22 | 2001-07-17 | Northeastern University | Method of forming plastically deformable microstructures |
| US6399516B1 (en) | 1998-10-30 | 2002-06-04 | Massachusetts Institute Of Technology | Plasma etch techniques for fabricating silicon structures from a substrate |
| DE19932308C2 (de) * | 1999-07-10 | 2001-10-25 | Bosch Gmbh Robert | Sensor, insbesondere Thermosensor |
| US6720635B1 (en) | 1999-12-17 | 2004-04-13 | Motorola, Inc. | Electronic component |
| DE10019408C2 (de) * | 2000-04-19 | 2003-11-13 | Bosch Gmbh Robert | Feldeffekttransistor, insbesondere zur Verwendung als Sensorelement oder Beschleunigungssensor, und Verfahren zu dessen Herstellung |
| DE10065013B4 (de) * | 2000-12-23 | 2009-12-24 | Robert Bosch Gmbh | Verfahren zum Herstellen eines mikromechanischen Bauelements |
| US7056757B2 (en) * | 2003-11-25 | 2006-06-06 | Georgia Tech Research Corporation | Methods of forming oxide masks with submicron openings and microstructures formed thereby |
| DE102012206875B4 (de) * | 2012-04-25 | 2021-01-28 | Robert Bosch Gmbh | Verfahren zum Herstellen eines hybrid integrierten Bauteils und entsprechendes hybrid integriertes Bauteil |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200535A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | Ｘ線リソグラフイ用マスク |
| US4662746A (en) * | 1985-10-30 | 1987-05-05 | Texas Instruments Incorporated | Spatial light modulator and method |
| DE3525067A1 (de) * | 1985-07-13 | 1987-01-22 | Licentia Gmbh | Verfahren zum herstellen eines strukturierten absorbers fuer eine roentgenstrahl-lithographiemaske |
| US4740410A (en) * | 1987-05-28 | 1988-04-26 | The Regents Of The University Of California | Micromechanical elements and methods for their fabrication |
| DE3727142C2 (de) * | 1987-08-14 | 1994-02-24 | Kernforschungsz Karlsruhe | Verfahren zur Herstellung von Mikrosensoren mit integrierter Signalverarbeitung |
| US5216490A (en) * | 1988-01-13 | 1993-06-01 | Charles Stark Draper Laboratory, Inc. | Bridge electrodes for microelectromechanical devices |
| JPH04171726A (ja) * | 1990-11-02 | 1992-06-18 | Sony Corp | 多層レジストドライエッチング方法 |
| US5189777A (en) * | 1990-12-07 | 1993-03-02 | Wisconsin Alumni Research Foundation | Method of producing micromachined differential pressure transducers |
| JPH05102494A (ja) * | 1991-06-14 | 1993-04-23 | Miyazaki Oki Electric Co Ltd | シリコンダイアフラム圧力センサの製造方法 |
| JPH05190872A (ja) * | 1992-01-16 | 1993-07-30 | Oki Electric Ind Co Ltd | 半導体圧力センサおよびその製造方法 |
| US5349855A (en) * | 1992-04-07 | 1994-09-27 | The Charles Stark Draper Laboratory, Inc. | Comb drive micromechanical tuning fork gyro |
-
1994
- 1994-05-25 DE DE4418163A patent/DE4418163B4/de not_active Expired - Fee Related
-
1995
- 1995-05-19 JP JP7121879A patent/JPH07321345A/ja active Pending
- 1995-05-22 US US08/446,271 patent/US5595940A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012532470A (ja) * | 2009-07-06 | 2012-12-13 | アイメック | Ｍｅｍｓ可変キャパシタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5595940A (en) | 1997-01-21 |
| DE4418163B4 (de) | 2007-04-05 |
| DE4418163A1 (de) | 1995-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07321345A (ja) | マイクロメカニズム構造体を形成する方法 | |
| US6187694B1 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JP2671380B2 (ja) | 半導体装置の製造方法 | |
| JPH02192730A (ja) | 異なるレベルで形成されたパターン間に相互接続を形成する段階を含む集積回路の製造方法 | |
| US6162696A (en) | Method of fabricating a feature in an integrated circuit using a two mask process with a single edge definition layer | |
| KR100826964B1 (ko) | 반도체 소자의 제조방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| KR0172467B1 (ko) | 금속배선 마스크의 얼라인먼트 키 형성을 위한 반도체소자 제조방법 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JPH02189922A (ja) | 半導体装置の製造方法 | |
| JPS62245654A (ja) | 半導体装置およびその製造方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR0130200B1 (ko) | 반도체 소자 제조방법 | |
| KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01296642A (ja) | コンタクトホールの形成方法 | |
| KR19990053222A (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPH0481323B2 (ja) | ||
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPH02189923A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060719 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061017 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070216 |