JPH05102494A - シリコンダイアフラム圧力センサの製造方法 - Google Patents
シリコンダイアフラム圧力センサの製造方法Info
- Publication number
- JPH05102494A JPH05102494A JP14342091A JP14342091A JPH05102494A JP H05102494 A JPH05102494 A JP H05102494A JP 14342091 A JP14342091 A JP 14342091A JP 14342091 A JP14342091 A JP 14342091A JP H05102494 A JPH05102494 A JP H05102494A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- epitaxial layer
- layer
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
(57)【要約】
【目的】 ダイアフラムの厚さ制御に優れ、コレクタ抵
抗の低いバイポーラトランジスタをもつシリコンダイア
フラム圧力センサの製造方法を提供すること。 【構成】 Ｎ型Ｓｉ基板１０１の裏面にＮ型埋込層１０
２を形成し、このＮ型Ｓｉ基板１０１の裏面に溝を形成
し、そしてＮ型Ｓｉ基板１０１の裏面にＰ型のエピタキ
シャル層１０８を形成しその後、所定深さまで研磨し、
それからＰ型のエピタキシャル層１０８と他のＳｉ基板
１１０を酸化膜１０９を介して張り合わせる、そしてＮ
型Ｓｉ基板１０１表面をＰ型のエピタキシャル層１０８
が露出するまで研磨し、その後、ピエゾ抵抗形成領域１
０５側の先の他のＳｉ基板１１０に選択的に溝を形成す
るようにした。
抗の低いバイポーラトランジスタをもつシリコンダイア
フラム圧力センサの製造方法を提供すること。 【構成】 Ｎ型Ｓｉ基板１０１の裏面にＮ型埋込層１０
２を形成し、このＮ型Ｓｉ基板１０１の裏面に溝を形成
し、そしてＮ型Ｓｉ基板１０１の裏面にＰ型のエピタキ
シャル層１０８を形成しその後、所定深さまで研磨し、
それからＰ型のエピタキシャル層１０８と他のＳｉ基板
１１０を酸化膜１０９を介して張り合わせる、そしてＮ
型Ｓｉ基板１０１表面をＰ型のエピタキシャル層１０８
が露出するまで研磨し、その後、ピエゾ抵抗形成領域１
０５側の先の他のＳｉ基板１１０に選択的に溝を形成す
るようにした。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンダイアフラム
圧力センサ、特にシリコン半導体のもつピエゾ抵抗効果
を利用したシリコンダイアフラム圧力センサの製造方法
に関する。
圧力センサ、特にシリコン半導体のもつピエゾ抵抗効果
を利用したシリコンダイアフラム圧力センサの製造方法
に関する。
【０００２】
【従来の技術】最近、シリコン圧力センサは、小型軽量
で高性能、応答性に優れていることから、自動車、計
測、ＦＡ分野等で多用されるようになってきている。
で高性能、応答性に優れていることから、自動車、計
測、ＦＡ分野等で多用されるようになってきている。
【０００３】この種の圧力センサは、文献：「集積化容
量形圧力センサ（電気学会論文誌１０９巻１２号，ｐ８
２０ 平成元年１２月）」で開示されているようにシリ
コンダイアフラム上に形成したピエゾ抵抗素子の圧力に
よる抵抗変化を利用して、圧力を検出する構成が一般的
であり、基板としてシリコンを使うことからＬＳＩ等の
集積化技術との一体化も盛んに開発されている。
量形圧力センサ（電気学会論文誌１０９巻１２号，ｐ８
２０ 平成元年１２月）」で開示されているようにシリ
コンダイアフラム上に形成したピエゾ抵抗素子の圧力に
よる抵抗変化を利用して、圧力を検出する構成が一般的
であり、基板としてシリコンを使うことからＬＳＩ等の
集積化技術との一体化も盛んに開発されている。
【０００４】従来のシリコンダイアフラム圧力センサの
製造工程を図４を用いて説明する。
製造工程を図４を用いて説明する。
【０００５】先ずＰ型シリコン基板１のバイポーラ素子
形成領域２に拡散技術によりＳｂ（アンチモン）を拡散
し、Ｎ+ 埋込層３を形成する。（図４（ａ）参照） 次に、拡散技術によりピエゾ抵抗形成領域４にＢ（ボロ
ン）を拡散し、Ｐ+ 埋込層５を形成する。（図４（ｂ）
参照） 次にエピタキシャル技術によりＰ（リン）ドープのＮ型
エピタキシャル層６を形成し、さらに拡散技術によりＮ
+ 埋込層３周辺のＮ型エピタキシャル層６表面からＰ型
シリコン基板１まで到達するＰ+ 分離層７を形成する。
（図４（ｃ）参照） 次に、Ｎ型エピタキシャル層６表面とこれに対抗するＰ
型シリコン基板１の裏面に酸化膜８を形成する。先のＮ
型エピタキシャル層６表面側からバイポーラ形成領域２
にＢ（ボロン）を拡散し、ＮＰＮトランジスタのベース
層９を形成し、同時にピエゾ抵抗形成領域４にピエゾ抵
抗１０を形成する。（図４（ｄ）参照） 次に、先の拡散工程でダメージを受けたベース層９とピ
エゾ抵抗１０上の酸化膜８を除去し、再度酸化膜１１を
形成し、次に拡散技術によりバイポーラ素子形成領域２
にＰ（リン）を拡散し、エミッタ層１２、コレクタ層１
３を形成する。それから窒化膜１４をＰ型シリコン基板
１の裏面に形成する。さらにコンタクト孔１５を形成
し、このコンタクト孔に対してＡｌ（アルミニウム）を
埋め込みＡｌ配線１６を形成し、その上に素子を保護す
るためのパッシベーション膜１７を形成する。（図４
（ｅ）参照） 最後に、Ｐ型シリコン基板１の裏面をピエゾ抵抗１０の
位置に合わせて、アルカリ性のエッチャント（ＫＯＨ
等）でエッチングし、ダイアフラム１８を形成する。
形成領域２に拡散技術によりＳｂ（アンチモン）を拡散
し、Ｎ+ 埋込層３を形成する。（図４（ａ）参照） 次に、拡散技術によりピエゾ抵抗形成領域４にＢ（ボロ
ン）を拡散し、Ｐ+ 埋込層５を形成する。（図４（ｂ）
参照） 次にエピタキシャル技術によりＰ（リン）ドープのＮ型
エピタキシャル層６を形成し、さらに拡散技術によりＮ
+ 埋込層３周辺のＮ型エピタキシャル層６表面からＰ型
シリコン基板１まで到達するＰ+ 分離層７を形成する。
（図４（ｃ）参照） 次に、Ｎ型エピタキシャル層６表面とこれに対抗するＰ
型シリコン基板１の裏面に酸化膜８を形成する。先のＮ
型エピタキシャル層６表面側からバイポーラ形成領域２
にＢ（ボロン）を拡散し、ＮＰＮトランジスタのベース
層９を形成し、同時にピエゾ抵抗形成領域４にピエゾ抵
抗１０を形成する。（図４（ｄ）参照） 次に、先の拡散工程でダメージを受けたベース層９とピ
エゾ抵抗１０上の酸化膜８を除去し、再度酸化膜１１を
形成し、次に拡散技術によりバイポーラ素子形成領域２
にＰ（リン）を拡散し、エミッタ層１２、コレクタ層１
３を形成する。それから窒化膜１４をＰ型シリコン基板
１の裏面に形成する。さらにコンタクト孔１５を形成
し、このコンタクト孔に対してＡｌ（アルミニウム）を
埋め込みＡｌ配線１６を形成し、その上に素子を保護す
るためのパッシベーション膜１７を形成する。（図４
（ｅ）参照） 最後に、Ｐ型シリコン基板１の裏面をピエゾ抵抗１０の
位置に合わせて、アルカリ性のエッチャント（ＫＯＨ
等）でエッチングし、ダイアフラム１８を形成する。
【０００６】このとき、ダイアフラム１８の厚さを精度
良く制御するためにＰ+ 埋込層５をエッチングストップ
層として形成してある。これはＰ+ 埋込層５の濃度を１
×１０19／cm3 以上にしておくことによりエッチングが
ストップするといった不純物濃度依存性を利用したもの
である。
良く制御するためにＰ+ 埋込層５をエッチングストップ
層として形成してある。これはＰ+ 埋込層５の濃度を１
×１０19／cm3 以上にしておくことによりエッチングが
ストップするといった不純物濃度依存性を利用したもの
である。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べたシリコンダイアフラム圧力センサの製造方法では、
素子形成が完了した後にダイアフラムを形成しているた
めに以下のような問題点がある。
べたシリコンダイアフラム圧力センサの製造方法では、
素子形成が完了した後にダイアフラムを形成しているた
めに以下のような問題点がある。
【０００８】Ｐ+ 埋込層を形成した後にＰ+ 分離層や
ピエゾ抵抗、バイポーラ素子を拡散技術で形成している
ため、Ｐ+ 埋込層自身も拡散され濃度が低くなる。この
ためダイアフラムのエッチング時に１×１０19／cm3 以
上の濃度を保持していることが難しく、エッチングのス
トッパとして充分機能しないということ。
ピエゾ抵抗、バイポーラ素子を拡散技術で形成している
ため、Ｐ+ 埋込層自身も拡散され濃度が低くなる。この
ためダイアフラムのエッチング時に１×１０19／cm3 以
上の濃度を保持していることが難しく、エッチングのス
トッパとして充分機能しないということ。
【０００９】ピエゾ抵抗素子の圧力変化による抵抗変
化を検出し、電気信号の処理を行うリニア回路に用いる
ＮＰＮトランジスタにおいて、Ｎ型エピタキシャル層の
厚さは、ダイアフラムの厚さにより、おのずと決定され
る。通常１mm□程度の寸法をもつダイアフラムであれば
圧力に対する強度、感度の点から２０〜４０μm 程度の
Ｎ型エピタキシャル層の厚さを必要とする。しかしなが
らＮＰＮトランジスタにおけるＮ型エピタキシャル層の
厚さはコレクタの抵抗として電気的特性に影響を及ぼす
ため、動作時の電圧降下を少なくするためにコレクタの
抵抗を低くする方が望ましいという理由から、薄く形成
することが要求される。例えば自動車用であればバッテ
リ電源で駆動することを考えて、５〜２０Ｖ程度までの
電圧でＮＰＮトランジスタが動作すれば充分である。こ
のときのＮ型エピタキシャル層の厚さは、比抵抗が２Ω
cm程度であり、ダイアフラムに要求される２０〜４０μ
m といったＮ型エピタキシャル層の厚さと異なった要求
値となっている。
化を検出し、電気信号の処理を行うリニア回路に用いる
ＮＰＮトランジスタにおいて、Ｎ型エピタキシャル層の
厚さは、ダイアフラムの厚さにより、おのずと決定され
る。通常１mm□程度の寸法をもつダイアフラムであれば
圧力に対する強度、感度の点から２０〜４０μm 程度の
Ｎ型エピタキシャル層の厚さを必要とする。しかしなが
らＮＰＮトランジスタにおけるＮ型エピタキシャル層の
厚さはコレクタの抵抗として電気的特性に影響を及ぼす
ため、動作時の電圧降下を少なくするためにコレクタの
抵抗を低くする方が望ましいという理由から、薄く形成
することが要求される。例えば自動車用であればバッテ
リ電源で駆動することを考えて、５〜２０Ｖ程度までの
電圧でＮＰＮトランジスタが動作すれば充分である。こ
のときのＮ型エピタキシャル層の厚さは、比抵抗が２Ω
cm程度であり、ダイアフラムに要求される２０〜４０μ
m といったＮ型エピタキシャル層の厚さと異なった要求
値となっている。
【００１０】従って、ＮＰＮトランジスタのコレクタ抵
抗が高いといった問題点があった。
抗が高いといった問題点があった。
【００１１】本発明は、以上述べたＰ+ 埋込層の濃度低
下によるダイアフラム形成時のエッチングストップ性が
悪いといった問題点、さらにはＮＰＮトランジスタのコ
レクタ抵抗が高いといった問題点を解決するために鑑み
たものであり、ダイアフラムの厚さ制御に優れ、コレク
タ抵抗の低いＮＰＮトランジスタをもつシリコンダイア
フラム圧力センサの製造方法を提供することを目的とす
る。
下によるダイアフラム形成時のエッチングストップ性が
悪いといった問題点、さらにはＮＰＮトランジスタのコ
レクタ抵抗が高いといった問題点を解決するために鑑み
たものであり、ダイアフラムの厚さ制御に優れ、コレク
タ抵抗の低いＮＰＮトランジスタをもつシリコンダイア
フラム圧力センサの製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明のシリコンダイア
フラム圧力センサの製造方法は、第１導電型のＳｉ基板
の裏面に第１導電型の埋込層を形成し、次に裏面の所定
部を選択的に溝を形成し、次に裏面全体に第２導電型の
エピタキシャル層を形成し、この第２導電型のエピタキ
シャル層を所定深さまで研磨し、次に先の第２導電型の
エピタキシャル層と他のＳｉ基板を酸化膜を介して張り
合わせ、次に第１導電型のＳｉ基板表面を第２導電型の
エピタキシャル層が露出するまで研磨するようにし、そ
の後、ピエゾ抵抗形成領域側の先の他のＳｉ基板に選択
的に溝を形成するようにした。
フラム圧力センサの製造方法は、第１導電型のＳｉ基板
の裏面に第１導電型の埋込層を形成し、次に裏面の所定
部を選択的に溝を形成し、次に裏面全体に第２導電型の
エピタキシャル層を形成し、この第２導電型のエピタキ
シャル層を所定深さまで研磨し、次に先の第２導電型の
エピタキシャル層と他のＳｉ基板を酸化膜を介して張り
合わせ、次に第１導電型のＳｉ基板表面を第２導電型の
エピタキシャル層が露出するまで研磨するようにし、そ
の後、ピエゾ抵抗形成領域側の先の他のＳｉ基板に選択
的に溝を形成するようにした。
【００１３】
【作用】本発明のシリコンダイアフラム圧力センサの製
造方法は、第２導電型のエピタキシャル層に酸化膜を形
成するようにしたので、ダイアフラム形成時のエッチン
グストップ層となる。
造方法は、第２導電型のエピタキシャル層に酸化膜を形
成するようにしたので、ダイアフラム形成時のエッチン
グストップ層となる。
【００１４】また、ＮＰＮトランジスタの第１導電型の
Ｓｉ基板の膜厚を薄くしてもダイアフラムの厚さを第２
導電型のエピタキシャルの膜厚と研磨により調整され
る。
Ｓｉ基板の膜厚を薄くしてもダイアフラムの厚さを第２
導電型のエピタキシャルの膜厚と研磨により調整され
る。
【００１５】
【実施例】本発明の実施例のシリコンダイアフラム圧力
センサの構造とその製造工程を図１〜３を用いて説明す
る。
センサの構造とその製造工程を図１〜３を用いて説明す
る。
【００１６】先ず、比抵抗２Ω・cm程度のＮ型Ｓｉ基板
１０１の裏面にバイポーラトランジスタのコレクタ抵抗
を形成するため拡散技術によりＳｂ（アンチモン）を拡
散し、ρs ＝２０Ω／□，Ｘｊ＝５μm 程度のＮ+ 埋込
層１０２を形成する。（図１（ａ）参照） 次にＣＶＤ技術により２０００Å程度の窒化膜１０３を
両面に形成し、ホトリソ技術により、裏面の窒化膜１０
３をピエゾ抵抗形成領域１０５、バイポーラトランジス
タ形成領域１０４は残し、素子分離領域１０６に開孔部
１０７を形成する。（図１（ｂ）参照） 次に、エッチング技術により、アルカリ系のエッチング
液例えばＫＯＨで開孔部１０７からＮ型Ｓｉ基板１０１
を深さ１０μm 程度までエッチングする。（図１（ｃ）
参照） 次に、エッチング技術により窒化膜１０３を除去する。
そして裏面に対してエピタキシャル技術により１０００
℃程度の温度で厚さ２０μm 、比抵抗２Ω・cm程度のＰ
型エピタキシャル層１０８を形成する。（図１（ｄ）参
照） 次に、研磨技術により、裏面のＰ型エピタキシャル層１
０８の凸部から１０μm 程度研磨する。この時の研磨精
度は±１μm 程度である。これにより裏面のＰ型エピタ
キシャル層１０８は平坦化する。それから熱酸化技術に
より水蒸気中で１０００℃×７分程度の条件にて１００
０Å程度の酸化膜の１０９ａを形成する。さらに同様の
条件でＳｉ基板（Ｐ型でもＮ型でも良い）１１０を酸化
し、１０００Å程度の酸化膜１０９ｂを形成する。（図
２（ａ）参照） 次に、Ｓｉ基板１１０を静電圧着技術により基板温度８
００℃、パルス電圧±５００Ｖ程度の条件にて、Ｎ型Ｓ
ｉ基板１０１の裏面のＰ型エピタキシャル層１０８に張
り合わせる。
１０１の裏面にバイポーラトランジスタのコレクタ抵抗
を形成するため拡散技術によりＳｂ（アンチモン）を拡
散し、ρs ＝２０Ω／□，Ｘｊ＝５μm 程度のＮ+ 埋込
層１０２を形成する。（図１（ａ）参照） 次にＣＶＤ技術により２０００Å程度の窒化膜１０３を
両面に形成し、ホトリソ技術により、裏面の窒化膜１０
３をピエゾ抵抗形成領域１０５、バイポーラトランジス
タ形成領域１０４は残し、素子分離領域１０６に開孔部
１０７を形成する。（図１（ｂ）参照） 次に、エッチング技術により、アルカリ系のエッチング
液例えばＫＯＨで開孔部１０７からＮ型Ｓｉ基板１０１
を深さ１０μm 程度までエッチングする。（図１（ｃ）
参照） 次に、エッチング技術により窒化膜１０３を除去する。
そして裏面に対してエピタキシャル技術により１０００
℃程度の温度で厚さ２０μm 、比抵抗２Ω・cm程度のＰ
型エピタキシャル層１０８を形成する。（図１（ｄ）参
照） 次に、研磨技術により、裏面のＰ型エピタキシャル層１
０８の凸部から１０μm 程度研磨する。この時の研磨精
度は±１μm 程度である。これにより裏面のＰ型エピタ
キシャル層１０８は平坦化する。それから熱酸化技術に
より水蒸気中で１０００℃×７分程度の条件にて１００
０Å程度の酸化膜の１０９ａを形成する。さらに同様の
条件でＳｉ基板（Ｐ型でもＮ型でも良い）１１０を酸化
し、１０００Å程度の酸化膜１０９ｂを形成する。（図
２（ａ）参照） 次に、Ｓｉ基板１１０を静電圧着技術により基板温度８
００℃、パルス電圧±５００Ｖ程度の条件にて、Ｎ型Ｓ
ｉ基板１０１の裏面のＰ型エピタキシャル層１０８に張
り合わせる。
【００１７】この時のＰ型エピタキシャル層１０８とＳ
ｉ基板１１０の間の酸化膜１０９は、Ｐ型エピタキシャ
ル層１０８下の酸化膜１０９ａとＳｉ基板１１０上の酸
化膜１０９ｂを張り合わせたものである。（図２（ｂ）
参照） 次に研磨技術により、Ｎ型Ｓｉ基板１０１表面をＰ型エ
ピタキシャル層１０８の一部が露出するまで、つまり酸
化膜１０９から厚さ２０μm まで研磨する。この時の研
磨精度は±１μm である。このようにして、Ｎ型Ｓｉ基
板１０１の膜厚は１０±１μm 程度に、Ｐ型エピタキシ
ャル層１０８の表面から底面までの膜厚は２０±１μm
程度である。（図２（ｃ）参照） 次に熱酸化技術により水蒸気中で１０００℃×４０分程
度の条件にて３０００Å程度の酸化膜１１１を形成す
る。（図２（ｄ）参照） 次に、ホトリソ技術によりバイポーラトランジスタのベ
ース領域の酸化膜１１１を開孔し、開孔部を通して拡散
技術によりＢ（ボロン）を拡散し、ピエゾ抵抗１１３を
形成する。この時ベース層１１２上及びピエゾ抵抗１１
３上の開孔部は、拡散時に再酸化され、酸化膜１１１が
再度形成される。このような再酸化は、以降の拡散工程
でも同様に起る。従って以下の拡散工程では説明を省略
する。（図３（ａ）参照） 次にホトリソエッチング技術及び拡散技術を用いてエミ
ッタ形成領域とコレクタ取り出し形成領域にＰ（リン）
を拡散し、エミッタ層１１４、コレクタ取り出し層１１
５を形成する。それからＣＶＤ技術により２０００Å程
度の窒化膜１１９を形成し、エッチング技術により表面
の窒化膜１１９を除去する。次に、ホトリソエッチング
技術によりコンタクト孔１１６を開孔し、蒸着技術、ホ
トリソエッチング技術により、Ａｌ配線１１７を形成す
る。さらにＣＶＤ技術により素子を保護するためのパッ
シベーション膜１１８を形成する。（図３（ｂ）参照） 次に、ホトリソエッチング技術によりピエゾ抵抗形成領
域１０５の裏面の窒化膜１１９、酸化膜１１１を順次除
去し開孔部１２０と形成する。次にエッチング技術によ
り、アルカリ系のエッチング液、例えばＫＯＨで開孔部
１２０から酸化膜１０９をエッチングストッパとしてＳ
ｉ基板１１０をエッチングしダイアフラム１２１を形成
する。この時、ダイアフラムの厚さは、Ｎ型Ｓｉ基板の
表面からＰ型エピタキシャル層１０８の底面までであ
り、２０±２μm 程度となる（図３（ｃ）参照） 次に、エッチング技術により裏面の窒化膜１１９、酸化
膜１１１、酸化膜１２１を順次除去する。（図３（ｄ）
参照）
ｉ基板１１０の間の酸化膜１０９は、Ｐ型エピタキシャ
ル層１０８下の酸化膜１０９ａとＳｉ基板１１０上の酸
化膜１０９ｂを張り合わせたものである。（図２（ｂ）
参照） 次に研磨技術により、Ｎ型Ｓｉ基板１０１表面をＰ型エ
ピタキシャル層１０８の一部が露出するまで、つまり酸
化膜１０９から厚さ２０μm まで研磨する。この時の研
磨精度は±１μm である。このようにして、Ｎ型Ｓｉ基
板１０１の膜厚は１０±１μm 程度に、Ｐ型エピタキシ
ャル層１０８の表面から底面までの膜厚は２０±１μm
程度である。（図２（ｃ）参照） 次に熱酸化技術により水蒸気中で１０００℃×４０分程
度の条件にて３０００Å程度の酸化膜１１１を形成す
る。（図２（ｄ）参照） 次に、ホトリソ技術によりバイポーラトランジスタのベ
ース領域の酸化膜１１１を開孔し、開孔部を通して拡散
技術によりＢ（ボロン）を拡散し、ピエゾ抵抗１１３を
形成する。この時ベース層１１２上及びピエゾ抵抗１１
３上の開孔部は、拡散時に再酸化され、酸化膜１１１が
再度形成される。このような再酸化は、以降の拡散工程
でも同様に起る。従って以下の拡散工程では説明を省略
する。（図３（ａ）参照） 次にホトリソエッチング技術及び拡散技術を用いてエミ
ッタ形成領域とコレクタ取り出し形成領域にＰ（リン）
を拡散し、エミッタ層１１４、コレクタ取り出し層１１
５を形成する。それからＣＶＤ技術により２０００Å程
度の窒化膜１１９を形成し、エッチング技術により表面
の窒化膜１１９を除去する。次に、ホトリソエッチング
技術によりコンタクト孔１１６を開孔し、蒸着技術、ホ
トリソエッチング技術により、Ａｌ配線１１７を形成す
る。さらにＣＶＤ技術により素子を保護するためのパッ
シベーション膜１１８を形成する。（図３（ｂ）参照） 次に、ホトリソエッチング技術によりピエゾ抵抗形成領
域１０５の裏面の窒化膜１１９、酸化膜１１１を順次除
去し開孔部１２０と形成する。次にエッチング技術によ
り、アルカリ系のエッチング液、例えばＫＯＨで開孔部
１２０から酸化膜１０９をエッチングストッパとしてＳ
ｉ基板１１０をエッチングしダイアフラム１２１を形成
する。この時、ダイアフラムの厚さは、Ｎ型Ｓｉ基板の
表面からＰ型エピタキシャル層１０８の底面までであ
り、２０±２μm 程度となる（図３（ｃ）参照） 次に、エッチング技術により裏面の窒化膜１１９、酸化
膜１１１、酸化膜１２１を順次除去する。（図３（ｄ）
参照）
【００１８】
【発明の効果】上述の説明からも明らかなように本発明
のシリコンダイアフラム圧力センサの製造方法は、以下
の効果が得られる。
のシリコンダイアフラム圧力センサの製造方法は、以下
の効果が得られる。
【００１９】酸化膜をエッチングのストップとしてダ
イアフラム形成を行うため、精度の良いエッチングがで
きるという利点がある。
イアフラム形成を行うため、精度の良いエッチングがで
きるという利点がある。
【００２０】バイポーラトランジスタをエピタキシャ
ル層上のＳｉ基板中で形成するようにし、ダイアフラム
をエピタキシャル層とＳｉ基板とで形成するようにした
ため、バイポーラトランジスタのＳｉ基板の厚さを薄く
しても、ダイアフラムの厚さを維持でき、バイポーラト
ランジスタのコレクタ抵抗を下げることができる。
ル層上のＳｉ基板中で形成するようにし、ダイアフラム
をエピタキシャル層とＳｉ基板とで形成するようにした
ため、バイポーラトランジスタのＳｉ基板の厚さを薄く
しても、ダイアフラムの厚さを維持でき、バイポーラト
ランジスタのコレクタ抵抗を下げることができる。
【図面の簡単な説明】
【図１】本発明のシリコンダイアフラム圧力センサの製
造方法。
造方法。
【図２】本発明のシリコンダイアフラム圧力センサの製
造工程図。
造工程図。
【図３】本発明のシリコンダイアフラム圧力センサの製
造工程図。
造工程図。
【図４】従来のシリコンダイアフラム圧力センサの製造
工程図。
工程図。
１０１ Ｎ型Ｓｉ基板 １０２ Ｎ+ 埋込層 １０８ Ｐ型エピタキシャル層 １０９ 酸化膜 １１０ Ｓｉ基板 １１１ 酸化膜 １１２ ベース層 １１３ ピエゾ抵抗 １１４ エミッタ層 １１５ コレクタ取出し層 １１６ コンタクト孔 １１７ Ａｌ配線 １１８ パッシベーション膜 １１９ 窒化膜 １２０ 開孔部 １２１ ダイアフラム
Claims (1)
- 【請求項１】 第１導電型のＳｉ基板の裏面に第１導電
型の埋込層を形成する工程と、 前記裏面の所定部に選択的に溝を形成する工程と、 前記裏面に第２導電型のエピタキシャル層を形成する工
程と、 前記第２導電型のエピタキシャル層を所定の深さまで研
磨する工程と、 前記第２導電型のエピタキシャル層と他のＳｉ基板を酸
化膜を介して張り合わせる工程と、 前記第１導電型のＳｉ基板表面を前記第２導電型のエピ
タキシャル層が露出するまで研磨する工程と、 ピエゾ抵抗形成領域側の前記他のＳｉ基板に選択的に溝
を形成する工程とを有することを特徴とするシリコンダ
イアフラム圧力センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14342091A JPH05102494A (ja) | 1991-06-14 | 1991-06-14 | シリコンダイアフラム圧力センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14342091A JPH05102494A (ja) | 1991-06-14 | 1991-06-14 | シリコンダイアフラム圧力センサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102494A true JPH05102494A (ja) | 1993-04-23 |
Family
ID=15338337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14342091A Pending JPH05102494A (ja) | 1991-06-14 | 1991-06-14 | シリコンダイアフラム圧力センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102494A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897439A (ja) * | 1994-09-14 | 1996-04-12 | Delco Electron Corp | ワン・チップ集積センサ |
| US5595940A (en) * | 1994-05-25 | 1997-01-21 | Robert Bosch Gmbh | Method of producing micromechanical structures |
| US6104073A (en) * | 1996-07-31 | 2000-08-15 | Sgs-Thomson Microelectronics S.R.L. | Semiconductor integrated capacitive acceleration sensor and relative fabrication method |
| US9207137B2 (en) | 2013-12-18 | 2015-12-08 | Seiko Epson Corporation | Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object |
-
1991
- 1991-06-14 JP JP14342091A patent/JPH05102494A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5595940A (en) * | 1994-05-25 | 1997-01-21 | Robert Bosch Gmbh | Method of producing micromechanical structures |
| JPH0897439A (ja) * | 1994-09-14 | 1996-04-12 | Delco Electron Corp | ワン・チップ集積センサ |
| US6104073A (en) * | 1996-07-31 | 2000-08-15 | Sgs-Thomson Microelectronics S.R.L. | Semiconductor integrated capacitive acceleration sensor and relative fabrication method |
| US6232140B1 (en) | 1996-07-31 | 2001-05-15 | Sgs-Thomson Microelectronics S.R.L. | Semiconductor integrated capacitive acceleration sensor and relative fabrication method |
| US9207137B2 (en) | 2013-12-18 | 2015-12-08 | Seiko Epson Corporation | Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object |
| US9541460B2 (en) | 2013-12-18 | 2017-01-10 | Seiko Epson Corporation | Physical quantity sensor, pressure sensor, altimeter, electronic apparatus, and moving object |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5296730A (en) | Semiconductor pressure sensor for sensing pressure applied thereto | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
| JPS60158675A (ja) | ダイヤフラムセンサ | |
| EP0340904B1 (en) | Monolithic pressure sensitive integrated circuit and a process for manufacture thereof | |
| JPH0462877A (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| US4977101A (en) | Monolithic pressure sensitive integrated circuit | |
| GB2151398A (en) | A semiconductor pressure sensor and a method of manufacture thereof | |
| JPH05102494A (ja) | シリコンダイアフラム圧力センサの製造方法 | |
| JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
| JP3276146B2 (ja) | 半導体装置及びその製造方法 | |
| JP4845308B2 (ja) | 半導体センサ及びその製造方法 | |
| JP2600393B2 (ja) | 半導体加速度センサの製造方法 | |
| JPH05304304A (ja) | 半導体圧力センサとその製造方法 | |
| JPH06331471A (ja) | 半導体圧力センサ | |
| JPH04357882A (ja) | 半導体圧力センサの製造方法 | |
| JPS6097677A (ja) | 半導体圧力センサ | |
| JPH06221945A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP3085759B2 (ja) | 半導体素子の製造方法 | |
| JPH04359571A (ja) | 半導体圧力センサとその製造方法 | |
| JP2600422B2 (ja) | 半導体加速度センサの製造方法 | |
| JPH05114744A (ja) | 半導体圧力センサの製造方法 | |
| JPH09129897A (ja) | 半導体センサの製造方法 | |
| JP3070118B2 (ja) | 半導体加速度センサ | |
| JP2006145462A (ja) | 圧力センサ |