JP3085759B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP3085759B2
JP3085759B2 JP03308273A JP30827391A JP3085759B2 JP 3085759 B2 JP3085759 B2 JP 3085759B2 JP 03308273 A JP03308273 A JP 03308273A JP 30827391 A JP30827391 A JP 30827391A JP 3085759 B2 JP3085759 B2 JP 3085759B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
alignment mark
semiconductor
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03308273A
Other languages
English (en)
Other versions
JPH05121767A (ja
Inventor
康司 松見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP03308273A priority Critical patent/JP3085759B2/ja
Publication of JPH05121767A publication Critical patent/JPH05121767A/ja
Application granted granted Critical
Publication of JP3085759B2 publication Critical patent/JP3085759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば、シリコン半
導体基板にピエゾ抵抗素子と増幅回路を搭載する半導体
圧力センサのような、2つの基板を貼合わせ、この貼合
わせた基板に形成される半導体素子の製造方法に関する
ものである。
【0002】
【従来の技術】従来、この種の半導体圧力センサとして
は、特開平2−240971号公報、特開平2−224
277号公報に開示されているものがある。図4は第1
従来例の半導体圧力センサの製造方法の工程断面図であ
り、まず図4(a)に示すように、(100)の第1の
n型シリコン基板1(以下、単に基板という)にN+
込層3、P+ 埋込層5をそれぞれ形成後、P型エピタキ
シャル層7を成長し、その表面に酸化膜9を形成する。
【0003】次に、図4(b)に示すように、前記基板
1の表面に酸化膜19を形成した第2のn型シリコン基
板11を公知のウェハ直接接合法により、酸化膜9およ
び19が接するようにして、800℃〜1100℃の温
度で接合する。
【0004】続いて、図4(c)に示すように、第1の
基板1を研磨して所定の厚さに調整後、表面仕上げして
元の基板と同等の結晶面を得る。この後アイソレーショ
ン層20、続いて、ピエゾ抵抗素子21や増幅回路を構
成するバイポーラトランジスタなどの能動素子23を形
成する。
【0005】さらに、第2のn型基板11の裏面に酸化
膜9および19をストッパとしてシリコンエッチングを
行い、ダイアフラム50を形成する。
【0006】次に、第2従来例について図5の工程断面
図により説明する。この第2従来例は上記第1従来例と
は手順が異なり、図5(a)に示すように、P型基板1
01をn型基板102に酸化膜103を介して直接接合
し、P型基板101を研磨後、図5(b)に示すよう
に、埋込拡散層104を形成し、n型エピタキシャル層
105を成長する。以後の製法は前記第1従来例と同じ
であるので重複説明を避ける。
【0007】
【発明が解決しようとする課題】以上述べたいずれの従
来例の製造方法でも、ダイアフラム形成時に酸化膜をエ
ッチングストッパとして用いるために、エッチングの制
御性が優れているという特徴がある反面、以下に列挙す
るような問題がある。
【0008】(1).第1従来例では、ウェハを直接接
合した後に研磨するため、接合する前に形成した埋込層
の位置が不明となり、その後のマスクパターンの位置合
わせに重大な支障がある。また、接合前にエピタキシャ
ル層を形成しなければならず、工程が長くなる。
【0009】(2).第2従来例では、ウエハを直接接
合した後の研磨面に埋込層を形成するが、その後のマス
ク合わせには支障がないが、ウエハ接合した状態でエピ
タキシャル成長しなければならず、エピタキシャル成長
時の高温、長時間の熱処理の影響でストレスを受け易
く、また、工程も長くなる。
【0010】この発明は前記従来技術が持っている問題
点のうち、埋込層の位置が不明確となり、位置合わせが
できなくなるという問題点と、エピタキシャル層を成長
するために熱的ストレスの影響を受け易く、且つ工程も
長くなると言う問題点について解決した半導体圧力セン
サの製造方法を提供するものである。
【0011】
【課題を解決するための手段】この発明は前記問題点を
解決するために、第1の半導体基板の裏面に第1の合わ
せマークを設ける工程と、第1の合わせマークにて位置
決めして、第1の半導体基板の、表面側に拡散層を形成
する工程と、第1の半導体基板の表面側に第2の半導体
基板を貼り付ける工程と、第1の合わせマークに基づい
て第2の半導体基板に第2の合わせマークを形成する工
程と、第1の半導体基板の裏面を研磨する工程と、第1
の半導体基板に、第2の合わせマークにて位置決めして
半導体素子を形成する工程とを含むものである。
【0012】
【作用】この発明によれば、半導体圧力センサの製造方
法において、以上のような工程を導入したので、第1の
半導体基板の裏面に第1の合わせマークを設け、第1の
半導体基板の表面にP型拡散層を形成した後に、引き続
き第1の合わせマークを基準にN+ 埋込層を選択的に形
成する。
【0013】次いで、第1の半導体基板の表面に第2の
半導体基板を貼合わせてその貼合わせた第2の半導体基
板上に第1の合わせマーク基準に位置合わせして第2の
合わせマークを形成した後に第1の半導体基板を裏面か
ら所定の厚さまで研磨して除去し、その研磨した面に第
2の合わせマークを基準にして位置合わせすることによ
り、ピエゾ抵抗素子とトランジスタの各能動素子を形成
することにより、P- またはP+ およびN+ 型拡散層の
位置は第2の合わせマークを使用して容易にその位置を
認識し、且つ、エピタキシャル成長を必要としなくな
り、熱的ストレスの影響を低減するように作用し、した
がって前記問題点を除去することができる。
【0014】
【実施例】以下、この発明の半導体圧力センサの製造方
法の実施例について図面に基づいて説明する。図1
(a)ないし図1(c)はその一実施例の第1段の工程
断面図であり、まず図1(a)に示すように、第1の半
導体基板201の両面に厚さ1000Å程度の薄い酸化
膜202を形成する。この第1の半導体基板201とし
て、例えば、(100)n型で比抵抗5Ω−cm、厚さ
300μm程度の両面ミラーウエハを使用する。
【0015】次に、第1の半導体基板201の裏面の酸
化膜203に公知のホトエッチング技術を用いて第1の
合わせマーク204を形成する。
【0016】次に、図1(b)に示すように、第1の半
導体基板201の表面の全面に酸化膜203を通して、
公知のイオン打込み法、例えば、40KeV、5×10
12ions/cm2 の条件でBを注入し、アニールする
ことにより、P- 拡散層205を形成する。
【0017】次に、公知のホトリソ技術により、裏面の
第1の合わせマーク204を基準に位置合わせを行っ
て、レジストパターン(図示せず)を形成し、このレジ
ストパターンをマスクにイオン注入法でAsを100K
eV、5×1014ions/cm2の条件で注入し、アニー
ルすることにより、N+ 埋込層206を形成する。この
裏面の合わせマークに対して表面の位置合わせを行うに
は、市販の両面アライナで容易に可能である。
【0018】次に、図1(c)に示すように、あらかじ
め厚さ300Å程度の薄い酸化膜207を両面に形成し
た第2の半導体基板208を直接接合法等により100
0℃程度の温度で加熱して、前記第1の半導体基板20
1の表面に貼合わせ、一体化する。図1(c)中の符号
Xは貼合わせ面を示す。
【0019】この第2の半導体基板208は第1の半導
体基板201と同様に厚さ300μm程度の両面ミラー
ウエハを使用するが、その使用目的は第1の半導体基板
201の支持体およびダイアフラムを形成することにあ
り、P型でもN型でもよい。
【0020】次に、貼合わせた第2の半導体基板208
の表面の酸化膜207に第1の半導体基板201に設け
た第1の合わせマーク204を基準に位置合わせを行
い、第2の合わせマーク209を形成する。これによ
り、第1の合わせマーク204の機能は第2の合わせマ
ーク209に転写される。
【0021】次に、図2(a)ないし図2(c)に示す
この発明の第2段の工程に入り、まず、図2(a)に示
すように、第1の半導体基板201を図1(c)中の線
A1−A1で示す位置まで研磨することにより、除去す
る。この研磨および表面仕上げは単結晶シリコン基板の
製造と同様の方法で行うことが出来、通常のシリコン基
板と同様な結晶性を持つ単結晶面を得ることができる。
【0022】上記研磨後に残される第1の半導体基板2
01の厚さは圧力センサのダイアフラム面および増幅回
路の形成に使用するため、15〜30μm程度の厚さに
する。また、貼合わせ後に酸化膜203、207は完全
に一体化しているため界面は消失し、図2(a)に示す
ように、酸化膜210として表わされる。
【0023】次に、図2(b)に示すように、第1の半
導体基板201および第2の半導体基板208に新たに
酸化膜211を形成した後、まず第1の半導体基板20
1の面上に各素子領域を分離するために、アイソレーシ
ョン層212をP拡散層205に到達するように、選択
的に形成する。
【0024】続いて、ピエゾ抵抗拡散層213およびバ
イポーラトランジスタ用のベース層214、エミッタ層
215、コレクタ取出層216などの能動領域を形成
し、素子形成を完了する。
【0025】次に、図2(c)に示すように、各素子を
接続するための電極配線217を形成後、第1の半導体
基板201、第2の半導体基板208のそれぞれの面に
CVD法で窒化膜218を生成し、第2の半導体基板2
08側の窒化膜218を選択的に除去する。
【0026】この窒化膜218をマスクに露出した酸化
膜211をエッチングするとともに、続いてKOHを主
成分とするアルカリエッチング液で第2の半導体基板2
08のシリコンを酸化膜211でストップするまで異方
性エッチングを行うことにより、ワンチップ型半導体圧
力センサを完成する。
【0027】なお、上記実施例では、P拡散層を形成す
るために、第1の半導体基板201の全面にイオン注入
法でP型不純物を注入したが、図3に示すように、選択
的にP型不純物を導入し、P埋込層219を形成して、
上方方向から分離拡散を行うこともできる。これによっ
て分離拡散の時間を短縮することができることは言うま
でもない。
【0028】
【発明の効果】以上、詳細に説明したように、この発明
の製造方法によれば、第1の半導体基板の裏面に第1の
合わせマークを設けておき、この第1の合わせマークで
位置合わせしてPまたはPおよびN拡散層を選択的に形
成した後、第1の半導体基板の表面に第2の半導体基板
を貼合わせるとともに、第2の半導体基板の表面上に第
1の合わせマークを基準に第2の合わせマークを転写
し、その後、第1の半導体基板を裏面から所定の厚さま
で研磨するようにしたので、PまたはPおよびN拡散層
の位置は第2の合わせマークを使用して容易にその位置
を認識でき、しかもエピタキシャル層の成長を必要とし
ないので、熱的ストレスの影響を低減することが出来、
工程も簡略にできる。
【図面の簡単な説明】
【図1】この発明の半導体圧力センサの製造方法の一実
施例の第1段の工程断面図。
【図2】同上実施例の第2段の工程断面図。
【図3】この発明の第2の実施例を説明するための断面
図。
【図4】従来の半導体圧力センサの製造方法の工程断面
図。
【図5】従来の別の半導体圧力センサの製造方法の工程
断面図。
【符号の説明】
201 第1の半導体基板 202 酸化膜 203 酸化膜 204 第1の合わせマーク 205 P- 拡散層 206 N+ 埋込層 207 酸化膜 208 第2の半導体基板 209 第2の合わせマーク 210 酸化膜 211 酸化膜 212 アイソレーション層 213 ピエゾ抵抗拡散層 214 ベース層 215 エミッタ層 216 コレクタ取出層 217 電極配線 218 窒化膜 219 P+ 埋込層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の半導体基板の裏面に第1の合わせ
    マークを設ける工程と、 前記第1の合わせマークにて位置決めして、前記第1の
    半導体基板の、表面側に拡散層を形成する工程と、 前記第1の半導体基板の表面側に第2の半導体基板を貼
    り付ける工程と、 前記第1の合わせマークに基づいて前記第2の半導体基
    板に第2の合わせマークを形成する工程と、 前記第1の半導体基板の裏面を研磨する工程と、 前記第1の半導体基板に、前記第2の合わせマークにて
    位置決めして半導体素子を形成する工程と、 を含むことを特徴とする半導体素子の製造方法。
  2. 【請求項2】 請求項1記載の半導体素子の製造方法に
    おいて、前記半導体素子の形成後、前記第2の合わせマ
    ークにて位置決めして、前記第2の半導体基板にダイヤ
    フラムを形成する工程を、含むことを特徴とする半導体
    素子の製造方法。
JP03308273A 1991-10-29 1991-10-29 半導体素子の製造方法 Expired - Fee Related JP3085759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03308273A JP3085759B2 (ja) 1991-10-29 1991-10-29 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03308273A JP3085759B2 (ja) 1991-10-29 1991-10-29 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH05121767A JPH05121767A (ja) 1993-05-18
JP3085759B2 true JP3085759B2 (ja) 2000-09-11

Family

ID=17979042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03308273A Expired - Fee Related JP3085759B2 (ja) 1991-10-29 1991-10-29 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3085759B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856029B1 (en) * 2001-06-22 2005-02-15 Lsi Logic Corporation Process independent alignment marks

Also Published As

Publication number Publication date
JPH05121767A (ja) 1993-05-18

Similar Documents

Publication Publication Date Title
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
US5036021A (en) Method of producing a semiconductor device with total dielectric isolation
JP2940293B2 (ja) 半導体加速度センサの製造方法
JPS59117271A (ja) 圧力感知素子を有する半導体装置とその製造法
JPH05190872A (ja) 半導体圧力センサおよびその製造方法
JP2918299B2 (ja) 半導体圧力センサおよびそれを有する半導体装置の製造方法
JPH01318265A (ja) モノリシック感圧集積回路及びその製造方法
JPS6081839A (ja) 半導体装置の製造方法
JP2976929B2 (ja) 半導体装置の製造方法
JP3085759B2 (ja) 半導体素子の製造方法
JPS59217364A (ja) 半導体装置の製法
JPH0626254B2 (ja) 半導体圧力センサの製造方法
JP3276146B2 (ja) 半導体装置及びその製造方法
JPS6365679A (ja) 集積化半導体圧力センサ
JPH02219252A (ja) 半導体装置の製造方法
JPH05190873A (ja) 半導体圧力センサおよびその製造方法
JPS61182242A (ja) 半導体装置の製造方法
JPH01241168A (ja) バイポーラトランジスタおよびその製造方法
JPH05102494A (ja) シリコンダイアフラム圧力センサの製造方法
JPH05114744A (ja) 半導体圧力センサの製造方法
JP2674533B2 (ja) Soi基板及びこれを用いた半導体装置とその製造方法
JP2726861B2 (ja) 半導体圧力センサの製造方法
JPH03250666A (ja) 半導体膜の製造方法
JPH0945937A (ja) 3軸加速度センサの製造方法
JPH05304304A (ja) 半導体圧力センサとその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees