JPH0462877A - 半導体圧力センサおよびそれを有する半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はシリコン半導体基板にピエゾ抵抗素子を配置し
た半導体圧力センサおよびそれを組み込んだ半導体装置
の製造方法に関するものである。

［従来の技術］ 半導体圧力センサは（以下単に圧力センサと称す）小型
軽量で高性能、応答性に優れていることから、自動車、
計測分野、ＦＡ分野等で多用されるようになってきてい
る。

この種の圧カセンザは文献Ｔ、ＩＥＥ　Ｊａｐａｎ、Ｖ
ｏ１１０９−ＣＮｏ、１２（１９８９）Ｐ、８５５−８
５６で開示されているように、シリコンダイアフラム上
に形成したピエゾ抵抗素子の圧力による抵抗変化を利用
して、圧力を検出する構成が一般的である。

従来のこの種の圧カセンザの製法を第１の例として第３
図を用いて説明する。

まず（ａ）図のようにｎ形の結晶面（１００）のシリコ
ン基板１に熱酸化膜２を形成し公知のホトリソグラフィ
・エツチング技術（以下ホトエッチと略す）でピエゾ抵
抗素子を形成する領域の熱酸化膜２を選択的に除去した
後、イオン注入法または熱拡散法で不純物を導入し、ア
ニールして拡散層３を形成する。このとき拡散層３上及
び露出しているシリコン面には酸化性雰囲気でアニール
することにより、酸化膜が再度形成されるが、ここでは
図示していない。

次に（ｂ）図のように、拡散層３上に公知のホトエッヂ
技術でコンタクト窓４を開孔した後、Ａ１配線５及び素
子を保護するためのパッシベーション膜６を形成する。

パッシベーション膜６にボンディングワイヤ接続用の窓
７を開孔し、素子形成を完了する。８は拡散層３を形成
するときに基板裏面に形成された酸化膜である。

次に（ｃ）図のように、エレクトロンワックスを利用し
て基板１の表面に石英ガラス基板などを貼り付けて、基
板１の表面を保護した後、基板１の裏面にレジストをコ
ーティングする（石英ガラス基板、レジストは図示しな
い）。

次に両面マスクアライナ−を用いて、基板１の表面の拡
散層３の位置に合わせて基板１の裏面のレジストをパタ
ーンニングし、さらにレジストをマスクに裏面が酸化膜
８を選択的に除去する。

次に、レジストを除去し、裏面酸化膜８をマスクにに０
１１を主成分とするアルカリ性のエッチャントで所定の
時間異方性エツチングを行ない、ダイアフラム９を形成
する。アルカリ性のエッチャントでは結晶面の方位によ
ってエツチングレートが異なるため、（ｃ）図に示すよ
うに（１００）基板の場合、横方向にエツチングの遅い
（１１１）面が現われるため、７字溝状の側面ができる
。従ってダイアフラム９は図示したように台形状に仕上
げることができる。また、裏面酸化膜８で保護されエツ
チングされない基板１の部分はダイアフラム９をささえ
る台座９１として使用される。

この後、前記保護用の石英ガラス基板から基板１を分離
し、圧カセンザのチップが完成する。

半導体圧力センサはダイアフラム９面に圧力をかけたと
きにダイアフラム９面が歪み、その結果ピエゾ抵抗素子
となる拡散層３の抵抗変化を利用するものであり、台座
９１はダイアフラム９をささえると共に、圧力センサチ
ップをパッケージ等にマウントする際のチップ全体の強
度を確保するために所定の厚さが必要である。

半導体圧カセンザではこのダイアフラムの厚さ、及び表
面の素子に対する位置精度がその性能、例えば感度、応
答性や精度に大きく影響することから、厚さと位置精度
のコントロールが大変重要である。

以上は圧力センサのみの場合の説明であるが、この種の
圧力センサはシリコン基板を使うことから、他の半導体
素子と一体化していわゆるＬＳＩとして集積化すること
が盛んに行なわれている。その例としてバイポーラ型半
導体素子と一体化する従来の製法を第４図に示す。

まず（ａ）図のように公知のバイポーラ型ＩＣの工程と
同様の方法で、厚さ５００μｍ程度の（１００）のｐ型
基板１にｎ′″埋込層７２．ｎ型エピタキシャル層７３
．ｐ”″分離層７６とを順に形成する。次に（ｂ）図の
ように、前記エピタキシャル層７３上に約５０００人の
熱酸化膜２を形成し、公知のホトエッチ技術でピエゾ抵
抗素子を形成する領域及びバイポーラトランジスタのベ
ース層を形成する領域の熱酸化膜２を選択的に除去した
後、イオン注入法又は熱拡散法で不純物をそれぞれ導入
し、アニールしてピエゾ抵抗層３及びベース層７７を形
成する。このとき酸化性雰囲気でアニールすることによ
り露出しているシリコン面には酸化膜２が再度形成され
る。

続いて（ｃ）図のように公知の技術でバイポーラ１〜ラ
ンジスタのエミツタ層７８を形成しさらに続けてコンタ
クト窓４の開孔、ＡＩ配線５及び素子を保護するための
パッシベーション膜６を形成する。パッシベーション膜
６にボンディングワイヤ接続用の窓７を開孔し、素子形
成を完了する。また基板裏面にはこれらの過程で表面と
同様に裏面酸化膜８が形成されている。

次に（ｄ）図のように、エレクトロンワックス等を利用
して基板１の表面に石英ガラス基板などを貼り付けて、
基板１の表面を保護した後、基板１の裏面にレジストを
コーティングする（石英ガラス基板、レジストは図示し
ない）。次に両面マスクアライナ−を用いて、基板１０
表面のピエゾ抵抗層３の位置に合わせて基板１の裏面の
レジストをパターンニングし、さらにレジストをマスク
に裏面の酸化膜８を選択的に除去する。

次に、レジストを除去し、裏面酸化膜８をマスクにに０
１（を主成分とするアルカリ性のエラチャン１〜で所定
の時間異方性エツチングを行ない、ダイアフラム９を形
成する。

このときダイアフラム９の厚さを精度よく制御するため
に、あらかじめピエゾ抵抗層の直下にＰ４埋込層又はＮ
ゝ埋込層を形成しておき、エツチング速度の不純物濃度
依存性を利用したエッチストップ技術がよく用いられる
。アルカリ性のエッヂヤントでは結晶面の方位によって
エツチングレートが異なるため第１の従来例同様（１０
０）基板の場合横方向にエツチングの遅い（］、１１）
面が現われ、側面はテーパ状に仕上がる。

従って、ダイアフラム９は図示したように台形状に仕上
げることができる。

また、裏面酸化膜８で保護され、エツチングされない基
板１の部分はダイアフラム９をささえる台座９１として
の役割を果たして、回路素子が圧力によって影響される
のを防止している。

この後前記保護用の石英ガラス基板から基板１を分離し
、圧力センサのチップを完成する。

［発明が解決しようとする課題］ 以上述べた方法では次のような問題点がある。

１）シリコン基板では通常工程処理中の基板のワレやか
けを防ぐために例えば４′°φウエハでは４００〜５０
０μｒｎ程度の厚さを使用する。このためダイアフラム
形成に必要な３０〜５０ＬＬｍ程度の厚さまでエツチン
グするには長時間かかる上、厚さの制御性が極めて悪く
なる。またダイアフラム形成直前にパックラップなどを
利用して、基板裏面全体を２００μｍ程度研磨する方法
も考えられるが、裏面の酸化膜も除去されるため、酸化
膜を再度形成する必要があるなど実現性は困難である。

２）シリコン基板をあらかじめ２００μｍ程度にうずく
しておくと、前述したように工程中の基板のワレやかけ
などにより歩留が著しく低下する。

３）両面アラ−イナーは通常シリコン基板とマスクを密
着させる方式を使うので、シリコン基板やマスクに対す
るダメージが大きく歩留りが低下する。

また石英ガラス基板に貼付けたままで裏面のレジストコ
ーティングや両面アライナ−による合わせなどを行なう
ため、一般的な集積回路の製造方法よりその位置合わせ
精度やパターンニング精度が劣る。

この発明は以上述べた両面アライナ−を使用するために
物理的、機械的ダメージを与える結果歩留を低下させ、
さらに位置合わせ精度が劣るために合わせマージンが大
きいという問題と、ダイアフラムのエッチグ時間が長く
、厚さの制御性が劣り、又ダイアフラムのサイズが大き
くなるため高集積化が難しいという問題を除去するため
、両面アライナ−を不要とし、ダイアフラムの位置合わ
せ精度及びダイアフラムのエツチング制御性を向上し、
集積回路との同時形成が容易で高歩留が得られる優れた
製造方法を提供することを目的とする。

［課題を解決するだめの手段］ この発明は半導体圧力センサの製造方法に於いて基本と
して、工程の最初にシリコン基板上にダイアフラム形状
及び合わせマークを形成し、次に基板上の全面にポリシ
リコンを厚く成長させた後、基板の裏面より合わせマー
クが現われるまで研磨し、研磨面にピエゾ抵抗素子を形
成し、その後裏面のポリシリコンを除去するようにした
ものである。

後述する実施例で第１の実施例が上述の基本的技術であ
り、第２の実施例は合わせマークを半導体基板のグリッ
ドライン領域に設けた例、第３の実施例は外気汚染防止
のために絶縁膜として酸化膜の他に窒化膜を設けた例、
第４の実施例はバイポーラ型半導体素子と一体化した製
法例である。

［作用］ 本発明は前述のような製造方法としたため、以下のよう
な作用効果が実現できる。

１）ダイアフラムの厚さは合わせマークのパターン寸法
によって決定されるので、従来例のようにエツチングで
制御する必要はな（、非常に精度よくかつ薄く形成でき
る。

２）圧力を検出する拡散抵抗素子はダイアフラムを形成
するときに同時に設りた合わせマークを使って基板の表
面から位置合わせができるので、集積回路の製造で一般
的に使用されるアライナ−が使用でき極めて精度のにい
位置合わぜができ、両面アライナ−等は必要ない。

３）シリコン基板のダイアフラムは工程の最初で形成し
ているため、基板の厚さは薄くなっているが、基板の裏
面にポリシリコン層を裏打ちして支持体を設けであるの
で、Ｆ、−タルの厚さは通常の集積回路で使用する基板
の厚さと同等にでき、工程途中で基板の割れやカゲなど
により歩留が低下することを低減できる。

４）ダイアフラムの裏面は酸化膜でおおうようにしたの
で、ダイアフラムの裏面から外圧力をかける場合、圧力
雰囲気による汚染などに対して保護する効果があり信頼
性が向」−する。第３の実施のようにさらに窒化膜を設
Ｇつればなお一層向上する。

５）ダイアフラムは裏面の酸化膜で分離された構造、即
ち誘電体分離と同じ構造となるので、誘電体分離を使用
した集積回路と一体化することにより、集積化圧力セン
サの実現も容易となる。

６）第２の実施例のように合わせマークをグリッドライ
ンの全域に設ける、即合わせマークそのものをグリッド
ラインとすることにより、機械的なダイシングマシーン
によるスクライブが不要となる。

［実施例］ 本発明の基本的な製造方法を第１の実施例として第１図
に示す。

まず（ａ）図に示すように、一般的に集積回路の製造で
よく使われる例えば基板サイズ４゛φで厚さ５００μｍ
のｎ型の結晶面（１００）のシリコン基板１に約５００
０人の熱酸化膜２を形成し、公知のホトエッチ技術でダ
イアフラム形成領域及び後の拡散抵抗パターンを形成す
る際に使用する合わせマーク領域の上記熱酸化膜２を選
択的に除去し、従来例と同様にＫＯＨな主成分とするア
ルカリ系の異方性エッチャントで第１のシリコンエツチ
ングを行なう。第１のエツチング工程に於いて露出して
いるシリコンを１５０μｍ程度エツチングし、ダイアフ
ラム９及び合わせマーク］Ｏを形成する。このとき従来
例と同様に異方性エツチングによりダイアフラム９及び
合わせマーク１０の側面には（１１１）面が現われ、７
字溝の形状となる。

次に（ｂ）図のように、上記基板１上の露出しているシ
リコン面を再度熱酸化し、約５０００人程の酸化膜２１
を形成する。このとき、マスクとして用いた熱酸化膜２
を除去して基板１の表面全体に酸化膜２１を成長しなお
してもよい。

しかる後に再度ホトエッヂを行ない合わせマーク１０の
底面の酸化膜２１のみを選択的に除去し、続けて前述と
同様に第２のシリコンエツチングを行なう。これによっ
て合わせマーク１０の（１００１面は消失し、（１１１
１面だけによる７字溝となり、シリコンのエツチングは
ほとんど停止し、合わせマーク１０が完成される。

形成された合わせマーク１０について第２図を用いて詳
細に説明する。図は合わせマーク１０の拡大図であり、
第１のシリコンエツチングで形成された合わせマーク１
０の底面の酸化膜２１を選択的に除去したときの幅をＷ
とすると、第２のシリコンエツチングで得られた溝の深
さｄとの間には簡単な幾何学的関係が成り立つ。（参考
文献：沖電気研究開発、　Ｖｏｌ、　５１．Ｎｏ、　］
　［１２２］　（昭５９−８）　Ｐ、７ｌ−７４） ｄ　＝Ｗ／　２　ｔｏｎ５４．７６”Ｆｏ、７　Ｗ従っ
て幅Ｗの寸法を決めれば容易に深さｄが決定できる。例
えば幅Ｗが５０μｍであれば溝の深さｄは３５　Ｉｔ　
ｍに仕上がる。

これは（１１１）面と（１００）面のエツチング選択比
が充分大きく、（１００）面のエツチングが終了時点で
溝のエツチングがほぼ終了し、溝の深さｄが決まるから
である。

次に（ｃ）図のように、再度シリコンが露出している合
わせマーク１０の■溝部分に酸化膜２２を形成し、つい
で基板１の表面にＣＶＤ法によりポリシリコン層３０を
約３００μｍ成長させる。ここで使用するＣＶＤ法とし
てはＳｉＨ□Ｃ１２の水素還元反応が用いられ成長速度
は２〜５μｍ／分程度である。

次に（ｄｊ図のように、上記ポリシリコン層３０を成長
させた基板１の裏面を図中で示す点線の部分は即ち合わ
せマーク１０の７字溝の先端が現われるまで研磨除去す
る。この研磨技術は先述の文献沖電気研究開発Ｖｏ１．
５１　ＮＯ，１，Ｐ７４で開示されているように、誘電
体分離基板や単結晶シリコン基板を製造するのに使われ
るものであり、基準面作成、単結晶シリコン除去、ウェ
ハポリッシュなどの一連の工程を順に施して、シリコン
基板と同様な結晶性をもつ単結晶面かえられる。この研
磨によって基板１の厚さはダイアフラム９上で図に示し
たｄ（・３５μｍ）であり、また、その他の領域ではｄ
＋　　１５０μｍ＝　　１８５μｍとなっている。

次に（ｅ）図のように、研磨除去した上記基板１の表面
に熱酸化膜２３を約３０００人形成する。同時にポリシ
リコン側にも熱酸化膜２４が形成される。

その後（ｆ）図のように、基板１の単結晶面側に従来例
と同様にピエゾ抵抗素子となる拡散抵抗層３を作り、つ
いでコンタクト窓４を開孔、Ａ１配線５、パッシベーシ
ョン膜６を形成する。このとき拡散抵抗層３のパターン
形成は基板１の単結晶表面に露出している合わせマーク
１０を使って表面から位置合わせが行なわれるので、ダ
イアフラム９上の所定位置に正確に配置することができ
る。

次に（ｇ）図のように、素子形成が完了した基板１の表
面にレジストをコーティングしレジストをマスク材とし
て基板１の裏面のポリシリコン層９を前述のアルカリ性
エッチャントで、ダイアフラム９の領域中のポリシリコ
ン層９がなくなるまで除去し、圧力センサチップを完成
する。

従来例と同様に石英ガラスを表面に貼付けて表面を保護
する方法を用いてもよい。

ポリシリコン層９のエツチングは熱酸化膜２゜２１．２
２で停止するのでシリコン基板１がエラヂングされるこ
とばない。従ってダイアフラム９の厚さは合わせマーク
１０を形成したときの第２のシリコンエツチングで得ら
れた溝の深さｄと同じであり、本実施例では３５７２　
ｍに仕上がることになる。

第２の実施例は合わせマークをチップのグリッドライン
上に設けるようにしたものである。第１の実施例で説明
したように、合わせマークはグイアフラム形成後、さら
にエツチングを追加して形成するために、合わせマーク
の寸法りはダイアフラムの台座となる部分の基板の厚さ
をＤとしたとき Ｌ≧２　Ｄ　ｔａｎ５４．７°＝　　　と表わされる。

０．７ 従ってＤ＝１８５μｍとするとＬ≧２６５μｍ必要とな
り、合わせマークに必要な領域はかなり大きくなる。従
って各チップ内に合わせマークを設けると合わせマーク
の占有面積が大きくなりチップの収率を落とすことにな
る。

かかる欠点を改良した第２の実施例を第５図を用いて説
明する。（ａ１図はダイアフラム形成時に形成する合わ
せマークをグリッドラインの全域に設けた例を示す。第
１の実施例と同様にダイアフラム９を形成後、第２のシ
リコンエツチングを行ない、合わせマーク１０を完成し
た状態を示す。

２３は熱酸化膜、１はｎ型Ｓｊ基板である。（ｂ）図は
（ａ）図の基板を表面から見た図であり、合わせマーク
１０とグリッドラインが同時に形成されていることを示
す。図中矢印で示したＡＡ’　に於ける断面図が（ａ）
図と等価である。これ以降の工程は第１の実施例と同様
であるため途中の工程は省略し、（ｃ）図に素子形成を
完了した基板をワックス６０を用いて石英ガラス基板５
０に貼り付けて裏面のポリシリコンを除去した状態を示
す。図中では合わせマーク１０の■溝頂部に酸化膜２３
が残っているが、その厚さはＩＬＬｍ以下と薄く各デツ
プを接続する強度はない。

第２の実施例ではチップを分割するためのグリッドライ
ン上に合わせマークを設けたため合わせマークの占有面
積によりチップの収率を落とすことがな（なり、またダ
イシンクマシーンによる機械的なスクライブが不要とな
り、チップのかけやワレを低減でき、さらにはスクライ
ブ時の機械的な歪がピエゾ抵抗素子に及ぼす影響を完全
になくすことができる。なおこの第２の実施例は、以下
に述べる第３、第４の実施例にも適応できることは勿論
である。

第６図は本発明の第３の実施例であり、絶縁膜として酸
化膜の他に窒化膜も使用し、ダイアフラム部の外気汚染
保護を一層向上したものである。

以下第６図により説明する。

（ａ）図は第１の実施例と全く同様の工程である。即ち
、基板１上に酸化膜２を形成して、ダイアフラム９、合
わせマーク１０の部分をエツチング形成する。

次に（ｂ）図のように、上記基板１上の露出しているシ
リコン面を再度熱酸化して約２０００人の熱酸化膜２１
を形成し、さらに続けて約５００人の窒化膜（５ｉ３Ｎ
４）　５０を全面に形成する。

続いて（ｃ）図のように、公知のホトエッチでダイアフ
ラム２１面金体及び合わせマーク１０の側面の窒化膜５
０が残るように選択エッチし、続けて該窒化膜５０をマ
スクにして、合わせマーク１０の底面の酸化膜２１をエ
ツチング除去する。

このとき厚い酸化膜２もエツチングされるが、その厚さ
は６０００Å以上と厚いので４０００人程度程度ことに
なる。しかる後に前述と同様に第２のシリコンエツチン
グを行なう。これによって合わせマーク１０の（１００
）面は消失しく１１１）面だけによる７字溝となる。

（ｄ）図から（ｇ）図までは、窒化膜５０が形成されて
いる違いのみで工程としては第１の実施例の工程を示し
た第１図の（Ｃ）図から（ｆ）図までと同様であるので
詳しい説明は省略するが、概括すれば、（ｃ）図までに
形成された基板上にポリシリコン層３０を堆積し、裏面
を（ｅ）図の破線で示したところまで研磨除去し、酸化
膜２３形成、ピエゾ抵抗素子の拡散層３を形成し、（ｇ
）図のようにＡ１配線５、パッシベーション膜６を形成
する。

次に（ｈ）図のように、上記素子形成が完了した基板１
の表面にレジストをコーティングしレジストをマスク材
として基板１の裏面のポリシリコン層９を前述のアルカ
リ性エッチャントで、ダイアフラム９の領域中のポリシ
リコン層９がな（なるまで除去する。

従来例と同様に石英ガラスを表面に貼付けて表面を保護
する方法を用いてもよい。

ポリシリコン層９のエツチングは窒化膜５０で停止する
のでシリコン基板１がエツチングされることはない。従
ってダイアフラム９の厚さは合わせマーク１０を形成し
たときの第２のシリコンエツチングで得られた溝の深さ
ｄと同じであり、本実施例では３５μｍに仕上がること
になる。

次に（ｉ）図のように窒化膜５０をマスクにダイアフラ
ムの台座部分の厚い酸化膜２をフッ酸系のエッチャント
でエツチング除去した後、表面のレジストを除去し、圧
力センサチップを完成する。

これによりダイアフラム面は酸化膜２１及び窒化膜５０
の積層で完全に保護されることになり、又台座部分の表
面はシリコンが露出し、デツプをパッケージに実装する
際に台座部分のシリコンがパッケージの金属と容易に共
晶反応をおこすことができ、従来技術と同様にダイスボ
ンディングが可能となる。

第７図は本発明の第４の実施例であり、圧力センサとバ
イポーラ型半導体素子を同一基板に集積化する工程を示
すもので、従来例の第２の例（第４図）に対応するもの
である。

同図の（ａ）図は第１、第３の実施例と全（同様である
ので説明は省略する。

その後（ｂ）図のように、上記基板１上の露出している
シリコン面を再度熱酸化して約２０００人の熱酸化膜２
１を形成し、続いて公知のホトエッチで合わせマーク１
０の底面の酸化膜２１を選択的にエツチング除去する。

しかる後に前述と同様に熱酸化膜２，２１をマスクに第
２のシリコンエツチングを行なう。これによって合わせ
マーク１０の（１００）面は消失しく１１１）面だけに
よる７字溝となる。

次に（ｃ）図のように、再度シリコンが露出している合
わせマーク１０の■溝部分に約２０００人の酸化膜２２
を形成し、さらに続けて約８００人の窒化膜（Ｓｚ３Ｎ
４）　５０を全面にＣＶＤ法で形成する。ついで公知の
ホトエッチで合わせマーク１ｏの全面及び第１のダイア
フラム９の側面を残すように窒化膜５０を選択的にエツ
チング除去する。

この後、基板１の全面にＣＶＤ法によりポリシリコン層
３０を３００μｍ程度に厚（成長させ、かつ成長面を平
坦化研磨して基板１からの厚さを２５０μｍ程度に調整
する。

ここで使用するＣＶＤ法としてはＳｉＨ□Ｃ１□の水素
還元反応が用いられ成長速度は２〜５μｍ／分程度であ
る。

次いで（ｄ）図のように、第１、第３の実施例同様、上
記ポリシリコン層３０を成長させた基板１の裏面を図中
で示す点線の部分即ち合わせマーク１０の７字溝の先端
が現われるまで研磨除去する。この研磨によって基板１
の厚さは第１のダイアフラム９上で第２図に示したｄ　
（＝３５μｍ）でありその仕上り精度は±５ｇｍ程度で
ある。またその他の領域ではｄ＋１５０μｍ＝１８５μ
ｍとなっている。従ってポリシリコン層３０も含めて基
板全体の厚さは４３５μｍとなる。

次に（ｅ）図のように、研磨除去した上記基板１の表面
の第１のダイアフラム９上及び次工程で形成する分離層
形成領域にＰ＋埋込層７１、並びにバイポーラトランジ
スタ形成領域にＮ＋埋込層７２を公知の酸化膜をマスク
にした選択拡散を用いてそれぞれ形成する。

例えばピ埋込層７１はシート抵抗２００Ω／口、接合深
さ２μｍ、Ｎ＋埋込層７２はシート抵抗２０Ω／口、接
合深さ４μｍ程度に形成する。このとき、Ｐ“埋込層７
１及びＮ＋埋込層７２は合わせマーク１０の７字溝の先
端７４を使用して位置合わせするこよにより、第１のダ
イアフラム９に対して正確にその位置を決定することが
できる。

その後基板表面の酸化膜を除去した後、比抵抗２Ωｃｍ
、厚さ１０　／Ｌｍ程度のｎ型エピタキシャル層７３を
形成する。合わせマーク１０の先端７４はエピタキシャ
ル層７３の成長中も引継がれてエピタキシャル層７３の
表面に露出するので、これ以降の工程で合わせマークと
して使用してもよいし、また公知のＩＣの製法で使用さ
れるようにＰ＋埋込層７１．Ｎ”″埋込層７２を形成す
る際の段差を利用して合わせマークを作り直して使用し
てもよい。

前記エピタキシャル層７３に酸化膜７５を形成した後、
（ｆ）図のように分離層７６をＰ′″埋込層７７に接続
するように選択形成する。これ以降の素子形成工程は従
来技術と全く同様であるので説明を簡略化する。３はピ
エゾ抵抗素子となる拡散抵抗層であり、前記の合わせマ
ークを使用して第１のダイアフラム９上の所定位置に正
確に配置される。７７．７８．７９はそれぞれバイポー
ラトランジスタのベース層、エミツタ層、コレクタ層と
り出し拡散層であり、８ｏは回路構成用の拡散抵抗であ
りいずれも選択的に拡散して形成する。

各素子の拡散層上にコンタクト窓を開孔し、続いて電極
配線５、パッシベーション膜６、配線とり出し用のボン
ディングパット７を形成してピエゾ抵抗素子２００、Ｎ
ＰＮバイポーラトランジスタ３００、拡散抵抗素子４０
０は完成する。ＮＰＮバイポーラトランジスタ３００、
拡散抵抗４００は圧力による影響がないように基板１の
厚い部分である台座９１上に配置される。

次に（ｇ）図に示すように、上記素子形成が完了した基
板１の表面にワックス８５をコーティングしワックス８
５をマスク材として基板１の裏面のポリシリコン層３０
を前述のアルカリ性エッチャントで第１のダイアフラム
９の領域中のポリシリコン層３０がなくなるまで除去す
る。

従来例と同様に石英ガラスを表面に貼付けて表面を保護
する方法を用いてもよい。

ポリシリコン層３０のエツチングは熱酸化膜２２１及び
窒化膜５０で停止するのでシリコン基板１がエツチング
されることはない。従って第１のダイアフラム９の厚さ
は合わせマーク１０を形成したときの第２のシリコンエ
ツチングで得られた溝の深さｄと同じであり、本実施例
では３５μｍに仕上がることになる。またその仕上り精
度は前述したように±５μｍ程度である。

次にワックス８５及び窒化膜５０をマスクに第１のダイ
アフラム９面の厚さ２０００人の熱酸化膜２１をフッ酸
系のエッチャントでエツチング除去する。このとき熱酸
化膜２も同時にエツチングされるが、熱酸化膜２は厚さ
が６０００Å以上あり、４０００Å以上残ることになる
。

続いて前述のアルカリ系の異方性エチャントでＰ＋埋込
層に到達するまで第３のシリコンエツチングを行なう。

不純物濃度によってエツチングレートが異なるエッチャ
ントとしてはに０１］系がよ（知られておりＰ′″埋込
層７１に到達するとほとんどエツチングがストップし、
第２のダイアフラム９２を形成する。このようにＫＯＨ
系のエッチャントではＰ＋不純物濃度が高いとエッチレ
ートが極めて遅くなり、Ｐ′″埋込層７１がストッパー
として働（ため、第２のダイアフラム９２の厚さはＰ＋
埋込層７１の拡散深さｄ、とエピタキシャル層の厚さｄ
２によって決定される。ｄ、、ｄ２の精度は集積回路の
製造プロセスでは一般的に±５％以内に制御されるので
、例えば本実施例ではｄ　＋　＝　２　Ｂ　ｍ　、　ｄ
　２　＝　１０　μｍであるから、そのバラツキは±０
．６μｍとなり極めて高精度に厚さを決定することがで
きる。

次に（ｈ）図のように、ワックス８５及び窒化膜５０を
マスクにダイアフラム９の台座９１領域上の熱酸化膜２
をフッ酸系のエッチャントでエツチング除去した後表面
のワックス８５を除去し圧力センサのチップを完成する
。

これによって台座９１の表面は基板のシリコンが露出し
、チップをパッケージに実装するさいに台座部分のシリ
コンがパッケージの金属と容易に共晶反応をおこすこと
ができ、従来技術を同様のダイスボンディングが可能と
なる。

本方法では台座９１上の酸化膜を除去したが、ガラスシ
ール等の方法を用いる場合には酸化膜の除去しな（でも
よい。

［発明の効果］ 以上詳細に説明したようにこの発明によれば基本として
、工程の最初にシリコン基板上にダイアフラムを形成し
、かつその厚さおよび抵抗素子の位置合わせな決定する
合わせマークを設け、またシリコン基板の裏面にポリシ
リコン層を成長させて基板の支持体を設けた後シリコン
基板を研磨するようにしたので、以下の効果が期待でき
る。

１）ダイアフラムの厚さは合わせマークのパターン寸法
によって決定されるので、従来例のようにエツチングで
制御する必要はな（、非常に精度よ（かつ薄く形成でき
る。

２）圧力を検出する拡散抵抗素子はダイアフラムを形成
するときに同時に設けた合わせマークを使って基板の表
面から位置合わせができるので、集積回路の製造で一般
的に使用されるアライナ−が使用でき極めて精度のよい
位置合わせができ、両面アライナ−等は必要な（歩留も
向上できる。

３）シリコン基板のダイアフラムは工程の最初で形成し
ているため、基板の厚さは薄くなっているが、基板の裏
面にポリシリコン層を裏打ちして支特休を設けであるの
で、トータルの厚さは通常の集積回路で使用する基板の
厚さと同等にでき、工程途中で基板の割れやカゲなどに
より歩留が低下することを低減できる。

４）本発明の上記効果より、ダイアフラムの厚さを精度
よく、再現性よ（薄（形成でき、かつ集積回路技術の微
細加工技術を導入することにより超小型軽量、高感度、
高応答、高精度なシリコン圧カセンザ用チップの製造が
可能となる。

５）ダイアフラムの裏面は酸化膜でおおわれているので
、ダイアフラムの裏面から外圧力をかける場合、圧力雰
囲気による汚染などに対して保護する効果があり信頼性
が向上する。第３の実施例のように窒化膜を設ければな
お一層保護効果が向上する。

６）ダイアフラムは裏面の酸化膜で分離された構造、即
ち誘電体分離と同じ構造であり、誘電体分離を使用した
集積回路と一体化することにより、集積化圧力センサの
実現が第４の実施例のように容易となる。

７）第２の実施例のように合わせマークをグリッドライ
ンの全域に設ける、即ち合わせマークそのものをグリッ
ドラインとすれば、機械的なダイシングマシーンによる
スクライブが不要となる。例えば、石英ガラス基板など
に貼付けて裏面のポリシリコン層を全部除去する方法で
チップの分割ができ、フィルムキャリヤ技術等により石
英ガラス基板から直接チップをフィルム」二にボンディ
ングすることが可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例の工程断面図、第２図は
合わせマーク部詳細説明図、第３図は第１の従来例の工
程断面図、第４図は第２の従来例の工程断面図、第５図
は本発明の第２の実施例構造図、第６図は本発明の第３
の実施例の工程断面図、第７図は本発明の第４の実施例
の工程断面図である。 １・・・半導体基板、２，２１．２３・・・酸化膜、３
・・・拡散層（ピエゾ抵抗素子）、４・・・コンタクト
窓、５・・・Ａ１配線、６・・・パッシベーション膜、
９９２・・・ダイアフラム、１０・・・合わせマーク、
３０・・・ポリシリコン層、５０・・・窒化膜、７１・
・・Ｐ゛埋込層、７２・・・Ｎ＋埋込層。

Claims (6)

【特許請求の範囲】
1. （１）半導体圧力センサの製造方法として、まず半導体
   基板上にダイアフラム形状および合わせマークを形成し
   、次にその基板上全面にポリシリコンを形成した後、該
   基板の裏面より前記合わせマークの一部が現われるまで
   研磨し、その研磨した側の面にピエゾ抵抗素子を形成し
   、その後前記ポリシリコンを除去するようにしたことを
   特徴とする半導体圧力センサの製造方法。
2. （２）半導体圧力センサの製造方法において、（ａ）半
   導体基板上に形成した絶縁膜を選択的に除去し、該絶縁
   膜をマスクとして、ダイアフラム構造および合わせマー
   クを形成する工程、 （ｂ）前記基板上に再度絶縁膜を形成し、前記合わせマ
   ークの底部の該絶縁膜を除去した後、残った該絶縁膜を
   マスクとして前記合わせマークをＶ溝形状とする工程、 （ｃ）次に再び前記基板上に絶縁膜を形成し、その上全
   面にポリシリコン層を堆積する工程、（ｄ）該ポリシリ
   コン層を堆積した基板の裏面を前記合わせマークの先端
   が露出するまで研磨除去する工程、 （ｅ）前記研磨除去した面に絶縁膜を形成し、前記露出
   した合わせマークで位置合わせした上、該絶縁膜を選択
   的に除去し、残った該絶縁膜をマスクにしてピエゾ抵抗
   素子としての拡散層を形成する工程、 （ｆ）前記拡散層上にコンタクト窓を開け、金属配線を
   形成し、パッシベーシヨン膜を形成する工程、 （ｇ）その後、前記ポリシリコン層を前記ダイアフラム
   内の該ポリシリコン層がなくなるまで除去する工程、 以上の工程を含むことを特徴とする半導体圧力センサの
   製造方法。
3. （３）半導体圧力センサの製造方法において、（ａ）半
   導体基板上に形成した第１の絶縁膜を選択的に除去し、
   該第１の絶縁膜をマスクにして、ダイアフラム構造およ
   び合わせマークを形成する工程、 （ｂ）前記基板上に再度第１の絶縁膜を形成し、その上
   に第２の絶縁膜を形成して、該第２の絶縁膜を前記ダイ
   アフラム面全体および前記合わせマークの側面に残すよ
   う選択エッチングし、次いで該第２の絶縁膜をマスクに
   して前記合わせマークの底部の前記第１の絶縁膜を除去
   した後、前記合わせマークをＶ溝形状とする工程、 （ｃ）次に再び前記基板上に絶縁膜を形成し、その上全
   面にポリシリコン層を堆積する工程、（ｄ）該ポリシリ
   コン層を堆積した基板の裏面を、前記合わせマークの先
   端が露出するまで研磨除去する工程、 （ｅ）前記研磨除去した面に再度第１の絶縁膜を形成し
   、前記露出した合わせマークで位置合わせした上、該絶
   縁膜を選択的に除去し、残った該絶縁膜をマスクにして
   ピエゾ抵抗素子としての拡散層を形成する工程、 （ｆ）前記拡散層上にコンタクト窓を開け、金属配線を
   形成し、パッシベーション膜を形成する工程、 （ｇ）その後、前記ポリシリコン層を前記ダイアフラム
   内の該ポリシリコン層がなくなるまで除去する工程、 （ｈ）前記ポリシリコン層を除去した面の前記第１の絶
   縁膜を前記第２の絶縁膜をマスクとしてエッチング除去
   する工程、 以上の工程を含むことを特徴とする半導体圧力センサの
   製造方法。
4. （４）合わせマークを半導体基板のグリッドライン領域
   に設けたことを特徴とする請求項１、請求項２または請
   求項３記載の半導体圧力センサの製造方法。
5. （５）半導体圧力センサを有する半導体装置の製造方法
   において、 （ａ）半導体基板上に形成した第１の絶縁膜を選択的に
   除去し、該第１の絶縁膜をマスクにしてダイアフラム構
   造および合わせマークを形成する工程、 （ｂ）前記基板上に再度第１の絶縁膜を形成し、前記合
   わせマークの底面の該絶縁膜を選択的に除去し、該合わ
   せマークをＶ溝形状とする工程、（ｃ）前記合わせマー
   クおよびダイアフラムの側面に第２の絶縁膜を選択的に
   形成した後、基板表面全面にポリシリコン層を堆積する
   工程、 （ｄ）該ポリシリコン層を堆積した基板の裏面を、前記
   合わせマークの先端が露出するまで研磨除去する工程、 （ｅ）前記研磨除去した面に再度第１の絶縁膜を形成し
   、前記露出した合わせマークで位置合わせした上、該絶
   縁膜を選択的に除去し、残った該絶縁膜をマスクにして
   ピエゾ抵抗素子およびトランジスタとして必要な埋込拡
   散層を形成した後、前記絶縁膜を除去してエピタキシャ
   ル層を形成し、該エピタキシャル層に素子形成を行なう
   工程、（ｆ）その後、前記ポリシリコン層を前記ダイア
   フラム内の該ポリシリコン層がなくなるまで除去する工
   程、 （ｇ）前記ポリシリコン層を除去した基板の前記ダイア
   フラム面の前記第１の絶縁膜を、前記第２の絶縁膜をマ
   スクにして選択的に除去する工程、 （ｈ）前記ダイアフラム内に前記第２の絶縁膜をマスク
   にして、二重構造のダイアフラムを形成する工程、 以上の工程を含むことを特徴とする半導体圧力センサを
   有する半導体装置の製造方法。
6. （６）合わせマークを半導体基板のグリッドライン領域
   に設けたことを特徴とする請求項５記載の半導体圧力セ
   ンサを有する半導体装置の製造方法。