DE4418163B4

DE4418163B4 - Verfahren zur Herstellung von mikromechanischen Strukturen

Info

Publication number: DE4418163B4
Application number: DE4418163A
Authority: DE
Inventors: Hans-Peter Dipl.-Ing. Dr. Trah; Franz Dr. Laermer; Andrea Schilp
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1994-05-25
Filing date: 1994-05-25
Publication date: 2007-04-05
Anticipated expiration: 2014-05-26
Also published as: JPH07321345A; DE4418163A1; US5595940A

Abstract

Verfahren zur Herstellung von wenigstens einer mikromechanischen Struktur auf der Oberfläche eines wenigstens eine integrierte Schaltung (IC) aufweisenden Halbleiterbauelements, wobei die mikromechanische Struktur und die integrierte Schaltung auf der Oberfläche des Halbleiterbauelements wenigstens teilweise übereinander angeordnet sind, wobei das Verfahren die Schritte beinhaltet, dass
– auf das Halbleiterbauelement mittelbar oder unmittelbar eine Metallschicht (22) aufgebracht wird,
– auf die Metallschicht (22) wenigstens eine strukturierbare Schicht aufgebracht wird,
– in die wenigstens eine strukturierbare Schicht mittels eines Plasmaätzprozesses eine Negativform strukturiert wird,
– in die Negativform die mikromechanische Struktur galvanisch aufgewachsen wird,
– und die Negativform danach zumindest teilweise entfernt wird.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von mikromechanischen Strukturen.
Stand der Technik
Es ist bekannt, auf der Oberfläche von Halbleiterbauelementen, beispielsweise von integrierte Schaltungen (IC) aufweisenden Silizium-Wafern, mikromechanische Strukturen aufzubringen. Diese können beispielsweise als kapazitive Beschleunigungssensoren, die aus einer federnd aufgehängten seismischen Masse sowie einer Kammstrukturanordnung zur kapazitiven Auswertung der beschleunigungsbedingten Auslenkung der seismischen Masse bestehen, ausgebildete freibewegliche Sensorelemente sein.
Die traditionellen Verfahren der Oberflächen-Mikromechanik benutzen zur Realisierung solcher Bau elemente beispielsweise in den Waferaufbau integrierte Opferschichten und darüber aktive Silicium-Schichten, zum Beispiel aus Polysilizium über Siliziumoxid-Inseln, so daß ein massiver Eingriff in den IC-Prozeß vorgenommen werden muß.
Nach einem weiteren bekannten Herstellungsverfahren werden diese Sensorelemente mit Hilfe der LIGA-Technik in galvanisch abgeschiedenen Metallschichten realisiert. Beim LIGA-Verfahren werden durch mit Synchrotronbelichtung hergestellte hohe Röntgenresiststrukturen galvanisch abgeformt und hieraus zunächst eine erste Prägeform gewonnen. Diese Prägeform wird anschließend zum Prägen unter hohem Druck von auf Wafern aufgebrachten Polymerschichten benutzt, die somit eine Negativform ergeben, die anschließend galvanisch aufgefüllt wird. Die Polymerform wird im Anschluß zerstört, so daß das Sensorelement freiliegt. Hierbei ist nachteilig, daß eine Synchrotronbelichtung nur unter großem und damit kostspieligem Aufwand mittels zusätzlicher, für eine Hableiterbauelement-Herstellung nicht fertigungsüblichen Synchrotronanlagen durchgeführt werden kann. Weiterhin besteht durch die hohen Prägedrücke während des Abprägens der Negativstrukturen die Gefahr der Zerstörung des Wafers, der Prägeform bzw. der in dem Wafer integrierten elektronischen Schaltungen. Weiterhin ist eine genaue Justage beim Prägen der Sensorelemente zu den auf den Wafern enthaltenen Schaltungen problematisch. Durch eine Abnutzung der Prägeform ist es erforderlich; durch Umprägen mehrere Tochterformen zu erstellen, bevor die eigentliche Herstellung der Sensorelemente stattfinden kann.

Die Patentschrift US 5 194 402 A beschreibt ein Verfahren zur Herstellung einer Sensorstruktur und einer zugehörigen elektronischen Schaltung nebeneinander auf einem gemeinsamen Substrat. Dabei wird die Elektronik in bekannter Halbleitertechnik hergestellt. Die Mikrostrukturen werden hergestellt, indem zuerst eine Metallschicht abgeschieden und gegebenenfalls strukturiert wird. Anschließend wird ein Resist abgeschieden und in diesen hinein mittels Röntgenstrahlung eine Negativform für mikromechanische Strukturen hineinstrukturiert. Schließlich erfolgt in diese Negativform hinein eine galvanische Abscheidung der Mikrostrukturen. Die Mikrostrukturen werden auf dem Wafer neben der Elektronik gelegen hergestellt, weil das beschriebene Röntgenlithographieverfahren mit den Strukturen der Elektronik unverträglich ist.

Aus der Offenlegungsschrift DE 35 25 067 A1 ist ein Verfahren zur Herstellung eines strukturierten Absorbers für eine Röntgenstrahllithografiemaske bekannt. Dabei wird auf einem Siliziumsubstrat eine Schichtenfolge aufgebracht, die eine fest haftende, strukturierte Polymerschicht enthält als Form für die Absorberstruktur. In dieser Polymerform wird dann die Absorberstruktur vorzugsweise aus Gold galvanisch abgeschieden.

Die Funktion des Prozesses als Ganzes konnte bisher noch nicht praktisch nachgewiesen werden. In jedem Fall stellt das Prägen auf einem IC-Wafer einen gefährlichen Eingriff in den IC-Prozeß dar.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den im Anspruch 1 genannten Merkmalen bietet den Vorteil, daß die Herstellung der mikromechanischen Strukturen nicht von dem Prozeß der Herstellung der Halbleiterbauelemente mit den integrierten Schaltungen abhängig ist und an diesen keine zusätzlichen Randbedingungen stellt. Der Elektronikteil und der durch die mikromechanischen Strukturen gebildete Sensorteil sind prozeßtechnisch voneinander entkoppelt, so daß Weiterentwicklungen eines jeden Teiles unabhängig voneinander betrieben werden können. Ein wechselseitiger zusätzlicher Entwicklungsaufwand zur Anpassung eines neuen Elektronikteiles an ein neues Sensorteil und umgekehrt ist nicht erforderlich. Der Sensorteil kann somit ohne Zeitverzug mit dem jeweils neuesten, fortgeschrittensten Prozeß zur Herstellung von integrierten Schaltungen kombiniert werden. Im Gegensatz zum LIGA-Verfahren, das an sich ebenfalls eine additive Technik darstellt, werden nur Standardanlagen und -prozesse der IC-Technik eingesetzt und riskante Prozeßschritte mit hohem Ausfallrisiko, wie das Prägen, vermieden. Der Einsatz zusätzlicher, für die Herstellung der Halbleiterbauelemente vollkommen artfremder Verfahrensschritte wird somit vermieden. Es ist weiter möglich, Sensorstrukturen über aktive IC-Flächen anzuordnen und damit eine Mehrfachnutzung der Chipflächen zu erreichen. Der Sensor benötigt somit im Prinzip keine zusätzliche Fläche, da er über einen Teil der Fläche der elektronischen Schaltung plaziert wird.

Ein weiterer Vorteil besteht darin, daß alle Prozeßschritte zur Herstellung der mikromechanischen Strukturen zu den bereits vorhandenen Halbleiterbauelementen verträglich sind, also insbesondere bei niedrigen Temperaturen bis ca. 200°C ablaufen. Damit ist das nachträgliche Aufsetzen der mikromechanischen Strukturen auf fertigprozessierten Halbleiterbauelementen mit integrierten Schaltungen möglich. Eine Beeinflussung der integrierten Schaltungen ist, wie bei den bekannten Herstellungsverfahren, nicht gegeben. Darüber hinaus kann mit den Verfahrensschritten eine genaue Justage der mikromechanischen Strukturen zu den Kontaktflächen der integrierten Schaltungen einfach durchgeführt werden, so daß eine Ankopplung der Strukturen mit sehr hoher Genauigkeit erfolgen kann.

Das erfindungsgemäße Verfahren bietet eine wesentlich breitere Designfreiheit als die LIGA-Technik, da schmalere/kleinere Strukturen realisiert werden können.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den übrigen in den Unteransprüchen genannten Merkmalen.

Die Erfindung wird nachfolgend in Ausführungsbeispielen anhand der zugehörigen Zeichnungen näher erläutert. Es zeigen:
1 eine schematische Schnittdarstellung eines mit einer mikromechanischen Struktur versehenen Halbleiterbauelements und
2 ein Flussdiagramm eines Herstelllungsverfahrens des in 1 gezeigten Halbleiterbauelements.
Beschreibung der Ausführungsbeispiele
1 zeigt ein allgemein mit 10 bezeichnetes Halbleiterbauelement, das einen Silizium-Wafer 12 aufweist, der auch, hier nicht dargestellte, integrierte elektronische Schaltungen enthalten kann. Der Wafer 12 ist mit einer üblichen IC-Passivierung 14 versehen, die im Bereich eines hier angedeuteten Kontakt-Paris 16 wie üblich unterbrochen ist. Der oder die Kontakt-Paris 16 stellen eine elektrisch leitende Verbindung zwischen der in dem Wafer 12 integrierten elektronischen Schaltung und den später aufzubringenden Sensorelementen her. In einem Verfahrensschritt 50 (2) wird auf das Halbleiterbauelement 10 eine Schicht 18 eines Resists, beispielsweise eines durchsichtigen Fotolacks aufgebracht, zum Beispiel aufgeschleudert, und fotolithographisch strukturiert, so dass lediglich Bereiche 20 der Schicht 18 verbleiben. Die Bereiche 20 verbleiben dabei an den Stellen, an denen kein Kontakt einer nachfolgend aufzubringenden Metallschicht, die als plating base dient, mit der Oberfläche des Wafers 12 gewünscht wird. Die Bereiche 20 werden durch eine Maske markiert und die Schicht 18 entsprechend lithographiert. Bei der Maskierung ist zu beachten, dass die Kontakt-Pads 16 freibleiben, das heißt, dass über diesen keine Schicht 18 verbleiben darf. Die verbliebenen Bereiche 20 werden danach wärmebehandelt, beispielsweise bei ca. 200°C ausgehärtet.
In einem zweiten Verfahrensschritt 52 wird über dem Wafer 12 eine Metallschicht 22 abgeschieden, die die gesamte Oberfläche des Wafers 12 abdeckt. Die Metallschicht 22 wird beispielsweise aufgesputtert. Die Metallschicht 22 passt sich dabei der durch die Bereiche 20 und die Sensor-Kontakt-Pads 16 vorgegebenen Topographie an und überdeckt entsprechend diese Bereiche vollständig. Die Metallschicht 22 bildet mit den Sensor-Kontakt-Pads 16 eine elektrisch leitende Verbindung und stellt somit gleichzeitig den elektrischen Anschluss der aufzubringenden Sensorelemente dar.
In einem nächsten Verfahrensschritt 54 wird auf die Metallschicht 22 eine im Verhältnis dicke Schicht 24 aus Resist, beispielsweise durchsichtigem Fotolack, aufgebracht. Die Schicht 24 kann ebenfalls durch Aufschleudern, gegebenenfalls durch mehrmaliges nacheinanderfolgendes Aufschleudern aufgebracht werden, bis eine gewünschte Schichtdicke erreicht ist. Die Schichtdicke richtet sich nach der Höhe der später aufzubringenden Sensorelemente und beträgt beispielsweise ca. 10 bis 20 μm. Die Schicht 24 wird anschließend wärmebehandelt und beispielsweise bei einer Temperatur von ca. 200°C ausgehärtet.
In einem vierten Verfahrensschritt 56 wird auf die Schicht 24 eine Niedertemperaturplasmaschicht 26, beispielsweise eine dünne Plasmaoxid- oder Plasmanitridschicht, abgeschieden. Diese Schicht 26 wird beispielsweise bei einer Abscheide-Temperatur von ca. 200°C in einer Dicke von 200 nm bis 500 nm abgeschieden. Über die Niedertemperaturplasmaschicht 26 wird in einem nächsten Verfahrensschritt 58 eine dünne Schicht 28 aus einem Resist, beispielsweise einem durchsichtigen Fotolack, aufgebracht.
Die Schicht 28 wird mit Hilfe einer Maske belichtet, um so die späteren Bereiche des Sensorelements zu definieren. Diese Belichtung der Schicht 28 erfolgt in einem justierten Prozess und wird in einfacher Weise durch die Durchsichtigkeit der aufgebrachten Schichten 24, 26 und 28 unterstützt und ermöglicht so eine genaue Ausrichtung auf den Wafern 12. Die Justage auf den Wafern 12 wird einerseits durch die sichtbaren Bereiche der Kontakt-Pads 16 als auch durch die markanten Topographieunterschiede der Bereiche 20 ermöglicht. Darüber hinaus können weitere auf dem Halbleiterbauelement vorhandene Justagestrukturen, beispielsweise Justierkreuze usw. verwendet werden.
Nach dem Belichten der Schicht 28 werden die belichteten Bereiche in einem nächsten Verfahrensschritt 60 durch Entwickeln freigelegt und durch Ätzen der Schicht 26 bis auf die Schicht 24 in dieser eine entsprechende Maske 30 für das spätere Sensorelement erzeugt. In dem in 1 gezeigten Ausführungsbeispiel besteht das spätere Sensorelement aus einer kammartigen Struktur mit einer Vielzahl von ineinandergreifenden Fingern mit senkrechten Seitenwänden.
In einem nächsten Verfahrensschritt 62 wird mit Hilfe eines Plasmaätzprozesses die Schicht 24 bis zur Metallschicht 22 durchgeätzt, wobei die zuvor in den Schichten 26 und 28 erzeugte Maske 30 verwendet wird. Der Plasmaätzprozeß wird beispielsweise als Hochratenplasmaätzprozeß mit einer hochdichten Plasmaquelle, beispielsweise vom ECR-, PIE-, ICP-, oder Helicontyp durchgeführt. Hierbei können bei einem ionenunterstützten Ätzen bei hoher Ionendichte sehr hohe Ätzraten und eine hohe Anisotropie erreicht werden, so daß die Strukturierung der später das Sensorelement ergebenden Bereiche mit hoher Genauigkeit durchgeführt werden kann. Als Ätzgase werden beispielsweise ein Gemisch aus Argon Ar und Sauerstoff 0₂, insbesondere ein Gemisch von 150 sccm Argon mit 50 sccm Sauerstoff bei einem Druck von beispielsweise 10 μbar, eingesetzt. Zusätzlich kann ein geringer Anteil von Fluor enthaltenden Gasen, beispielsweise SF₄, CF₄, C₂F₆, CHF₃ usw. zugesetzt werden, um als "Scavenger" abgesputtertes Maskenmaterial flüchtig in der Gasphase zu halten und an der Deposition in den Strukturgräben zu hindern. Durch Einstellung bzw. Erhöhung der Ionendichte und der Ionenenergie während des Plasmaätzens und/oder durch Absenken der Temperatur des Wafers 12 während des Ätzens kann ein isotroper Prozeßanteil, das heißt ein seitliches Hinterätzen der Maske 30, reduziert werden. Hierdurch ist eine weitere Erhöhung der Strukturgenauigkeit möglich. Gleichzeitig kann die laterale Auflösung erhöht werden, das heißt der geringstmögliche Abstand zwischen zwei nebeneinander liegenden Strukturbereichen des späteren Sensorelements verkleinert werden. Während dieses Ätzprozesses werden in der Schicht 24 die in 1 angedeuteten senkrecht verlaufenden Gräben, Schluchten, Löcher oder ähnliches (Strukturen 32) strukturiert. Die Strukturen 32 werden dabei bis auf die Metallschicht 22 heruntergeätzt, so daß diese in den herausgeätzten Bereichen freiliegt. Gleichzeitig wird während des Ätzprozesses die obere Lack-Schicht 28 komplett abgeätzt.
Die erzeugten Strukturen 32 bilden eine Negativform des späteren Sensorelements und werden in einem nächsten Verfahrensschritt 62 galvanisch bis zu einer gewünschten Höhe aufgefüllt. Hierbei werden in den Strukturen 32 Galvanik-Elemente 34 aufgebaut, die mit der Metallschicht 22 verbunden sind.
In einem weiteren Verfahrensschritt 64 wird die verbliebene Masken-Schicht 26 entfernt, sowie die Schicht 24 aufgelöst, beispielsweise trocken in einem O₂-Plasma verascht. Die Metallschicht 22 wird in den Bereichen, in denen keine Galvanik-Elemente 34 vorliegen, abgeätzt. Schließlich werden die Bereiche 20 unterhalb der mit den Galvanik-Elementen 34 verbundenen Metallschicht 22 entfernt, beispielsweise verascht, die somit als sogenannte Opferschichtbereiche dienen. Nach Abschluß des Entfernens sämtlicher ursprünglich zur Strukturierung der Strukturen 32 bzw. zum Aufbau der Galvanik- Elemente 34 benötigten Schichten, liegt das von den Galvanik-Elementen bzw. das mit diesen verbundenen übriggebliebenen Metallschicht 22 gebildete Sensorelement frei. Dieses Sensorelement bildet in dem in 1 gezeigten Beispiel eine kammartige Struktur aus, kann jedoch jede andere beliebige Form aufweisen. Über die mit den Sensor-Kontakt-Pads 16 kontaktierten Bereiche der Metallschicht 22 ist das geschaffene Sensorelement mit der integrierten elektronischen Schaltung in dem Wafer 12 verbunden. Insgesamt kann somit mit einfachen modifizierten Verfahrensschritten, die prinzipiell bei der Herstellung der integrierten Schaltungen in den Wafern 12 bereits Anwendung finden, an jeder beliebigen Stelle auf dem Wafer 12 in jeder beliebigen Geometrie ein Sensorelement aufgebracht werden, ohne dass der Prozess des Aufbringens des Sensorelements unmittelbar mit dem Prozess der Herstellung der integrierten Schaltung gekoppelt ist. Somit ist eine gegenseitige Beeinflussung weitgehend ausgeschlossen.
Werden die geschaffenen Sensorelemente beispielsweise durch großflächigere Strukturbereiche der Strukturen 32 gebildet, beispielsweise bei seismischen Massen, ist es von Vorteil, wenn in diesen durch die beschriebenen Verfahrensschritte des Ätzens und Strukturierens eine Perforation geschaffen wird und diese auf die Metallschicht 22 übertragen wird, so dass die unter der Metallschicht 22 verbliebenen Bereiche 20 durch die Öffnungen der Perforation wesentlich schneller verascht werden können. Diese Perforationen sind ohne zusätzlichen Aufwand einfach in der Maske 30 entsprechend vorzu sehen. Somit ist eine Beschleunigung dieses Verfahrensschrittes möglich, wobei gleichzeitig mögliche negative Auswirkungen eines extrem langen Veraschens auf die Wafer 12 und den enthaltenen integrierten elektronischen Schaltungen weiter reduziert werden können.
Nach einem weiteren, nicht dargestellten Ausführungsbeispiel, ist es möglich, den Aufbau der Bereiche 20 gemäß dem Verfahrensschritt 50 einzusparen, indem die Metallschicht 22 während des Verfahrensschrittes 52 so aufgebracht wird, daß sie eine entsprechende Dicke aufweist, so daß aus der Metallschicht 22 die in dem dargestellten Beispiel von den Bereichen 20 gebildeten Abschnitte zeitgesteuert herausgeätzt werden können. Es erfolgt quasi eine selektive Unterätzung der Metallschicht 22 auf Zeit unter den geschaffenen Galvanik-Elementen 34, so daß diese entsprechend freiliegen. Dieses tunnelartige Unterätzen muß so erfolgen, daß zwar ein Freilegen der Sensorelemente erreicht wird, jedoch deren Befestigung mit der verbleibenden Metallschicht 22 nicht gefährdet ist. Hierbei wird ebenfalls mit Vorteil eine Perforation der aufgalvanisierten Galvanik-Elemente 34, die das spätere Sensorelement ergeben, erfolgen. Hinsichtlich einer Materialauswahl ist hier die Metallschicht 22 auf das Material der Kontakt-Pads 16 und der Galvanik-Elemente 34 abzustimmen, damit ein selektives Unterätzen erfolgen kann, ohne die Sensor-Kontakt-Pads 16 bzw. die Galvanik-Elemente 34 anzugreifen. Von Nachteil ist bei dieser Variante der direkte großflächige Kontakt der metal lischen Schicht 22 (plating base) mit der IC-Oberfläche.
Nach einem weiteren Ausführungsbeispiel ist vorgesehen, über die Metallschicht 22 eine dünne Niedertemperaturplasmaschicht 36, beispielsweise eine Plasmaoxid- oder Plasmanitridschicht (in 1 gestrichelt dargestellt) aufzubringen, auf der dann entsprechend die Schicht 24 aufgebracht wird. Hierdurch wird verhindert, dass beim Durchätzen der Schicht 24 auf der Metallschicht 22 überätzt werden muss. Durch ein Überätzen der Metallschicht 22 besteht die Gefahr einer Verunreinigung der Plasmaätzanlage durch abgesputtertes Metall. Die Zwischenschicht 36 sorgt dafür, dass statt dessen auf der neutralen Plasmaoxid- oder -nitridschicht 36 überätzt wird, die danach zum Beispiel nasschemisch wieder entfernt werden kann.
Die Erfindung beschränkt sich nicht auf das dargstellte Ausführungsbeispiel, sondern ist selbstverständlich bei jedem beliebigen Halbleiterbauelement 10 anwendbar, die sowohl passive als auch aktive Strukturen enthalten können. Durch Aufbauen von Sensorstrukturen über elektronischen Schaltungsbereichen kann die Waferoberfläche mehrfach benutzt werden, so dass auf die angeordneten Schaltungen entsprechende Sensorelemente direkt aufgesetzt werden können. Hierdurch wird der Flächenbedarf pro aus den Wafern 12 hergestelltem Chip erheblich reduziert, der Nutzen also erhöht.

Claims

Verfahren zur Herstellung von wenigstens einer mikromechanischen Struktur auf der Oberfläche eines wenigstens eine integrierte Schaltung (IC) aufweisenden Halbleiterbauelements, wobei die mikromechanische Struktur und die integrierte Schaltung auf der Oberfläche des Halbleiterbauelements wenigstens teilweise übereinander angeordnet sind, wobei das Verfahren die Schritte beinhaltet, dass – auf das Halbleiterbauelement mittelbar oder unmittelbar eine Metallschicht (22) aufgebracht wird, – auf die Metallschicht (22) wenigstens eine strukturierbare Schicht aufgebracht wird, – in die wenigstens eine strukturierbare Schicht mittels eines Plasmaätzprozesses eine Negativform strukturiert wird, – in die Negativform die mikromechanische Struktur galvanisch aufgewachsen wird, – und die Negativform danach zumindest teilweise entfernt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf das Halbleiterbauelement zunächst eine erste Schicht (18) eines Resist aufgebracht wird und in dieser Opferbereiche (20) und Schutzbereiche oder Abdeckungen strukturiert werden.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Metallschicht (22) auf das Halbleiterbauelement und die Bereiche (20) aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf die Metallschicht (22) eine Niedertemperaturplasmaschicht (36) aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf die Metallschicht (22) mittelbar oder unmittelbar eine zweite Schicht (24) eines Resist aufgebracht wird, deren Schichtdicke wenigstens der Höhe der mikromechanischen Strukturen entspricht.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass auf die Schicht (24) eine Niedertemperaturplasmaschicht (26) aufgebracht wird.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass auf die Niedertemperaturplasmaschicht (26) eine dritte Schicht (28) eines Resist aufgebracht wird.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass in den Schichten (26, 28) eine der wenigstens einen mikromechanischen Struktur entsprechende Maske (30) erzeugt wird.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass entsprechend der Maske (30) die zweite Schicht (24) und die Niedertemperaturplasmaschicht (36) strukturiert werden und die geschaffene Struktur (32) galvanisch aufgefüllt wird, wobei wenigstens eine galvanisch abgeformte mikromechanische Struktur (34) erzeugt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichten oder Bereiche (28, 26, 24, 36, 22, 20) zumindest teilweise weggeätzt, verascht und/oder aufgelöst werden.
Verfahren nach einem der Ansprüche 3 bis 10, dadurch gekennzeichnet, dass auf die Bereiche (20) verzichtet und die Opferbereiche durch die Metallschicht (22) selbst gebildet werden, wobei die Opferschicht selektiv zu den Strukturen (34) zeitgesteuert herausgeätzt werden.
Verfahren nach einem der Ansprüche, 9 bis 11 dadurch gekennzeichnet, dass in den galvanisch abgeformten Strukturen (34) Perforationen vorgesehen werden, die in die Metallschicht (22) übertragen werden, so dass unter der Metallschicht (22) vorgesehene Opferbereiche (20) schneller verascht werden können.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die wenigstens eine mikromechanische Struktur nachträglich auf ein fertig prozessiertes Halbleiterbauelement unter Verwendung von bei der Halbleiterbauelemente-Herstellung angewandten Prozessschritten, jedoch unabhängig vom eigentlichen Halbleiterbauelement-Herstellungsprozess aufgebracht wird.
Halbleiterbauelement mit wenigstens einer mikromechanischen Struktur, – wobei das Halbleiterbauelement wenigstens einen Wafer (12), Sensor-Kontakt-Pads (16) und bereichsweise eine Metallschicht (22) aufweist, – wobei wenigstens Teile der Metallschicht (22) mit den Sensor-Kontakt-Pads (16) eine elektrisch leitende Verbindung aufweisen, – wobei die mikromechanische Struktur galvanisch aufgewachsen ist, – wobei das Halbleiterbauelement Galvanik-Elemente (34) aufweist, die mit der Metallschicht (22) verbunden sind, – wobei das Halbleiterbauelement wenigstens eine integrierte Schaltung (IC) aufweist und die mikromechanische Struktur und die integrierte Schaltung (IC) auf dem Wafer (12) wenigstens teilweise übereinander angeordnet sind.