DE69721376T2 - Verbesserungen in oder in Bezug auf Halbleiteranordnungen - Google Patents

Verbesserungen in oder in Bezug auf Halbleiteranordnungen Download PDF

Info

Publication number
DE69721376T2
DE69721376T2 DE69721376T DE69721376T DE69721376T2 DE 69721376 T2 DE69721376 T2 DE 69721376T2 DE 69721376 T DE69721376 T DE 69721376T DE 69721376 T DE69721376 T DE 69721376T DE 69721376 T2 DE69721376 T2 DE 69721376T2
Authority
DE
Germany
Prior art keywords
stop layer
forming
layer
stop
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69721376T
Other languages
English (en)
Other versions
DE69721376D1 (de
Inventor
Peter S. Mcanally
Jeffrey A. Mckee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69721376D1 publication Critical patent/DE69721376D1/de
Publication of DE69721376T2 publication Critical patent/DE69721376T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/73Etching of wafers, substrates or parts of devices using masks for insulating materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/081Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft allgemein die Herstellung von Halbleiterbausteinen und insbesondere ein Verfahren zum Ausbilden eines Kontakts zu einem Substrat.
  • HINTERGRUND DER ERFINDUNG
  • Die Herstellung von Halbleiterbausteinen beinhaltet das Ausbilden verschiedener Komponenten auf einem Substrat unter Verwendung einer Vielzahl von Techniken, wie Abscheiden, Strukturieren und Ätzen. Eine Komponente bei Halbleiterbausteinen ist ein Kontakt zum Koppeln einer Schicht aus einem Material mit dem darunterliegenden Substrat oder einer anderen Schicht. Abhängig von der jeweiligen Anwendung und der gewünschten Funktion können Kontakte Löcher, Kontaktlöcher, Kanäle oder andere geometrische Strukturen sein.
  • Weil Halbleiterbausteine mit größerer Komponentendichte komplexer werden, werden neue Techniken zum Bereitstellen höherer Herstellungstoleranzen entwickelt. Beispielsweise wurde eine Technik für einen selbstjustierten Kontakt entwickelt, wodurch der Abstand zwischen durch den selbstjustierten Kontakt getrennten benachbarten Gate-Elektroden verringert wird. Es können auch andere Techniken zum Verbessern der Komponentendichte auf einem Halbleiterbaustein verwendet werden. Diese Techniken erfordern jedoch ein genaues und kontrolliertes Entfernen von Material zum Erzeugen eines Kontakts, ohne umgebende Komponenten zu beeinflussen.
  • In der internationalen Anmeldung WO-A-91/10261 ist ein Halbleiterbaustein offenbart, bei dem ein Substrat von einer ersten Schicht aus Siliciumnitrid, gefolgt von einer Polyimidschicht bedeckt wird, die selbst von einer zweiten Siliciumnitridschicht bedeckt wird, wobei in nachfolgenden Schritten zur Herstellung des Halbleiterbausteins die erste Siliciumnitridschicht entfernt wird und die zweite Siliciumnitridschicht bewahrt bleibt.
  • Die vorliegende Erfindung sieht ein Verfahren zum Ausbilden eines Kontakts auf einem Substrat vor, welches die folgenden Schritte aufweist:
    Ausbilden einer ersten Stoppschicht auf dem Substrat,
    Ausbilden einer Isolierschicht, die ein Oxid auf der ersten Stoppschicht aufweist,
    Ausbilden einer zweiten Stoppschicht auf der Isolierschicht,
    wobei die erste und die zweite Stoppschicht aus dem gleichen Material bestehen,
    Entfernen von Abschnitten der zweiten Stoppschicht und der Isolierschicht, um einen Bereich der ersten Stoppschicht freizulegen, der die vorgesehene Position des Kontakts belegt, wobei die Isolierschicht in bezug auf die Stoppschichten selektiv entfernbar ist,
    Ätzen des freigelegten Bereichs der ersten Stoppschicht und gleichzeitiges Ätzen des Rests der zweiten Stoppschicht und
    Ausbilden des Kontakts auf dem Substrat an der Position, an der die erste Stoppschicht einem Ätzen unterzogen wurde.
  • Wichtige technische Vorteile der vorliegenden Erfindung umfassen das Ausbilden einer Stoppschicht über einer Isolierschicht, um beim Ausbilden eines Kontakts zu helfen. Gegenwärtige Herstellungstechniken können eine erste Stoppschicht, beispielsweise aus Nitrid, bilden, um ein Substrat während des Ausbildens eines Kontakts zu schützen. Zum Abschließen des Ausbildens des Kontakts sollten die Abschnitte der ersten Stoppschicht in der Kontaktzone genau entfernt werden.
  • Ein Überätzen während des Entfernens der ersten Stoppschicht kann benachbarte Komponenten beschädigen. Zum genauen Entfernen der über dem Substrat liegenden ersten Stoppschicht wird gemäß der vorliegenden Erfindung eine zweite Stoppschicht, beispielsweise aus Nitrid, ausgebildet, die über der Isolierschicht liegt. Diese zweite Stoppschicht wird gleichzeitig mit der ersten Stoppschicht geätzt und bildet eine Endpunktangabe zum genaueren Steuern des Entfernungsprozesses. Weiterhin kann die zweite Stoppschicht auch als eine Maske zum Schützen der Isolierschicht während des Ausbildens der Kontaktzone und während des Entfernens der ersten Stoppschicht wirken.
  • Andere wichtige technische Vorteile der vorliegenden Erfindung umfassen eine über der Isolierschicht liegende zweite Stoppschicht, die einen konsistenten optischen Hintergrund für ein genaueres Strukturieren, beispielsweise unter Verwendung einer Photolithographietechnik, bereitstellt.
  • Die zweite Stoppschicht kann darunterliegende Komponenteneinzelheiten abdecken und eine konsistentere Fokustiefe für eine genauere Resiststrukturierung bereitstellen. Weil die zweite Stoppschicht eine zusätzliche Schutzbarriere für die Isolierschicht bereitstellt, kann ein dünnerer Resist verwendet werden, was die Strukturierungsgenauigkeit weiter begünstigt.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und für weitere Merkmale und Vorteile wird nun auf die folgende Beschreibung Bezug genommen, die in Zusammenhang mit der anliegenden Zeichnung gelesen werden sollte. Es zeigen:
  • die 1A1F ein Verfahren zum Ausbilden eines Kontakts zu einem Substrat gemäß der vorliegenden Erfindung,
  • die 2A2F ein alternatives Verfahren zum Ausbilden eines Kontakts zu einem Substrat gemäß der vorliegenden Erfindung,
  • die 3A3G ein Verfahren zum Ausbilden eines selbstjustierten Kontakts zu einem Substrat gemäß der vorliegenden Erfindung und
  • die 4A4G ein alternatives Verfahren zum Ausbilden eines selbstjustierten Kontakts zu einem Substrat gemäß der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die 1A1F zeigen ein Verfahren zum Ausbilden eines Kontakts zu einem Substrat. Der Kontakt kann ein Loch, ein Kanal, ein Kontaktloch, eine Leitung oder eine andere Struktur sein, die eine Materialschicht mit dem darunterliegenden Substrat oder einer anderen Schicht koppelt. Dieses Verfahren zum Ausbilden eines Kontakts kann in die Technik zur Herstellung von Speichern in der Art dynamischer Direktzugriffsspeicher (DRAMs) und statischer Direktzugriffsspeicher (SRAMs) sowie von logischen Elementen, Mikroprozessoren, Steuereinrichtungen oder anderer Halbleiterbausteine, die einen Kontakt aufweisen, aufgenommen werden.
  • 1A zeigt einen Querschnitt eines Halbleiterbausteins 10 während der Herstellung, der ein Substrat 12 mit mehreren darüberliegenden Schichten aufweist. Eine erste Stoppschicht 14, die über dem Substrat 12 liegt, hat eine im wesentlichen gleichmäßige Dicke 15. Eine Isolierschicht 16 liegt über der ersten Stoppschicht 14. Eine über der Isolierschicht 16 liegende zweite Stoppschicht 18 hat eine im wesentlichen gleichmäßige Dicke 19. Das Substrat 12, die Isolierschicht 16 und die Stoppschichten 14 und 18 können unter Verwendung jeder geeigneten Abscheidungs- oder Aufwachstechnik, einschließlich einer chemischen Abscheidung bei niedrigem Druck, oder unter Verwendung einer Plasmabeschichtung, eines Aufschleuderns, eines Sputterns oder eines epitaxialen Aufwachsens, jedoch ohne Einschränkung auf diese, ausgebildet werden.
  • Eine Planarisierungstechnik kann während jeder Phase des Ausbildens des in 1A dargestellten Bausteins 10 hinzugezogen werden. Das Planarisieren kann durch einen Wiederaufschmelzprozeß, ein Aufschleudern, ein mechanisches oder chemisches Polieren, ein Planarisierungsätzen oder eine andere geeignete Planarisierungstechnik erreicht werden. Beispielsweise kann nach dem Ausbilden der Isolierschicht 16 vor dem Ausbilden der zweiten Stoppschicht 18 eine Planarisierungstechnik eingesetzt werden.
  • Das Substrat 12 weist Silicium, Silicium auf Isolator (SOI) oder ein anderes geeignetes Substrat zur Halbleiterherstellung auf. Die Isolierschicht 16 kann Oxid oder ein dotiertes Oxid, wie Borphosphosilikatglas (BPSG), aufweisen. Die erste Stoppschicht 14 und die zweite Stoppschicht 18 können ein Nitrid oder ein Nitrid mit einem anderen Oxidmaterial aufweisen. Gemäß einer Ausführungsform werden das Material für die Isolierschicht 16 und das Material für die Stoppschichten 14 und 18 so ausgewählt, daß spätere Entfernungsprozesse für das eine und nicht das andere Material selektiv sein können.
  • 1B zeigt den Baustein 10 nach dem Aufbringen eines Resists 20 auf die zweite Stoppschicht und nach dem Strukturieren des Resists 20 zum Definieren einer Kontaktzone 22. Der Resist 20 kann ein beliebiges geeignetes Strukturierungsmaterial aufweisen, wodurch die Kontaktzone 22 definiert werden kann. Gemäß einem Beispiel kann der Resist 20 ein negativer oder positiver Photoresist sein, der unter Verwendung einer geeigneten Photolithographietechnik strukturiert wird. Die zweite Stoppschicht 18 kann einen konsistenten optischen Hintergrund für ein genaueres Strukturieren des Resists 20 bilden. Beispielsweise kann die zweite Stoppschicht 18 darunterliegende Komponenteneinzelheiten abdecken und eine konsistentere Fokustiefe für eine genauere Resiststrukturierung bereitstellen.
  • 1C zeigt den Baustein 10 nach dem Entfernen der Abschnitte der zweiten Stoppschicht 18, die innerhalb der Kontaktzone 22 liegen. Dies kann beispielsweise unter Verwendung einer anisotropen Ätztechnik, die für die Isolierschicht 16 selektiv ist, erreicht werden. Wie durch die gestrichelten Linien angegeben ist, wird der Resist 20 nach dem Entfernen der Abschnitte der zweiten Stoppschicht 18, die innerhalb der Kontaktzone 22 liegen, entfernt. Die sich ergebende Struktur weist eine zweite Stoppschicht 18 auf, die zum Definieren der Kontaktzone 22 strukturiert ist.
  • 1D zeigt den Baustein 10 nach dem Entfernen der Abschnitte der Isolierschicht 16 in der Kontaktzone 22. Gemäß dieser Ausführungsform wirkt die zweite Stoppschicht 18 während des Entfernens der Abschnitte der Isolierschicht 16 als eine harte Maske. Der Entfernungsprozeß kann beispielsweise durch ein anisotropes Ätzen, das für die Stoppschichten 14 und 18 selektiv ist, ausgeführt werden. Gemäß dieser Ausführungsform werden das Entfernen der Abschnitte der zweiten Stoppschicht in 1C und das Entfernen der Abschnitte der Isolierschicht 16 in 1D unter Verwendung getrennter Schritte ausgeführt. Die in 1D dargestellte sich ergebende Struktur weist die durch das Entfernen vertikal ausgerichteter Abschnitte der zweiten Stoppschicht 18 und der Isolierschicht 16 definierte Kontaktzone 22 auf.
  • 1E zeigt den Baustein 10 nach dem Entfernen der restlichen zweiten Stoppschicht 18 und der Abschnitte der ersten Stoppschicht 14 in der Kontaktzone 22. Das Entfernen sowohl der zweiten Stoppschicht 18 als auch der ersten Stoppschicht 14 wird in einem Prozeßschritt, beispielsweise unter Verwendung einer anisotropen Ätztechnik, die für die Isolierschicht 16 selektiv ist, erreicht.
  • Das gleichzeitige Ätzen der ersten Stoppschicht 14 und der zweiten Stoppschicht 18 bietet mehrere technische Vorteile. Bei einem typischen Halbleiterbaustein kann die sichtbare Oberfläche der restlichen zweiten Stoppschicht 18, die in 1D dargestellt ist, einen großen Teil der Oberfläche des Bausteins 10 aufweisen. Falls die zweite Stoppschicht 18 und die Isolierschicht 16 unterschiedliche optische Eigenschaften aufweisen, kann das Entfernen der zweiten Stoppschicht 18 einen optischen Endpunkt für ein genaueres Steuern des Ätzens der Abschnitte der ersten Stoppschicht 14 in der Kontaktzone 22 bereitstellen.
  • Beispielsweise können die erste Stoppschicht 14 und die zweite Stoppschicht 18 aus dem gleichen Material, wie Nitrid, bestehen, wobei ihre jeweiligen Dicken 15 und 19 im wesentlichen gleich sind. Gemäß dieser Ausführungsform kann das optisch oder auf andere Weise erfolgende Entfernen der zweiten Stoppschicht 18 das Entfernen von Abschnitten der ersten Stoppschicht 14 in der Kontaktzone 22 angeben. Weiterhin kann die Dicke 15 der ersten Stoppschicht 14 so gewählt wer den, daß sie größer oder kleiner als die Dicke 19 der zweiten Stoppschicht 18 ist, um während des Entfernungsprozesses, der zu der Struktur aus 1E führt, einen Untererfüllungs- bzw. Übererfüllungsspielraum bereitzustellen. Daher fördert die zweite Stoppschicht 18 ein genaueres und kontrolliertes Entfernen der Abschnitte der ersten Stoppschicht 14 innerhalb der Kontaktzone 22.
  • 1F zeigt den Baustein 10 nach dem Ausbilden des leitenden Materials 24 in der Kontaktzone 22 zum Abschließen der Herstellung des allgemein als Element 26 dargestellten Kontakts. Der Kontakt 26 stellt eine Kopplung zwischen dem Substrat 12 und einer oder mehreren Schichten, die über dem Substrat 12 liegen, bereit. Bei der weiteren Herstellung des Bausteins 10 kann der Kontakt 26 in einen Speicherknotenkondensator, einen Transistor, eine Bitleitungskomponente, eine Wortleitungskomponente oder eine andere geeignete Komponente in einem Halbleiterbaustein aufgenommen werden.
  • Die 2A2F zeigen ein alternatives Verfahren zum Ausbilden des Kontakts 26 zum Substrat 12. Die 2A und 2B zeigen die gleichen Prozeßschritte, die vorstehend mit Bezug auf die 1A und 1B beschrieben wurden. Anstatt den Resist 20 zu entfernen, wie vorstehend in 1C dargestellt wurde, bleibt der Resist 20 jedoch in 2C während des Entfernens der Abschnitte der Isolierschicht 16 in der Kontaktzone 22 bestehen.
  • Gemäß einer Ausführungsform kann das Entfernen der vertikal ausgerichteten Abschnitte der zweiten Stoppschicht 18 und der Isolierschicht 16 durch ein anisotropes Ätzen vorgenommen werden, das zunächst Abschnitte der zweiten Stoppschicht 18 "durchbläst" und dann eine Selektivität für die erste Stoppschicht 14 entwickelt, wenn das Ätzen durch die Isolierschicht 16 fortgesetzt wird. Die bei einem "Durchblasätzen" entwickelte Selektivität kann sich aus sich entwickelnden chemischen Eigenschaften ergeben, wenn geätzte Teilchen und andere Rückstände freigegeben werden und mit dem Ätzprozeß wechselwirken. Gemäß einer anderen Ausführungsform können verschiedene Entfernungsprozesse verwendet werden, um die zweite Stoppschicht 18 und die Isolierschicht 16 spezifisch in zwei getrennten Schritten zu entfernen.
  • Bei Verwendung entweder eines einzigen "Durchblas"-Entfernungsschritts oder von zwei getrennten Entfernungsschritten wirken der Resist 20 und die zweite Stoppschicht 18 während des Entfernens von Abschnitten der Isolierschicht 16 als eine hybride weiche/harte Maske zusammen. Beispielsweise können Abschnitte des Resists 20, insbesondere jene Abschnitte in der Nähe der Kontaktzone 22, während des Entfernungsprozesses abgelöst werden, wodurch die zweite Stoppschicht 18 freigelegt wird. Die zweite Stoppschicht 18 kann dann einen zusätzlichen Schutz vor dem Ätzprozeß bieten, um wohldefinierte Seitenwände 30 und scharfe Ecken 32 der Isolierschicht 16 aufrechtzuerhalten. Weil die zweite Stoppschicht 18 weiterhin eine zusätzliche Schutzbarriere für die Isolierschicht 16 bereitstellt, kann ein dünnerer Resist 20 zum Verbessern der Strukturierungsgenauigkeit verwendet werden.
  • 2D zeigt den Baustein 10 nach dem Entfernen des Resists 20. Die verbleibenden Schritte des alternativen Verfahrens zum Ausbilden des Kontakts 26 zum Substrat 12, die in den 2D2F dargestellt sind, ähneln den vorstehend mit Bezug auf die 1D1F beschriebenen Schritten.
  • Die 3A3G zeigen ein Verfahren zum Ausbilden eines selbstjustierten Kontakts zum Substrat 12, das die vorstehend mit Bezug auf die 1A1F und 2A2F beschriebenen Vorteile aufweist.
  • 3A zeigt einen Querschnitt eines Halbleiterbausteins 100 während der Herstellung, welcher bereits über dem Substrat 12 ausgebildete Gate-Elektroden 102 aufweist. Gemäß einer Ausführungsform weisen die Gate-Elektroden 102 einen dielektrischen Gate-Film 103, einen über dem dielektrischen Gate-Film 103 liegenden leitenden Film 104 und einen über dem leitenden Film 104 liegenden Isolierfilm 106 auf. Die Gate-Elektroden 102 können unter Verwendung einer beliebigen geeigneten Technik ausgebildet werden, beispielsweise durch Aufbringen oder thermisches Aufwachsenlassen des dielektrischen Gate-Films 103, Aufbringen des über dem dielektrischen Gate-Film 103 liegenden leitenden Films 104, Aufgingen des über dem leitenden Film 104 liegenden Isolierfilms 106 und Strukturieren des dielektrischen Gate-Films 103, des leitenden Films 104 und des Isolierfilms 106, so daß diese gemeinsam Gate-Elektroden 102 bilden. Der dielektrische Gate-Film 103 kann aus Oxid, Oxynitrid oder einem anderen geeigneten Material mit den gewünschten dielektrischen Eigenschaften gebildet werden. Der leitende Film 104 kann aus Metall, amorphem Polysilicium, Polysiliciden, Wolframsiliciden oder einem anderen geeigneten leitenden Material sowie aus jeder beliebigen Kombination dieser Filme gebildet werden. Der Isolierfilm 106 kann aus Nitrid mit einigem Oxid oder ohne dieses oder aus einem anderen geeigneten Isolierfilm oder anderen geeigneten Isolierfilmkombinationen gebildet werden.
  • 3B zeigt den Baustein 100 nach dem Ausbilden isolierender Seitenwände 108 und dem Ausbilden einer ersten Stoppschicht 110, die über Gate-Elektroden 102 und isolierenden Seitenwänden 108 liegt. Die Seitenwände 108 können durch Aufgingen eines isolierenden Materials in der Art von Oxid oder Nitrid unter Verwendung einer chemischen Niederdruck- oder Plasma-Dampfabscheidungstechnik (CVD-Technik) gebildet werden. Das isolierende Material wird dann anisotrop geätzt, bis ein gewünschter Abschnitt des Substrats 12 zwischen den Gate-Elektroden 102 freigelegt wurde. Die erste Stoppschicht 110 kann durch Aufbringen von Nitrid mit einigem Oxid oder ohne dieses über den Gate-Elektroden 102 und den isolierenden Seitenwänden 108 unter Verwendung einer CVD-Technik gebildet werden.
  • 3C zeigt den Baustein 100 nach mehreren zusätzlichen Prozeßschritten einschließlich des Ausbildens einer Isolierschicht 112 über der ersten Stoppschicht 110, des Ausbildens einer zweiten Stoppschicht 114 über der Isolierschicht 112, des Ausbildens von Resist 116 über der zweiten Stoppschicht 114 und des Strukturierens des Resists 116 zum Definieren einer Kontaktzone 118. Die Schritte können in ähnlicher Weise ausgeführt werden wie vorstehend mit Bezug auf das Ausbilden der ersten Stoppschicht 14, der Isolierschicht 16, der zweiten Stoppschicht 18 und des Resists 20 in den 1A und 1B beschrieben wurde.
  • 3D zeigt den Baustein 100 nach dem Entfernen eines Abschnitts der zweiten Stoppschicht 114 in der Kontaktzone 118 und dem Entfernen des Resists 116. Gemäß dieser Ausführungsform wirkt die restliche zweite Stoppschicht 114 als eine harte Maske zum Entfernen von Abschnitten der Isolierschicht 112 innerhalb der Kontaktzone 118, wie in 3E dargestellt ist. Nach dem Entfernen der Abschnitte der Isolierschicht 112 ist ein großer Teil der Oberfläche des Bausteins 100 von der zweiten Stoppschicht 114 bedeckt, und der untere Teil der Kontaktzone 118 ist von der ersten Stoppschicht 110 bedeckt.
  • 3F zeigt den Baustein 100 nach dem Entfernen der restlichen zweiten Stoppschicht 114 und der Abschnitte der ersten Stoppschicht 110 in der Kontaktzone 118. Wie vorstehend mit Bezug auf 1E beschrieben wurde, bietet dieses Entfernen der Stoppschichten 110 und 114 in einem einzigen Prozeß mehrere technische Vorteile. Insbesondere bietet die zweite Stoppschicht 114 einen Endpunkt für ein genaueres Steuern des Entfernens der Abschnitte der ersten Stoppschicht 110 in der Kontaktzone 118. Beispielsweise können die erste Stoppschicht 110 und die zweite Stoppschicht 114 aus dem gleichen Material, wie Nitrid, gebildet werden, wobei ihre jeweiligen Dicken 111 und 115 im wesentlichen gleich sind. Gemäß dieser Ausführungsform kann das optisch oder auf andere Weise erfaßte Entfernen der zweiten Stoppschicht 114 auf das Entfernen von Abschnitten der ersten Stoppschicht 110 in der Kontaktzone 118 hinweisen. Weiterhin kann die Dicke 111 der ersten Stoppschicht 110 so gewählt werden, daß sie größer oder gleich der Dicke 115 der zweiten Stoppschicht 114 ist, um während des Entfernungsprozesses, der zu der in 3F dargestellten Struktur führt, einen Untererfüllungs- bzw. einen Übererfüllungsspielraum bereitzustellen.
  • 3G zeigt den Baustein 100 nach dem Ausbilden eines leitenden Materials 120 in der Kontaktzone 118 zum Abschließen der Herstellung des selbstjustierten Kontakts, der allgemein als Element 122 dargestellt ist. Infolge der isolierenden Eigenschaften des Isolierfilms 106 und der isolierenden Seitenwände 108 und des sorgfältigen Entfernens der Abschnitte der ersten Stoppschicht 110 in der Kontaktzone 118 koppelt der selbstjustierte Kontakt 122 das Substrat 12 und eine oder mehrere darüberliegende Schichten unter Verwendung des begrenzten Raums zwischen den Gate-Elektroden 102. Dies wird ohne eine Wechselwirkung mit der Struktur oder der Arbeitsweise der Gate-Elektroden 102 erreicht. Der selbstjustierte Kontakt 122 bietet eine erhöhte Komponentendichte im Baustein 100, was teilweise durch das genaue und gesteuerte Entfernen der Stoppschichten 110 und 114 möglich ist.
  • In den 4A4G ist ein alternatives Verfahren zum Ausbilden eines selbstjustierten Kontakts 122 zum Substrat 12 dargestellt. Die 4A4C zeigen die gleichen Prozeßschritte, die vorstehend mit Bezug auf die 3A3C beschrieben wurden. Anstelle des Entfernens des Resists 116, wie vorstehend in 3D gezeigt wurde, bleibt der Resist 116 jedoch in 4D während des Entfernens der Abschnitte der Isolierschicht 112 in der Kontaktzone 118 bestehen.
  • Gemäß einer Ausführungsform kann das Entfernen vertikal ausgerichteter Abschnitte der zweiten Stoppschicht 114 und der Isolierschicht 112 durch ein anisotropes Ätzen vorgenommen werden, das zunächst Abschnitte der zweiten Stoppschicht 114 "durchbläst" und dann eine Selektivität für die erste Stoppschicht 110 entwickelt, wenn das Ätzen durch die Isolierschicht 112 fortgesetzt wird. Die bei einem "Durchblasätzen" entwickelte Selektivität kann sich aus sich entwickelnden chemischen Eigenschaften ergeben, wenn geätzte Teilchen und andere Rückstände freigegeben werden und mit dem Ätzprozeß wechselwirken. Gemäß einer anderen Ausführungsform können verschiedene Entfernungsprozesse verwendet werden, um die zweite Stoppschicht 114 und die Isolierschicht 112 spezifisch in zwei getrennten Schritten zu entfernen.
  • Bei Verwendung entweder eines einzigen "Durchblas"-Entfernungsschritts oder von zwei getrennten Entfernungsschritten wirken der Resist 116 und die zweite Stoppschicht 114 während des Entfernens von Abschnitten der Isolierschicht 112 als eine hybride weiche/harte Maske zusammen. Beispielsweise können Abschnitte des Resists 116, insbesondere jene Abschnitte in der Nähe der Kontaktzone 118, während des Entfernungsprozesses abgelöst werden, wodurch die zweite Stoppschicht 114 freigelegt wird. Die zweite Stoppschicht 114 kann dann einen zusätzlichen Schutz vor dem Ätzprozeß bieten, um wohldefinierte Seitenwände 130 und scharfe Ecken 132 der Isolierschicht 112 aufrechtzuerhalten.
  • Weil die zweite Stoppschicht 114 weiterhin eine zusätzliche Schutzbarriere für die Isolierschicht 112 bereitstellt, kann ein dünnerer Resist 116 zum Verbessern der Strukturierungsgenauigkeit verwendet werden.
  • 4E zeigt den Baustein 100 nach dem Entfernen des Resists 116. Die verbleibenden Schritte des alternativen Verfahrens zum Ausbilden des selbstjustierten Kontakts 122 zum Substrat 12, die in den 4E4G dargestellt sind, ähneln den vorstehend mit Bezug auf die 3E3G beschriebenen Schritten.

Claims (14)

  1. Verfahren zum Ausbilden eines Kontakts auf einem Substrat mit den Schritten: Ausbilden einer ersten Stoppschicht (14) auf dem Substrat, Ausbilden einer Isolierschicht (16), die ein Oxid auf der ersten Stoppschicht aufweist, Ausbilden einer zweiten Stoppschicht (18) auf der Isolierschicht, wobei die erste und die zweite Stoppschicht aus dem gleichen Material bestehen, Entfernen von Abschnitten der zweiten Stoppschicht und der Isolierschicht, um einen Bereich (22) der ersten Stoppschicht freizulegen, der die vorgesehene Position des Kontakts belegt, wobei die Isolierschicht in Bezug auf die Stoppschichten selektiv entfernbar ist, Ätzen des freigelegten Bereichs der ersten Stoppschicht und gleichzeitiges Ätzen des Rests der zweiten Stoppschicht und Ausbilden des Kontakts (26) auf dem Substrat an der Position, an der die erste Stoppschicht einem Ätzen unterzogen wurde.
  2. Verfahren nach Anspruch 1, wobei das Ätzen des freigelegten Bereichs der ersten Stoppschicht beendet wird, wenn der Rest der zweiten Stoppschicht entfernt wurde.
  3. Verfahren nach Anspruch 1 oder 2, wobei die erste und die zweite Stoppschicht in Bezug auf die Isolierschicht selektiv entfernbar sind.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die erste und die zweite Stoppschicht die gleiche Dicke aufweisen.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die erste Stoppschicht dicker ist als die zweite Stoppschicht.
  6. Verfahren nach einem der Ansprüche 1 bis 3, wobei die erste Stoppschicht dünner ist als die zweite Stoppschicht.
  7. Verfahren nach einem der Ansprüche 1 bis 6 mit den Schritten des Aufbringens einer Maskenschicht über der zweiten Stoppschicht, des Strukturierens der Maskenschicht zum Definieren der Kontaktzone und des Entfernens der zweiten Stoppschicht über der Kontaktzone zum Definieren der Kontaktzone in der zweiten Stoppschicht.
  8. Verfahren nach Anspruch 7 mit den Schritten des Entfernens der Maskenschicht nach dem Entfernen der zweiten Stoppschicht über der Kontaktzone und des Entfernens der Isolierschicht über der Kontaktzone nach dem Entfernen der Maskenschicht.
  9. Verfahren nach einem der Ansprüche 1 bis 8 mit einem Planarisierungsschritt zwischen dem Ausbilden der Isolierschicht und dem Ausbilden der zweiten Stoppschicht.
  10. Verfahren nach einem der Ansprüche 1 bis 9 mit den Schritten des Ausbildens einer ersten Gate-Zone und des Ausbildens einer zweiten Gate-Zone auf dem Substrat vor dem Ausbilden der ersten Stoppschicht und dem Ausbilden des Kontakts auf dem Substrat nach dem Ätzen der ersten Stoppschicht zwischen der ersten und der zweiten Gate-Zone.
  11. Verfahren nach Anspruch 10, wobei die Schritte des Ausbildens einer ersten Gate-Zone und des Ausbildens einer zweiten Gate-Zone das Ausbilden eines dielektrischen Gate-Films, das Ausbilden eines leitenden Films über dem dielektrischen Gate-Film, das Ausbilden eines Isolierfilms über dem leitenden Film und das Entfernen der Abschnitte des dielektrischen Gate-Films, des leitenden Films und des Isolierfilms zum Ausbilden einer ersten Gate-Zone und einer zweiten Gate-Zone einschließen.
  12. Verfahren nach Anspruch 11 mit dem Schritt des Ausbildens von Seitenwänden aus einem isolierenden Material auf der ersten und der zweiten Gate-Zone.
  13. Verfahren nach einem der Ansprüche 1 bis 12 mit dem Schritt des optischen Erfassens des Abschließens des Ätzens des Rests der zweiten Stoppschicht.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Schritte des Ausbildens der Stoppschichten das Ausbilden einer Nitrid enthaltenden Schicht aufweisen.
DE69721376T 1996-05-20 1997-05-20 Verbesserungen in oder in Bezug auf Halbleiteranordnungen Expired - Fee Related DE69721376T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1799596P 1996-05-20 1996-05-20
US17995P 1996-05-20

Publications (2)

Publication Number Publication Date
DE69721376D1 DE69721376D1 (de) 2003-06-05
DE69721376T2 true DE69721376T2 (de) 2004-04-01

Family

ID=21785697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69721376T Expired - Fee Related DE69721376T2 (de) 1996-05-20 1997-05-20 Verbesserungen in oder in Bezug auf Halbleiteranordnungen

Country Status (5)

Country Link
US (1) US5960304A (de)
EP (1) EP0809281B1 (de)
JP (1) JPH1050841A (de)
DE (1) DE69721376T2 (de)
TW (1) TW370693B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103593A (en) * 1998-02-13 2000-08-15 Advanced Micro Devices, Inc. Method and system for providing a contact on a semiconductor device
KR100292820B1 (ko) * 1998-08-17 2001-07-12 윤종용 반도체 장치의 패드 제조 방법
US6319822B1 (en) * 1998-10-01 2001-11-20 Taiwan Semiconductor Manufacturing Company Process for forming an integrated contact or via
JP3436221B2 (ja) 1999-03-15 2003-08-11 ソニー株式会社 半導体装置の製造方法
US6207573B1 (en) 1999-05-19 2001-03-27 Infineon Technologies North America Corp. Differential trench open process
US6365509B1 (en) * 2000-05-31 2002-04-02 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a dielectric photomask
US6407002B1 (en) * 2000-08-10 2002-06-18 Taiwan Semiconductor Manufacturing Company Partial resist free approach in contact etch to improve W-filling

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560436A (en) * 1984-07-02 1985-12-24 Motorola, Inc. Process for etching tapered polyimide vias
IT1225623B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Formazione di contatti autoallineati senza l'impiego di una relativa maschera
JPH05504446A (ja) * 1990-01-04 1993-07-08 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ポリイミド絶縁材を用いた半導体相互接続構造
US4997790A (en) * 1990-08-13 1991-03-05 Motorola, Inc. Process for forming a self-aligned contact structure
KR960000375B1 (ko) * 1991-01-22 1996-01-05 가부시끼가이샤 도시바 반도체장치의 제조방법
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5200358A (en) * 1991-11-15 1993-04-06 At&T Bell Laboratories Integrated circuit with planar dielectric layer
US5270263A (en) * 1991-12-20 1993-12-14 Micron Technology, Inc. Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
JP2925416B2 (ja) * 1992-11-09 1999-07-28 株式会社東芝 半導体集積回路装置の製造方法
JP3181741B2 (ja) * 1993-01-11 2001-07-03 富士通株式会社 半導体装置の製造方法
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
JP2765478B2 (ja) * 1994-03-30 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
US5466639A (en) * 1994-10-06 1995-11-14 Micron Semiconductor, Inc. Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US5661083A (en) * 1996-01-30 1997-08-26 Integrated Device Technology, Inc. Method for via formation with reduced contact resistance

Also Published As

Publication number Publication date
EP0809281A2 (de) 1997-11-26
JPH1050841A (ja) 1998-02-20
EP0809281B1 (de) 2003-05-02
EP0809281A3 (de) 1997-12-10
US5960304A (en) 1999-09-28
TW370693B (en) 1999-09-21
DE69721376D1 (de) 2003-06-05

Similar Documents

Publication Publication Date Title
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE69232648T2 (de) Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE3587829T2 (de) Verfahren zur herstellung von untereinander selbstalignierten gräben unter verwendung einer maske.
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE69528117T2 (de) Verfahren zur Herstellung von Halbleiter-Anordnungen
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE3334624C2 (de)
DE19523743C2 (de) Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement
DE69621412T2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid
DE3834241A1 (de) Halbleitereinrichtung
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4007604C2 (de)
DE19859627A1 (de) Halbleitervorrichtung und Herstellungsverfahren
EP0453644A2 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69324524T2 (de) Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee