DE4007604C2 - - Google Patents

Info

Publication number
DE4007604C2
DE4007604C2 DE4007604A DE4007604A DE4007604C2 DE 4007604 C2 DE4007604 C2 DE 4007604C2 DE 4007604 A DE4007604 A DE 4007604A DE 4007604 A DE4007604 A DE 4007604A DE 4007604 C2 DE4007604 C2 DE 4007604C2
Authority
DE
Germany
Prior art keywords
layer
conductive layer
capacitor
trench
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4007604A
Other languages
English (en)
Other versions
DE4007604A1 (de
Inventor
Seong-Tae Seoul/Soul Kr Kim
Su-Han Suwon Kr Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4007604A1 publication Critical patent/DE4007604A1/de
Application granted granted Critical
Publication of DE4007604C2 publication Critical patent/DE4007604C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterspeicherzellen, die einen Transistor und einen Kondensator aufweisen, nach dem Gattungsbegriff des Patent­ anspruchs 1.
Ein derartiges Verfahren zur Herstellung einer Halbleiterspeicher­ zelle, die einen Kondensator aufweist, der eine Kombination aus einem Grabenkondensator und einem Stapelkondensator ist, wobei der Stapelteil des Kondensators oberhalb der Gateelek­ trode des Transfertransistors angeordnet ist, ist aus der EP 02 23 616 A2 bekannt.
Aus der EP 01 76 254 A2 ist eine weitere Halbleiterspei­ cherzelle bekannt, deren Kondensator aus einem Graben- und einem Stapelteil kombiniert ist.
Der US 46 51 184 ist es weiterhin bekannt, bei einer Halbleiterspeicherzelle die Seitenwände von in etwa waagerecht auf Isolierschichten angeordneten leitfähigen Schichten mit einer Isolierschicht zu bedecken.
Der Fortschritt der Entwicklung der Halbleitertechnik und die Ausdehnung des Anwendungsgebietes von Speichervor­ richtungen hat in jüngster Zeit die Entwicklung von Speicher­ vorrichtungen mit großer Kapazität gefördert. Dies betrifft insbesondere dynamische Speicher mit direktem Zugriff (DRAM).
Beim Aufbau von Speicherzellen zur Erhöhung des Integrationsgrades von DRAM-Speichern wurde von der herkömm­ lichen planaren Kondensatorzelle auf einen dreidimensionalen Aufbau, beispielsweise auf eine Stapel- und Grabenkondensa­ torzelle übergegangen.
Bei der Herstellung eines Grabenkondensators wird das Substrat anisotrop geätzt, so daß die Gebiete der erweiterten Seitenwände als Kondensatorbereich verwandt werden. Das führt dazu, daß eine größere Kapazität in einem schmaleren Bereich erhalten werden kann, wobei weiterhin der Vorteil besteht, daß, verglichen mit dem Stapelkondensator, der später beschrieben wird, eine Planartechnik angewandt werden kann.
Schwierigkeiten ergeben sich jedoch bei der Bildung eines Grabenkondensators insofern, als Fehler aufgrund von Alphateilchen oder eines Streustromes zwischen den Gräben leicht während der maßstabsgerechten Verkleinerung auftreten können.
Ein Stapelkondensator wird andererseits dadurch hergestellt, daß ein Kondensator über ein Siliziumsubstrat gestapelt oder über diesem Substrat angeordnet wird, was den Vorteil hat, daß ein derartiger Kondensator für derartige Fehler aufgrund des kleinen Diffusionsbereiches unempfindlich ist und der Herstellungsvorgang relativ einfach ist. Bei der Herstellung eines Stapelkondensators treten jedoch Stufen­ überdeckungsprobleme aufgrund des stapelartigen Aufbaus des Kondensators auf einem Transistor auf und zeigt sich eine Schwierigkeit beim Aufwachsen eines dielektrischen Filmes.
Damit der dreidimensionale Aufbau des Kondensators bei einer Speichervorrich­ tung mit sehr starker Integration angewandt werden kann, die die Größenordnung unter einem halben µm erreicht, ist in der DE 39 16 228 A1 bereits eine DRAM-Halbleiterspeicherzelle mit kombiniertem Stapelgrabenkondensator vorgeschlagen worden, die der aus der EP 02 23 616 A2 bekannten Speicherzelle im Wesentlichen entspricht. Die Herstellung einer derartigen Halbleiterspeicherzelle wird im folgenden anhand der Fig. 1A bis 1D beschrieben.
Fig. 1A zeigt das Verfahren der Bildung eines Transis­ tors und eines Grabens 10 auf einem Halbleitersubstrat 100. Zunächst wird ein aktiver Bereich dadurch bestimmt, daß eine Feldoxidschicht 101 auf dem Halbleitersubstrat 100 aufwachsen gelassen wird. Anschließend werden eine Gateelektrode 2, ein Sourcebereich 3 und ein Drainbereich 4 des Transistors, der einen Teil der Speicherzelle darstellt, auf dem aktiven Bereich ausgebildet, und wird dann eine erste leitfähige Schicht 5, beispielsweise eine erste mit Störstellen dotierte polykristalline Siliziumschicht so ausgebildet, daß sie mit der Gateelektrode der Speicherzelle verbunden ist, die sich neben einem bestimmten Bereich der Feldoxidschicht 101 befindet, woraufhin eine Isolierschicht 6 auf der Oberfläche des gesamten oben beschriebenen Aufbaus ausgebildet wird.
Durch die Isolierschicht 6 hindurch und zwischen der Feldoxidschicht 101 und der Gateelektrode 2 wird dann ein Graben 10 dadurch gebildet, daß eine Maske verwandt wird, woraufhin die scharfen Kanten dieses Grabens 10 abgerundet werden. Gleichzeitig wird eine Opferoxidschicht 11 in einer Stärke von 10 nm bis 100 nm sowohl auf der Innenseite des Grabens als auch auf der Isolierschicht 6 ausgebildet, um Schadstellen zu beseitigen, die während der Bildung des Grabens 10 aufgetreten sein könnten.
Fig. 1B zeigt die Bildung einer zweiten leitfähigen Schicht 12, die als erste Elektrode des Kondensators dient. Die Opferoxidschicht 11 wird entfernt und die zweite leitfähige Schicht 12, beispielsweise eine mit Störstellen dotierte zweite polykristalline Siliziumschicht, wird dann in einer Stärke von 50 bis 300 nm sowohl auf der Innenseite des Grabens 10 als auch auf der Isolierschicht 6 so ausgebil­ det, daß die zweite leitfähige Schicht 12 als erste Elektrode des Kondensators dient. Dann werden Arbeitsvorgänge wie beispielsweise ein Beschichten mit einem Photolack, ein Belichten mit einer Maske und ein Entwickeln auf der zweiten leitfähigen Schicht 12 durchgeführt, um schließlich ein Photolackmuster 20 zu bilden.
Fig. 1C zeigt die Bildung eines ersten Elektrodenmusters 12a und eines dielektrischen Filmes 13. Die zweite leitfähige Schicht 12 wird unter Verwendung des Photolackmusters 20 geätzt, um ein erstes Elektrodenmuster 12a zu bilden, woraufhin ein dielektrischer Film 13 so ausgebildet wird, daß die Oberfläche des ersten Elektrodenmusters 12a überdeckt ist.
Fig. 1D zeigt die Bildung einer dritten leitfähigen Schicht 14, beispielsweise einer mit Störstellen dotierten dritten polykristallinen Siliziumschicht auf dem Aufbau, der bisher gebildet wurde, so daß die dritte leitfähige Schicht 14 als zweite Elektrode des Kondensators dient, wodurch der kombinierte Stapelgrabenkondensator fertiggestellt ist.
Bei dem herkömmlichen Herstellungsverfahren für den kombinierten Stapelgrabenkondensator, wie es oben beschrieben wurde, wird die zweite leitfähige Schicht, die als erste Elektrode des Kondensators dient, ausgebildet, und wird dann das erste Elektrodenmuster mit einem Photoätzverfahren ausgebildet. Die Nebenprodukte, d. h. hauptsächlich polymere Materialien mit Kohlenstoff als Hauptelement, die während der Photoätzung erzeugt werden, haften daher an den Seitenwänden des Grabens, was zur Folge hat, daß ein gleichförmiger oder gleichmäßiger dielektrischer Film nicht ohne weiteres ausgebildet werden kann. Wenn weiterhin der Kondensator dadurch gebildet wird, daß die dritte leitfähige Schicht auf dem dielektrischen Film niedergeschlagen wird, dann werden die elektrischen Eigenschaften des Kondensators verschlech­ tert, was die Zuverlässigkeit des Kondensators beeinträch­ tigt.
Durch die Erfindung soll ein Verfahren zum Herstellen von Halbleiterspeicherzellen nach dem Gattungsbegriff des Patentanspruchs 1 geschaffen werden, bei dem die Herstel­ lungsfehler so gering wie möglich gehalten werden können.
Diese Aufgabe wird gemäß der Erfindung durch die Ausbildung gelöst, die im Kennzeichen des Patentanspruchs 1 angegeben ist.
Besonders bevorzugte Ausgestaltungen und Weiterbildungen des erfindungsgemäßen Verfahrens sind Gegenstand der Unteransprüche.
Im folgenden werden anhand der Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigen
Fig. 1A bis 1D die Arbeitsvorgänge bei der Herstellung eines herkömmlichen kombinierten Stapelgrabenkondensators,
Fig. 2 in einer Schnittansicht ein Ausführungsbeispiel des erfindungsgemäß hergestellten kombinierten Stapelgrabenkondensators,
Fig. 3A bis 3F ein Ausführungsbeispiel des erfindungs­ gemäßen Verfahrens und
Fig. 4A bis 4D ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
Das in Fig. 2 dargestellte Ausführungsbeispiel des kombinierten Stapelgrabenkondensators wird dadurch hergestellt, daß eine Feldoxidschicht 101 wahlweise auf einem Halbleitersubstrat 100 eines ersten Leitfähig­ keitstyps ausgebildet wird, um einen aktiven Bereich zu bestimmen, eine Gateelektrode 2 auf dem aktiven Bereich in elektrisch isolierter Weise ausgebildet wird, ein Source­ bereich 3 und ein Drainbereich 4 in dem Halbleitersubstrat und auf beiden Seiten der Gateelektrode 2 gebildet werden, eine erste leitfähige Schicht 5 so ausgebildet wird, daß sie mit einer Gateelektrode einer Speicherzelle verbunden ist, die neben einem bestimmten Teil der Feldoxidschicht 101 angeordnet ist, ein Graben 10 im Sourcebereich 3 gebildet wird, eine Gateisolierschicht 6a sowohl auf der Gateelektrode 2 als auch auf der ersten leitfähigen Schicht 5 gebildet wird, eine Ätzblockierschicht 6b auf der Gateisolierschicht 6a gebildet wird, eine zweite leitfähige Schicht 12 sowohl auf der Innenseite des Grabens 10 als auch auf einem Teil der Ätzblockierschicht 6b gebildet wird, ein dielektrischer Film 13 auf der zweiten leitfähigen Schicht 12 ausgebildet wird, eine dritte leitfähige Schicht 14 auf dem dielektrischen Film 13 ausgebildet wird, eine zweite Isolierschicht 19 entlang der Seitenwände der zweiten leitfähigen Schicht 12, des dielek­ trischen Filmes 13 und der dritten leitfähigen Schicht 14 gebildet wird, und eine vierte leitfähige Schicht 15 so ausgebildet wird, daß sie sowohl die dritte leitfähige Schicht 14 als auch die zweite Isolierschicht 19 überdeckt, wodurch die Herstellung des Ausführungsbeispiels des kombinierten Stapelgrabenkondensators abge­ schlossen ist.
Die Fig. 3A bis 3F zeigen in Schnittansichten die Abfolge der Arbeitsschritte bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines derartigen kombinierten Stapelgrabenkondensators.
Fig. 3A zeigt die Bildung eines Transistors und eines Grabens 10 auf einem Halbleitersubstrat 100. Das heißt, daß zunächst eine Feldoxidschicht 101 auf dem Halbleitersubstrat 100 eines ersten Leitfähigkeitstyps unter Verwendung eines selektiven Oxidationsverfahrens aufwachsen gelassen wird, um einen aktiven Bereich zu bilden. Eine Gateoxidschicht 1 wird mit einer Stärke von 10 bis 20 nm auf dem aktiven Bereich ausgebildet und auf dieser Gateoxidschicht 1 wird eine mit Störstellen dotierte polykristalline Siliziumschicht vorgesehen, die als Gateelektrode 2 des Transistors dient. Gleichzeitig wird eine erste leitfähige Schicht 5, beispiels­ weise eine mit Störstellen dotierte erste polykristalline Siliziumschicht, so ausgebildet, daß sie mit einer Gateelek­ trode einer Speicherzelle verbunden ist, die neben einem bestimmten Bereich der Feldoxidschicht 101 angeordnet ist.
Dann werden ein Sourcebereich 3 und ein Drainbereich 4 in der Oberfläche des Halbleitersubstrates und auf beiden Seiten der Gateelektrode 2 durch Ionenimplantation ausgebil­ det, und wird anschließend auf der gesamten Oberfläche des oben beschriebenen Aufbaus eine erste Isolierschicht 6 vorgesehen, die aus einer Gateisolierschicht 6a und Ätz­ blockierschicht 6b besteht.
Dann wird eine Maske dazu benutzt, einen Graben 10 zu bilden, wobei die Anwendung der Maske derart erfolgt, daß ein Teil des Sourcebereiches 3 und der Ätzblockierschicht 6b durch die Maske überlappt ist und der Graben 10 im Halblei­ tersubstrat 100 ausgebildet wird. Dann werden die scharfen Kantenbereiche des Grabens abgerundet und wird gleichzeitig eine Opferoxidschicht 11 in einer Stärke von 20 bis 100 nm sowohl auf der Innenseite des Grabens 10 als auch auf der Ätzblockierschicht 6b ausgebildet, um Schadstellen zu beseitigen, die auf der Oberfläche des Halbleitersubstrats während der Bildung des Grabens 10 auftreten können. Die Ätzblockierschicht 6b wird dabei als Maske benutzt, um den Graben 10 genau zu begrenzen.
Fig. 3B zeigt die Bildung einer zweiten leitfähigen Schicht 12, die als erste Elektrode des Kondensators dient, eines dielektrischen Filmes 13 und einer dritten leitfähigen Schicht 14, die als erste Schicht der zweiten Elektrode des Kondensators dient. Zunächst wird die Opferoxidschicht 11 entfernt, woraufhin eine zweite leitfähige Schicht 12, bei­ spielsweise eine mit Störstellen dotierte zweite polykri­ stalline Siliziumschicht mit einer Stärke von 50 bis 300 nm, die als erste Elektrode des Kondensators dient, ein dielektrischer Film 13 und eine dritte leitfähige Schicht 14, beispielsweise eine mit Störstellen dotierte dritte polykri­ stalline Siliziumschicht mit einer Stärke von 10 bis 300 nm, die als erste Schicht der zweiten Elektrode des Kon­ densators dient, in fortlaufender Weise ausgebildet werden.
Fig. 3C zeigt die Bildung eines Photolackmusters 30. Zunächst wird der Photolack aufgebracht, wird eine Maske belichtet und erfolgt eine Entwicklung auf der dritten leitfähigen Schicht 14, woraufhin ein Photolackmuster 30 so ausgebildet wird, daß Teile der Gateelektrode 2 und der ersten leitfähigen Schicht 5 vom Photolackmuster überlappt sind.
Fig. 3D zeigt die Bildung eines Kondensatormusters 18 mittels eines Ätzverfahrens. Nachdem ein Ätzen unter Verwendung des Photolackmusters 30 durchgeführt ist, werden die dritte leitfähige Schicht 14, der dielektrische Film 13 und die zweite leitfähige Schicht 12 gleichzeitig geätzt, wodurch das Kondensatormuster 18 ausgebildet wird. Während dieses Ätzvorganges sind die Gateelektrode 2, die erste leitfähige Schicht 5 und die Feldoxidschicht 101 durch die Ätzblockierschicht 6b geschützt.
Fig. 3E zeigt die Bildung einer zweiten Isolierschicht 19. Auf der gesamten Oberfläche des durch die oben beschrie­ benen Arbeitsvorgänge erhaltenen Aufbaus wird eine zweite Isolierschicht 19, beispielsweise eine Tieftemperaturoxid­ schicht oder LTO-Schicht oder eine Hochtemperaturoxidschicht oder HTO-Schicht niedergeschlagen, woraufhin ein Seitenwand­ abstandshalter 19 an der Seitenwand des Kondensatormusters 18 durch Rückätzen ausgebildet wird. Der Seitenwandabstands­ halter 19 hat dabei die Funktion der Isolierung der ersten und zweiten Elektrode des Kondensators gegeneinander.
Fig. 3F zeigt das Aufbringen einer vierten leitfähigen Schicht 15, das heißt einer mit Störstellen dotierten vierten polykristallinen Siliziumschicht auf dem durch die obigen Arbeitsvorgänge erhaltenen Aufbau, wobei die vierte leit­ fähige Schicht 15 als zweite Schicht der zweiten Elektrode des Kondensators dient, wodurch ein kombinierter Stapelgra­ benkondensator gebildet ist.
Der nach dem oben beschriebenen Verfahren hergestellte kombinierte Stapelgrabenkondensator kann auch nur die Gateisolierschicht 6a als erste Isolierschicht 6 von Fig. 3A aufweisen.
Die Fig. 4A bis 4D zeigen in Schnittansichten ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines kombinierten Stapelgrabenkondensators.
Die Arbeitsschritte des Herstellungsverfahrens, die dem Verfahrensschritt von Fig. 4A vorausgehen, sind die gleichen wie bei den Fig. 3A und 3B.
Fig. 4A zeigt die Bildung einer Ätzblockierschicht 16 und einer fünften leitfähigen Schicht 17. Wenn das Innere des Grabens mit der dritten leitfähigen Schicht 14 gefüllt ist, die als erste Schicht der zweiten Elektrode des Kondensators dient, wird zur Vermeidung der Bildung eines Hohlraumes im Graben eine Ätzblockierschicht 16 aus einer LTO-Schicht oder einer HTO-Schicht in geringer Stärke auf die dritte leit­ fähige Schicht 14 niedergeschlagen, woraufhin eine fünfte leitfähige Schicht 17, beispielsweise eine mit Störstellen dotierte fünfte polykristalline Siliziumschicht anschließend gebildet wird, wodurch die Bildung eines Hohlraumes innerhalb des Grabens vermieden wird.
Fig. 4B zeigt das Planieren der Oberfläche des durch die oben beschriebenen Arbeitsvorgänge erhaltenen Aufbaus. Das heißt, daß nach dem Ausbilden der fünften leitfähigen Schicht 17 ein Rückätzen erfolgt, bis die Ätzblockierschicht 16 freiliegt, so daß die oben erwähnte Fläche planiert ist. Anschließend wird die in dieser Weise freigelegte Ätzblo­ ckierschicht durch Polieroxidätzen oder BOE-Ätzen entfernt. Danach wird der Reihe nach der Photolack aufgebracht, eine Maske belichtet und ein Entwicklungsvorgang usw. ausgeführt, so daß das Photolackmuster 40 so gebildet wird, daß ein Teil der Gateelektrode 2 und ein Teil der ersten leitfähigen Schicht 5 überlappt sind.
Die Arbeitsvorgänge, die in Fig. 4C und 4D dargestellt sind, sind gleich den in Fig. 3D bis 3F dargestellten Arbeitsvorgängen.
Bei der Herstellung des Kondensators, wie es oben beschrieben wurde, werden die zweite leitfähige Schicht, die als erste Elektrode des Kondensators dient, der dielektrische Film und die dritte leitfähige Schicht, die als erste Schicht der zweiten Elektrode des Kondensators dient, der Reihe nach aufgebracht, und erfolgt anschließend ein Photoätzen zur Bildung des Kondensator­ musters, wodurch ein gleichmäßiger dielektrischer Film erhalten wird. Um somit sicherzustellen, daß der dielektri­ sche Film nicht freiliegt, wird er zwischen der zweiten leitfähigen Schicht und der dritten leitfähigen Schicht angeordnet und werden die Schichten der Reihe nach und fortlaufend gebildet, was zur Folge hat, daß die Bildung von Nebenprodukten während der Ausbildung des ersten Elektroden­ musters vermieden werden kann, was im Gegensatz zu dem herkömmlichen Verfahren steht, so daß eine sich daraus ergebende Verunreinigung vermieden wird.
Weiterhin können die Ätzblockierschicht und die fünfte leitfähige Schicht der Reihe nach auf der dritten leitfähigen Schicht ausgebildet werden, die als erste Schicht der zweiten Elektrode des Kondensators dient, so daß die Bildung eines Hohlraumes im Graben während der Ausbildung der dritten leitfähigen Schicht vermieden werden kann. Das trägt alles zu einer Verbesserung der elektrischen Eigenschaften und der Zuverlässigkeit des Kondensators bei.

Claims (8)

1. Verfahren zum Herstellen von Halbleiterspeicherzel­ len, die einen Transistor und einen Kondensator aufweisen, bei dem die folgenden Verfahrensschritte durchgeführt werden:
  • a. eine Feldoxidschicht (101) wird auf einem Halbleiter­ substrat (100) eines ersten Leitfähigkeitstyps ausgebildet, um einen aktiven Bereich zu bilden,
  • b. eine Gateelektrode (2), ein Sourcebereich (3) und ein Drainbereich (4) des Transistors werden auf, bzw. in dem aktiven Bereich ausgebildet, eine erste leitfähige Schicht (5) wird auf einem bestimmten Teil der Feldoxidschicht (101) vorgesehen und eine erste Isolierschicht (6) wird auf dem durch diese Verfahrensschritte erhaltenen Aufbau ausgebildet,
  • c. ein Graben (10) wird im Halbleitersubstrat (100) zwischen der Feldoxidschicht (101) und der Gateelektrode (2) ausgebildet,
dadurch gekennzeichnet, daß
  • d. eine zweite leitfähige Schicht (12), ein dielektri­ scher Film (13) und eine dritte leitfähige Schicht (14) übereinander sowohl auf der Innenseite des Grabens (10) als auch auf der ersten Isolierschicht (6) fortlaufend ausgebil­ det werden,
  • e. ein Kondensatormuster dadurch gebildet wird, daß Teile der zweiten leitfähigen Schicht (12), des dielektri­ schen Filmes (13) und der dritten leitfähigen Schicht (14) auf der ersten Isolierschicht (6) mit Hilfe einer Maske, die über dem Graben (10) angeordnet ist und Teile der Gateelek­ trode (2) und der ersten leitfähigen Schicht (5) überlappt, geätzt werden,
  • f. eine zweite Isolierschicht (19) an den Seitenwänden des Kondensatormusters entlang ausgebildet wird und
  • g. eine vierte leitfähige Schicht (15) auf dem Aufbau ausgebildet wird, der durch die obigen Verfahrensschritte erhalten wurde.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Verfahrensschritt b. eine Ätzblockierschicht (6b) auf der ersten Isolier­ schicht (6a) ausgebildet wird, um den Graben (10) genau zu begrenzen.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine weitere Ätzblockierschicht (16) und eine fünfte leitfähige Schicht (17) auf der dritten leitfähigen Schicht (14) aufgebracht werden und ein Planieren erfolgt, wodurch die weitere Ätzblockierschicht (16) freigelegt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Ätzblockierschicht (16) aus einer Tieftemperaturoxidschicht oder einer Hochtemperaturoxidschicht gebildet wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Planieren durch ein Rückätzen erfolgt.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierschicht (19) durch Rückätzen gebildet wird.
7. Verfahren nach Anspruch 1 oder 6, dadurch gekenn­ zeichnet, daß die zweite Isolierschicht (19) aus einer Tieftemperaturoxid­ schicht oder einer Hochtemperaturoxidschicht gebildet wird.
DE4007604A 1989-11-20 1990-03-09 Halbleiterbauelement und verfahren zu seiner herstellung Granted DE4007604A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890016828A KR920004028B1 (ko) 1989-11-20 1989-11-20 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4007604A1 DE4007604A1 (de) 1991-05-23
DE4007604C2 true DE4007604C2 (de) 1992-01-16

Family

ID=19291836

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4007604A Granted DE4007604A1 (de) 1989-11-20 1990-03-09 Halbleiterbauelement und verfahren zu seiner herstellung

Country Status (8)

Country Link
US (1) US5077232A (de)
JP (1) JP2530741B2 (de)
KR (1) KR920004028B1 (de)
CN (1) CN1030021C (de)
DE (1) DE4007604A1 (de)
FR (1) FR2654870B1 (de)
GB (1) GB2238428B (de)
IT (1) IT1248814B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278573A (ja) * 1990-03-28 1991-12-10 Mitsubishi Electric Corp 半導体記憶装置
KR930001418B1 (ko) * 1990-08-07 1993-02-27 삼성전자 주식회사 반도체 장치의 제조방법
US5196363A (en) * 1990-10-11 1993-03-23 Samsung Electronics Co., Ltd. Method of forming mist type dynamic random access memory cell
US5202279A (en) * 1990-12-05 1993-04-13 Texas Instruments Incorporated Poly sidewall process to reduce gated diode leakage
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
US5411905A (en) * 1994-04-29 1995-05-02 International Business Machines Corporation Method of making trench EEPROM structure on SOI with dual channels
US5795804A (en) * 1996-03-07 1998-08-18 United Microelectronics Corporation Method of fabricating a stack/trench capacitor for a dynamic random access memory (DRAM)
US6310375B1 (en) * 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method
US20060228853A1 (en) * 2005-03-28 2006-10-12 Won-Cheol Jeong Memory devices including spacers on sidewalls of memory storage elements and related methods
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
JP5005241B2 (ja) * 2006-03-23 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN100490057C (zh) * 2006-04-04 2009-05-20 联华电子股份有限公司 沟渠式电容器及其制造方法
JP4600936B2 (ja) * 2007-06-20 2010-12-22 三菱電機株式会社 半導体装置およびその製造方法
CN102130063B (zh) * 2010-01-13 2014-03-12 中国科学院微电子研究所 半导体器件及其制作方法
CN104217863B (zh) * 2014-09-10 2017-06-13 武汉理工大学 场效应调控超级电容器的制备方法
CN111615751B (zh) * 2018-12-25 2023-02-28 深圳市汇顶科技股份有限公司 电容器和制备电容器的方法
CN115241162A (zh) * 2022-08-26 2022-10-25 上海华虹宏力半导体制造有限公司 一种深沟槽电容器及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666436B2 (ja) * 1983-04-15 1994-08-24 株式会社日立製作所 半導体集積回路装置
JPS60223153A (ja) * 1984-04-19 1985-11-07 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ型キャパシタを有する半導体装置の製法
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
JPS6155957A (ja) * 1984-08-27 1986-03-20 Toshiba Corp 半導体記憶装置
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
CN1004734B (zh) * 1984-12-07 1989-07-05 得克萨斯仪器公司 动态随机存取存贮器单元(dram)和生产方法
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JP2604705B2 (ja) * 1985-04-03 1997-04-30 松下電子工業株式会社 Ｍｏｓキヤパシタの製造方法
JPS62120070A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体記憶装置
JPS62136069A (ja) * 1985-12-10 1987-06-19 Hitachi Ltd 半導体装置およびその製造方法
JPS62266865A (ja) * 1986-05-15 1987-11-19 Hitachi Ltd 半導体装置
JPS62279655A (ja) * 1986-05-28 1987-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
JP2702702B2 (ja) * 1986-06-12 1998-01-26 松下電器産業株式会社 半導体記憶装置
JPS6384149A (ja) * 1986-09-29 1988-04-14 Hitachi Ltd 半導体メモリの製造方法
US4785337A (en) * 1986-10-17 1988-11-15 International Business Machines Corporation Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
JPS63122261A (ja) * 1986-11-12 1988-05-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0654801B2 (ja) * 1987-07-13 1994-07-20 日本電気株式会社 半導体メモリセルおよびその製造方法
JPS6447068A (en) * 1987-08-18 1989-02-21 Nec Corp Semiconductor integrated circuit device and manufacture thereof
JPH0795582B2 (ja) * 1987-11-17 1995-10-11 三菱電機株式会社 半導体装置の溝型キャパシタセルの製造方法
JPH0828471B2 (ja) * 1987-12-07 1996-03-21 日本電気株式会社 半導体記憶装置およびその製造方法
US4951175A (en) * 1988-05-18 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor memory device with stacked capacitor structure and the manufacturing method thereof

Also Published As

Publication number Publication date
KR910010745A (ko) 1991-06-29
GB9005576D0 (en) 1990-05-09
FR2654870B1 (fr) 1996-06-21
JPH03166760A (ja) 1991-07-18
GB2238428B (en) 1993-07-14
US5077232A (en) 1991-12-31
IT9020416A1 (it) 1991-11-24
CN1030021C (zh) 1995-10-11
IT9020416A0 (it) 1990-05-24
KR920004028B1 (ko) 1992-05-22
DE4007604A1 (de) 1991-05-23
JP2530741B2 (ja) 1996-09-04
IT1248814B (it) 1995-01-30
GB2238428A (en) 1991-05-29
FR2654870A1 (fr) 1991-05-24
CN1052006A (zh) 1991-06-05

Similar Documents

Publication Publication Date Title
DE4007604C2 (de)
DE69221530T2 (de) Verfahren zum Erhöhen der Kapazität eines DRAMs durch Anodisieren der Polysiliziumschicht einer unteren Kondensatorplatte
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE3809653C2 (de)
EP0886884A1 (de) Speicherzellenanordnung mit vertikalen mos-transistoren und deren herstellungsverfahren
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4031411A1 (de) Verfahren zur herstellung eines halbleiters
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE19746448A1 (de) DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4016268A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE69418447T2 (de) VERFAHREN ZUR AUSFORMUNG DÜNNER TUNNELFENSTER IN EEPROMs
DE19832095C1 (de) Stapelkondensator-Herstellungsverfahren
DE3543937C2 (de)
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP0317934A1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE3927176C2 (de)
EP0012863A2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
DE4426468C2 (de) Verfahren zur Herstellung einer DRAM-Zelle
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee