JPS62266865A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報蓄積部である容量と絶縁ゲート型電界効
果トランジスタを少なくとも有する半導体記憶装置に関
する。

〔従来の技術〕

従来のこの種の装置では、特公昭６０−２３５０５号に
記載しであるように、所要面積を減少し、集積密度を向
上させるために、半導体基板に細孔が設けられ、容量は
、該細孔の表面上に積層された容量絶縁膜および容量電
極を有し、かつ、容量の他方の電極は上記細孔の表面に
沿って半導体基板上に形成されていた。

〔発明が解決しようとする問題点〕

しかし、上記従来技術においては、情報蓄積のための電
荷は細孔の半導体基板側に蓄積されるため、α線等の入
射により雑音電荷がメモリセル部に混入した場合に、メ
モリ情報が失われやすいという問題があった。

この問題を解決するため、本出願人は、第２図に示すよ
うな構造の半導体装置を出願している（特願昭６０−１
４４７５４号）。第２図は、容量と絶縁ゲート型電界効
果トランジスタとを有するダイナミック型メモリセルの
概ｌｌｌ８ＷＲ面図である。

第２図において、１は半導体基板、５はアイソレーショ
ン領域、１６は半導体基板１に設けられた細孔、２は細
孔１６の表面上に形成された絶縁膜、６は絶縁膜２の表
面上に形成され、細孔１６の上部の接続部１９で半導体
基板１に直接接する容量電極。

７は容量電極６の表面上に形成された容量絶縁膜、８は
容量絶縁膜７の表面上に形成された他方の容量電極、４
は電界効果トランジスタのゲート電極、３は導電性不純
物ドープ領域で、電界効果トランジスタのソース、ドレ
インを形成するためのイオン注入と容量ｆｆ１ｉ６から
の不純物の拡散によって形成されている。

このメモリセル構造では、蓄積電荷が半導体基板１の中
ではなく、多結晶シリコン膜６に蓄えられるので、α線
等による外部雑音に対する耐性を向上させることができ
る。

従来から、多結晶シリコン膵等からなる容量電極の抵抗
を下げる目的で、リン等の導電性不純物を多結晶シリコ
ン膜中に添加している。第２図に示すように、多結晶シ
リコン膜６を半導体基板１に設けた細孔１６内にも形成
する場合は、細孔１６の側壁に沿う部分の多結晶シリコ
ン膜６中にも導電性不純物を充分に拡散させるために、
多結晶シリコン膜を細孔１６内に埋め込む前に、熱拡散
法によりリンを細孔１６の側壁部分に添加し、多結晶シ
リコン膜６を細孔内に埋め込んだ後、拡散させていた。

しかし、リンを熱拡散法により多結晶シリコン膜６中に
拡散させると、多結晶シリコン膜６が細孔１６の上部で
半導体基板１に直接接する接続部１９（容量電極６と半
導体基板１の不純物ドープ層との接続部）において、多
結晶シリコン膜６中のリンが半導体基板１の内部に、図
示の如く深く（深さ約０　、５〜１　、　Ｏｔｍ　）拡
散し、超ＬＳＩに代表される微細デバイスでは、隣接し
た容量や電界効果トランジスタとの間でリーク電流が生
じたり、電界効果トランジスタのしきい値電圧が変動し
たり、耐圧が低下したりする問題点がある。

本発明の目的は、このような問題点を解決し、細孔の側
壁に沿う部分の容量電極中に導電性不純物を充分に拡散
させると共に、容量電極と半導体基板の不純物ドープ層
との接続部では、導電性不純物のドープ深さを、隣接す
るデバイスの電気特性に影響を与えない深さく半導体装
置の構造や使用条件により異なるが、約０．１〜０．３
．）まで浅くすることが可能な構造を持つ半導体装置を
提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために１本発明は、情報蓄積部であ
る容量と絶縁ゲートｙ：！電界効果トランジスタを少な
くとも有する半導体装置において、上記容量が、半導体
基板に設けられた細孔の表面上に形成された絶縁膜と、
上記絶縁膜表面上に形成され、上記細孔上部で上記半導
体基板に直接接する容量電極を少なくとも有し、上記容
量電極の上記細孔の側壁に沿う部分には第１の８Ｗｉ性
不純物がドープされ、上記容量電極の上記半導体基板上
の部分および該部分と接する半導体基板領域には上記第
１の導電性不純物より拡散係数の小さい第２の導電性不
純物がドープされていることを特徴とする。

〔作用〕

本発明では、容量電極の細孔の側壁に沿う部分には第１
の導電性不純物（例えばリン）がドープされ、容量電極
の半導体基板上の部分および該部分と接する半導体基板
領域には上記第１の導電性不純物より拡散係数の小さい
第２の導電性不純物（例えばヒ素）がドープされている
６ すなわち、細孔の側壁に沿う部分の容量電極（例えば多
結晶シリコン膜）中には、例えばリンが熱処理によって
多結晶シリコン膜中に均一にドープされている。容量電
極と半導体基板の不純物ドープ層との接続部において、
細孔上部の半導体Ｊ＆板に接している多結晶シリコン膜
中にドープされた例えばヒ素イオンは、上記接続部から
半導体基板内部へ向かって拡散するが、ヒ素は、従来用
いていたリンよりも拡散係数が１０００℃でおよそ１桁
小さいために、拡散深さもリンよりも浅くなり、約０．
１〜０．３−以下にすることができる。それによって、
素子の微細化に伴い問題となってきた、隣接する容量や
電界効果トランジスタとの間のリーク電流の増加等の電
気特性劣化を低く抑えることができる。

〔実施例〕

第１図は、本発明の一実施例の半導体装置の概略断面図
である。本実施例は、半導体基板に設けられた細孔上に
積層して形成された容量と、絶縁ゲート型電界効果トラ
ンジスタとを有するダイナミック型メモリセルの例を示
す。

半導体基板１に形成された細孔１６上に絶縁膜２、多結
晶シリコン膜からなる容量電極６、容量絶縁膜７および
他方の容量電極８を積層して形成し、容量を構成してい
る。一方の容量電極６は細孔１６の上部の半導体基板１
上の、絶縁膜２の一部が選択的に除去された接続部１９
で半導体基板１に直接接し、電界効果トランジスタの不
純物ドープ層（ソース領域）に接続している。容量電極
６の細孔１６の側壁に沿う部分には第１の導電性不純物
がドープされ、容量電極６の半導体基板１上の部分およ
び該部分と接する半導体基板１の領域には第１の導電性
不純物より拡散係数の小さいｇ５２のδ電性不純物がド
ープされている。容量電極６は不純物ドープ層３と同電
位となり、他方の電極８との間に容量が形成されている
。この部分の不純物ドープ領域３は電界効果トランジス
タのソース・ドレインを形成するためのイオン注入と容
量電極６からの不純物の拡散によって形成されている。

本実施例によれば、容量電極６からの不純物の拡散によ
って形成された不純物ドープ領域の深さは図示の如く浅
く、約０．１〜０．３−であり、前記ソース・ドレイン
の不純物ドープ層の深さと同程度もしくは以下となり、
従来技術で問題であった隣接した容量や電界効果トラン
ジスタとの間で生じるリーク電流や、電界効果トランジ
スタのしきい値電圧の変動、ドレイン耐圧の低下を防止
することができる。

第３図（ａ）〜（ｆ）は、第１図に示す構造を実現する
製造工程の一例を示す断面図である。図において、絶縁
ゲート型電界効果トランジスタについては、図示省略さ
れている。

まず、第３図（ａ）に示すように、半導体基板１に細孔
１６を公知のホトエツチング法により形成し、細孔１６
の表面および半導体基板１の表面上にＣＶＤ法もしくは
熱酸化法により絶縁膜２を形成し１次に、絶縁膜２およ
びアイソレーション領域５の表面上に多結晶シリコン膜
６をＣＶＤ法により形成する。この後、熱拡散法により
リンを多結晶シリコン膜６中にドープする。

次に、同図（ｂ）に示すように、ホトレジスト膜９を細
孔１６内に埋め込む。

次に、ホトレジスト膜９をエツチングマスクとして、多
結晶シリコン膜６と絶ａｌｌＩ２を順次除去し、同図（
Ｑ）に示す構造を得る。

次に、ホトレジスト膜９をエツチングにより除去した後
、同図（ｃｌ）に示すように、細孔１６内および半導体
基板１上に多結晶シリコン膜１０をＣＶＤ法により形成
する。多結晶シリコン膜１０は、半導体基板１を介して
電界効果トランジスタのソース・ドレインの不純物ドー
プ層（図示せず）に接続し、多結晶シリコン膜６と共に
容量の一方の電極を構成する。

この多結晶シリコン膜１０と導電性不純物ドープ層（図
示せず）との接続部を（ｅ）に示すように多結晶シリコ
ン膜１０へのヒ素イオン注入とそれに続く熱拡散によっ
て形成する。

最後に、一方の容量電極１０の表面上に容量絶縁膜７を
熱酸化法もしくはＣＶＤ法により形成し、その上に多結
晶シリコン膜からなる他方の容ｆｉ：電極８をＣＶＤ法
により形成し、同図（ｆ）に示す上記接続部の不純物ド
ープ領域１１の浅い構造を得る。

第４図（ａ）〜（ｃ）は、別の実施例の工程所面図であ
る。

本実施例では、第４図（ａ）に示すように、細孔１Ｇの
表面領域を含む半導体基板１上に形成した絶縁膜２の一
部分く容量電極と半導体基板の不純物ドープ層との接続
部の絶縁膜）を除去した後。

多結晶シリコン膜６をＣＶＤ法により形成する。

次に、ヒ素イオン注入を行なった後、熱拡散法により、
容量電極と半導体基板の不純物ドープ層との接続部を形
成した。次に、シリコン窒化膜１２をＣＶＤ法により細
孔１６内に充填する。

その後、シリコン窒化膜１２をマスクとして多結晶シリ
コン膜６の熱酸化を行なうと、同図（ｂ）に示すように
、多結晶シリコン膜６の表面に露出した部分にのみ厚い
酸化膜１３が形成される。次に、シリコン窒化膜１２を
エツチング除去し、熱拡散法により多結晶シリコン膜６
中にリンをドープする。

このとき、リンは細孔１６内に入り込んで側壁に沿う部
分の多結晶シリコン膜６にはリンが充分拡散されるが、
容量電極と半導体基板の不純物ドープ層との接続部上の
多結晶シリコン膜６には、表面の酸化膜１３がマスクと
なって表面からのリンの拡散は生じず、当該接続部の不
純物ドープ領域１１の伸びは低く抑えられる。

次に、表面の酸化膜１３を除去し、公知のホトエツチン
グ法により多結晶シリコン膜６を加工して（ｃ）に示し
た構造を得る。続いて、第３図（ｆ）と同様にして、多
結晶シリコン膜６の表面に容量絶ｇ膜を形成し、この容
量絶縁膜上に他方の容量電極を形成して、接合深さの浅
い上記接続部を有する構造が得られる。

第５図（ａ）〜（ｄ）は、本発明の別の実施例の工程断
面図である。本実施例は、第２の実施例の第４図（ａ）
で細孔内に充填したシリコン窒化膜１２の代わりに、薄
いシリコン窒化膜と厚いシリコン酸化膜の２層構造を用
いた例である。

まず、第５図（ａ）に示すように、半導体基板１上およ
び細孔１６内に絶縁膜２を介して、一方の電極となる多
結晶シリコン膜６を形成した後、シリコン窒化１ｔ！Ｊ
１４を細孔１６が埋まらない程度の厚さに形成する。続
いて、細孔１６内にＣＶＤ法によりシリコン酸化膜１５
を埋め込む。

次に、同図（ｂ）に示すように、シリコン酸化膜１５を
エツチングマスクとして表面に露出したシリコン窒化膜
１４を除去した後、シリコン酸化膜１５を除去する。続
いて、細孔１６内に残うたシリコン窒化膜１４をマスク
として１表面に露出した多結晶シリコンＩＦＪ　６のみ
を酸化して、シリコン酸化膜１３を形成する。

次に、同図（ｃ）に示すように、細孔１６内に残ったシ
リコン窒化膜１４を除去した後、熱拡散法によりリンを
多結晶シリコン膜６中にドープする。

このとき、リンは細孔１６内に入り込んで側壁に沿う部
分の多結晶シリコン膜６にはリンが充分拡散されるが、
容量電極と半導体基板の不純物ドープ層との接続部上の
多結晶シリコン膜６には、表面の酸化膜１３がマスクと
なって表面からのリンの拡散は生じない。

次に、シリコン酸化膜１３を除去し、同図（ｄ）に示し
たように、シリコン酸化膜１３（同図（Ｃ））に覆われ
ていた部分の多結晶シリコン膜６中にヒ素をイオン注入
によってドープした後、熱拡散により容量電極と半導体
基板の不純物ドープ層との接続部を形成する。その後、
第３図（ｆ）と同様の構造を形成し、容量とする。

第６図（ａ）〜（ｆ）は、本発明の別の実施例の工程断
面図である。

まず、第６図（ａ）に示すように、半導体基板１に細孔
１６を形成した後、絶縁１１ｇ２および多結晶シリコン
膜６を順次形成する６続いて、熱拡散法によりリンを多
結晶シリコン膜６中にドープする。

次に、同図（ｂ）に示すように、多結晶シリコン膜６を
パターニングする。

次に、同図（ｃ）に示すように、多結晶シリコン股６を
エツチングマスクとして、半導体基板１上に露出した絶
縁膜２をウェットエツチングにより除去する。

続いて、同図（ｄ）に示すように、多結晶シリコン膜１
０を、絶縁膜２よりも厚く、かつ、細孔１６を埋めてし
まわない程度に、必要な容量値に応じた膜厚に形成する
。次に、多結晶シリコン膜１０にヒ素をイオン注入によ
りドープした後、熱処理により容量電極と半導体基板の
不純物ドープ層との接続部を形成する。

次いで、同図（ｅ）に示すように、異方性ドライエツチ
ングにより多結晶シリコン＠１０を多結晶シリコン膜６
の側壁部と上記接続部にのみ残存させ、多結晶シリコン
膜６と共に容量の一方の電極とする。

その後、同図（ｆ）に示すように、容量絶ｇ膜７および
他方の容量電極８を順次形成する。以上の方法によって
、浅い接合を持った上記接続部を有する、細孔内積層型
容量が実現できる。

第７図は１本発明の別の実施例の工程断面図である。上
記の実施例は、いずれも積層型の容量であったが、本実
施例は容量電極６を一方の電極とし、２３基板１７を他
方の容量ｆＩＬ極としてなる容量と、隣接する電界効果
トランジスタとで構成されたＤＲＡＭセルである。ここ
で、容量型＋＠６はＰ型エピタキシャル層１８の上面に
おいて、絶縁ゲート型電界効果トランジスタのソース領
域に接続している。容量電極６の細孔１６の側壁に沿う
部分にはリンがドープされ、容ｔ？！！極６の半導体基
板１上の部分および該部分と接する半導体基板１の接続
部の領域にはヒ素がドープされている。本実施例におい
ても、容量電極６からの不純物の拡散によって形成され
た不純物トープ領域１１の深さは約０．１〜０．３７７
１Ｉ＋と浅く、前記ソース・ドレインの不純物ドープ層
の深さと同程度となり、上記実施例と同様の効果を有す
る。

〔発明の効果〕

以上説明したように、本発明は、細孔内に埋め込まれた
容量電極と半導体基板の不純物ドープ層との接続部にお
ける不純物ドープ層の接合深さを浅く形成することによ
り、素子の微細化に伴って、隣接した容量や電界効果ト
ランジスタとの間で生じるリーク電流や、電界効果トラ
ンジスタのしきい値電圧の変動、あるいは耐圧の低下等
の電気特性の劣化を低減し、より微細な素子構造を実現
できる効果があり、半導体装置の集積度を向上させるこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体装置の概略断面図、
第２図は従来の半導体装置の概略断面図、第３図（ａ）
〜（ｆ）、第４図（ａ）〜（ｃ）、第５図（、）−（ｄ
）および第６図（ａ）〜（ｆ）は本発明の別の実施例の
製造工程を示す概略断面図、第７図は本発明の別の実施
例の概略断面図である。 １・・・半導体塞板　　　　２・・・絶縁膜３．１１・
・・不純物ドープ領域 ４・・・電界効果トランジスタのゲート電極５・・・ア
イソレーション領域 ６．８．１０・・・容量電極　７・・・容量絶縁膜９・
・・ホトレジスト層 １２・・・シリコン窒化膜（埋め込み絶縁膜）１３・・
・シリコン酸化膜　　１４・・・シリコン窒化膜１５・
・・シリコン酸化膜（埋め込み絶縁物あるいはホトレジ
スト層） １６・・・細孔　　　　　　　１７・・・ｐ＋基板１８
・・ｐ型エピタキシャル層 １９・・・接続部 代理人弁理士　　中　村　純之助 １半＃２１１版 ２特緑膜 ５フインレージ３ン々Ａｊ免 ｉＰＢ　　国 （ｆ） ｂ ６　容１ｉ極 ７　路１絶、線膜 ８　落電′を極 １０　　岩量電掻 １１　　不、１紀物←゛−デ４ｃへ 才４　閂 （Ｑ） １３　シリコン酸化膜 才５図 オフ図

Claims (1)

1. 【特許請求の範囲】 １、情報蓄積部である容量と絶縁ゲート型電界効果トラ
   ンジスタを少なくとも有する半導体装置において、上記
   容量は、半導体基板に設けられた細孔の表面上に形成さ
   れた絶縁膜と、上記絶縁膜表面上に形成され、上記細孔
   上部で上記半導体基板に直接接する容量電極を少なくと
   も有し、上記容量電極の上記細孔の側壁に沿う部分には
   第１の導電性不純物がドープされ、上記容量電極の上記
   半導体基板上の部分および該部分と接する半導体基板領
   域には上記第１の導電性不純物より拡散係数の小さい第
   ２の導電性不純物がドープされていることを特徴とする
   半導体装置。 ２、上記半導体基板領域にドープされた第２の導電性不
   純物ドープ領域が、上記絶縁ゲート型電界効果トランジ
   スタのソース、ドレイン領域の不純物ドープ層に重なり
   、かつ該不純物ドープ層の深さ以下に形成されているこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   。