JP2530741B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2530741B2 JP2530741B2 JP2056775A JP5677590A JP2530741B2 JP 2530741 B2 JP2530741 B2 JP 2530741B2 JP 2056775 A JP2056775 A JP 2056775A JP 5677590 A JP5677590 A JP 5677590A JP 2530741 B2 JP2530741 B2 JP 2530741B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- semiconductor device
- insulating layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 10
- 230000002265 prevention Effects 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 47
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000011800 void material Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 For example Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置およびその製造方法に関し、
特にメモリ素子のキャパシタ製造工程中に発生する欠陥
を最小限にする半導体装置およびその製造方法に関す
る。
特にメモリ素子のキャパシタ製造工程中に発生する欠陥
を最小限にする半導体装置およびその製造方法に関す
る。
最近、半導体製造技術の発展およびメモリ素子の応用
分野が拡大されて、大容量のメモリ素子開発が進められ
ているが、特に一つのメモリセルを一つのキャパシタと
一つのトランジスタとから構成し、高集積化に有利なDR
AM（Dynamic Randam Memory）に注目すべき程の発展が
成されて来た。このDRAMは集積度を向上させるメモリ構
造により、従来プレーナータイプ・キャパシタセルから
スタックタイプ・キャパシタセルとトレンチタイプ・キ
ャパシタセルの三次元的な構造が考案されている。
分野が拡大されて、大容量のメモリ素子開発が進められ
ているが、特に一つのメモリセルを一つのキャパシタと
一つのトランジスタとから構成し、高集積化に有利なDR
AM（Dynamic Randam Memory）に注目すべき程の発展が
成されて来た。このDRAMは集積度を向上させるメモリ構
造により、従来プレーナータイプ・キャパシタセルから
スタックタイプ・キャパシタセルとトレンチタイプ・キ
ャパシタセルの三次元的な構造が考案されている。
先ず、トレンチタイプ・キャパシタセルはシリコン基
板を異方性エッチングして、その拡がった壁面をキャパ
シタ領域として使用するもので、狭い領域で充分なキャ
パシタ蓄積容量を確保することができ、平坦化面におい
て後で述べるスタックタイプ・キャパシタより有利であ
る。しかし、α粒子によるソフトエラーの問題とスケー
リングダウン（Scaling down）作業の進行によるトレン
チ間の漏洩電流の問題がキャパシタの形成を困難にして
いる。これに反して、スタックタイプ・キャパシタはシ
リコン基板面の上側にキャパシタを形成するもので、拡
散領域が少ないのでソフトエラーに強く、工程が比較的
簡単である長所がある。しかしながら、トランジスタ上
に蓄積したキャパシタを製造するため、著しい段差が生
じる問題と誘電体膜の成長技術に困難がある。
板を異方性エッチングして、その拡がった壁面をキャパ
シタ領域として使用するもので、狭い領域で充分なキャ
パシタ蓄積容量を確保することができ、平坦化面におい
て後で述べるスタックタイプ・キャパシタより有利であ
る。しかし、α粒子によるソフトエラーの問題とスケー
リングダウン（Scaling down）作業の進行によるトレン
チ間の漏洩電流の問題がキャパシタの形成を困難にして
いる。これに反して、スタックタイプ・キャパシタはシ
リコン基板面の上側にキャパシタを形成するもので、拡
散領域が少ないのでソフトエラーに強く、工程が比較的
簡単である長所がある。しかしながら、トランジスタ上
に蓄積したキャパシタを製造するため、著しい段差が生
じる問題と誘電体膜の成長技術に困難がある。
上に述べたような三次元的な構造のキャパシタをサブ
ハーフ・ミクロン（Sub−half−micron）領域に近づい
た超高集積メモリ素子に適用する場合、キャパシタ基板
層の凹凸が大きいスタックタイプあるいはスタック・ト
レンチ併合型キャパシタが提案されているが、このスタ
ック・トレンチ併合型キャパシタの製造工程は第1A〜1D
図のように図示できる。その製造工程を検討すると、以
下のようである。
ハーフ・ミクロン（Sub−half−micron）領域に近づい
た超高集積メモリ素子に適用する場合、キャパシタ基板
層の凹凸が大きいスタックタイプあるいはスタック・ト
レンチ併合型キャパシタが提案されているが、このスタ
ック・トレンチ併合型キャパシタの製造工程は第1A〜1D
図のように図示できる。その製造工程を検討すると、以
下のようである。
第1A図は、半導体基板100上にトランジスタおよびト
レンチ10の形成工程を図示したもので、先ず半導体基板
100上にフィールド酸化膜101を成長させて、アクティブ
領域を規定する。そして、前記アクティブ領域上にはメ
モリセルの構成要素であるトランジスタのゲート電極2,
ソース領域３およびドレイン領域４を形成し、前記フィ
ールド酸化膜101の所定部分に隣接するメモリセルのゲ
ート電極と連結される第１導電層5,例えば不純物がドー
ピングされた第１多結晶シリコン層を形成し、上に述べ
た構造の全表面上に絶縁層６を形成する。前記フィール
ド酸化膜101とゲート電極２との間の絶縁層６上にマス
クを当ててトレンチ10を形成し、このトレンチ10の鋭利
なコーナー部位に丸みを付け、前記トレンチ10を形成す
る時に発生する半導体基板表面の損傷を除去するため、
トレンチ内面と前記絶縁層６上に100Å〜1000Å厚さの
補助酸化膜11を形成する。
レンチ10の形成工程を図示したもので、先ず半導体基板
100上にフィールド酸化膜101を成長させて、アクティブ
領域を規定する。そして、前記アクティブ領域上にはメ
モリセルの構成要素であるトランジスタのゲート電極2,
ソース領域３およびドレイン領域４を形成し、前記フィ
ールド酸化膜101の所定部分に隣接するメモリセルのゲ
ート電極と連結される第１導電層5,例えば不純物がドー
ピングされた第１多結晶シリコン層を形成し、上に述べ
た構造の全表面上に絶縁層６を形成する。前記フィール
ド酸化膜101とゲート電極２との間の絶縁層６上にマス
クを当ててトレンチ10を形成し、このトレンチ10の鋭利
なコーナー部位に丸みを付け、前記トレンチ10を形成す
る時に発生する半導体基板表面の損傷を除去するため、
トレンチ内面と前記絶縁層６上に100Å〜1000Å厚さの
補助酸化膜11を形成する。
第1B図はキャパシタの第１電極として使用される第２
導電層12を形成する工程を図示したもので、前記補助酸
化膜11を除去し、前記トレンチ10の内面と絶縁層６上に
キャパシタの第１電極として使用される第２導電層12,
例えば不純物がドーピングされた第２多結晶シリコン層
を500Å〜3000Å程度の厚さに形成し、この第２導電層1
2上にフォトレジスト塗布、マスク露光、現像等の工程
を経てフォトレジストパターン20を形成する。
導電層12を形成する工程を図示したもので、前記補助酸
化膜11を除去し、前記トレンチ10の内面と絶縁層６上に
キャパシタの第１電極として使用される第２導電層12,
例えば不純物がドーピングされた第２多結晶シリコン層
を500Å〜3000Å程度の厚さに形成し、この第２導電層1
2上にフォトレジスト塗布、マスク露光、現像等の工程
を経てフォトレジストパターン20を形成する。
第1C図は第１電極パターン12aおよび誘電体膜13の形
状工程を図示したもので、前記フォトレジスト・パター
ン20を当てて、第２導電層12をエッチングすることによ
り、キャパシタの第１電極パターン12aを形成し、この
第１電極パターン12aの表面を覆うように誘電体膜13を
形成する。
状工程を図示したもので、前記フォトレジスト・パター
ン20を当てて、第２導電層12をエッチングすることによ
り、キャパシタの第１電極パターン12aを形成し、この
第１電極パターン12aの表面を覆うように誘電体膜13を
形成する。
第1D図は、前記の諸工程で得られた試料上にキャパシ
タの第２電極に使用される第３導電層14,例えば不純物
がドーピングされた第３多結晶シリコン層を形成して、
スタック・トレンチ併合型のキャパシタを完成させる。
タの第２電極に使用される第３導電層14,例えば不純物
がドーピングされた第３多結晶シリコン層を形成して、
スタック・トレンチ併合型のキャパシタを完成させる。
上に述べた従来のスタック・トレンチ併合型のキャパ
シタの製造方法においては、キャパシタの第１電極とし
て使用される第２導電層を形成した後に、写真食刻工程
により第１電極パターンを形成するため、写真食刻工程
時に形成された副生成物（主として、炭素を中心として
生成される重合体）がトレンチ側壁に付着して、以後の
誘電体膜の形成時に均一な誘電体膜を形成することが困
難になる。また、この誘電体膜上に第３導電層を付着さ
せて、キャパシタを形成する場合、キャパシタの信頼度
および電気的な特性を低下させる問題点がある。
シタの製造方法においては、キャパシタの第１電極とし
て使用される第２導電層を形成した後に、写真食刻工程
により第１電極パターンを形成するため、写真食刻工程
時に形成された副生成物（主として、炭素を中心として
生成される重合体）がトレンチ側壁に付着して、以後の
誘電体膜の形成時に均一な誘電体膜を形成することが困
難になる。また、この誘電体膜上に第３導電層を付着さ
せて、キャパシタを形成する場合、キャパシタの信頼度
および電気的な特性を低下させる問題点がある。
これらの問題を解決したスタック・トレンチ併合型キ
ャパシタを図２に示す。
ャパシタを図２に示す。
第１導電型の半導体基板100上にアクティブ領域を限
定するために選択的にフィールド酸化膜101を形成し、
前記アクティブ領域上に電気的に絶縁されるようにゲー
ト電極２を形成し、このゲート電極２の両側の半導体基
板の表面にソース領域３およびドレイン領域４を形成
し、前記フィールド酸化膜101の所定部分に隣接するメ
モリセルのゲート電極と連結される第１導電層５を形成
し、前記ソース領域３内にトレンチ10を形成する。前記
ゲート電極２および第１導電層５上にゲート絶縁層6aを
形成し、このゲート絶縁層6a上に食刻阻止層6bを形成
し、前記トレンチ10内面と前記食刻阻止層6bの一部分上
に第２導電層12を形成し、この第２導電層12上に誘電体
膜13を形成し、この誘電体膜13上に第３導電層14を形成
する。そして、この第２導電層12,誘電体膜13および第
３導電層14の側壁に沿って第２絶縁層19を形成し、前記
第３導電層14と前記第２絶縁層19を覆うように第４導電
層15を形成してスタック・トレンチ併合型構造にする。
定するために選択的にフィールド酸化膜101を形成し、
前記アクティブ領域上に電気的に絶縁されるようにゲー
ト電極２を形成し、このゲート電極２の両側の半導体基
板の表面にソース領域３およびドレイン領域４を形成
し、前記フィールド酸化膜101の所定部分に隣接するメ
モリセルのゲート電極と連結される第１導電層５を形成
し、前記ソース領域３内にトレンチ10を形成する。前記
ゲート電極２および第１導電層５上にゲート絶縁層6aを
形成し、このゲート絶縁層6a上に食刻阻止層6bを形成
し、前記トレンチ10内面と前記食刻阻止層6bの一部分上
に第２導電層12を形成し、この第２導電層12上に誘電体
膜13を形成し、この誘電体膜13上に第３導電層14を形成
する。そして、この第２導電層12,誘電体膜13および第
３導電層14の側壁に沿って第２絶縁層19を形成し、前記
第３導電層14と前記第２絶縁層19を覆うように第４導電
層15を形成してスタック・トレンチ併合型構造にする。
しかしながら、この半導体装置においては、第３導電
層の中央部と第４導電層との間のトレンチ内部に空隙が
生じる欠陥がある。
層の中央部と第４導電層との間のトレンチ内部に空隙が
生じる欠陥がある。
更に、第3A〜3F図は上記の問題を解決したスタック・
トレンチ併合型キャパシタの製造工程を図示した一実施
例の工程順序図である。
トレンチ併合型キャパシタの製造工程を図示した一実施
例の工程順序図である。
第3A図は、半導体基板100上にトランジスタおよびト
レンチ10の形成工程を図示したもので、先ず第１伝導型
の半導体基板100上に選択酸化法によってフィールド酸
化膜101を成長させてアクティブ領域を規定する。この
アクティブ領域上に100Å〜200Å程度のゲート酸化膜１
を形成し、このゲート酸化膜１上にトランジスタのゲー
ト電極２となる不純物がドーピングされた多結晶シリコ
ン層を形成し、同時に前記フィールド酸化膜101上の所
定部分に隣接するメモリセルのゲート電極と連結する第
１導電層5,例えば不純物がドーピングされた第１多結晶
シリコン層を形成する。
レンチ10の形成工程を図示したもので、先ず第１伝導型
の半導体基板100上に選択酸化法によってフィールド酸
化膜101を成長させてアクティブ領域を規定する。この
アクティブ領域上に100Å〜200Å程度のゲート酸化膜１
を形成し、このゲート酸化膜１上にトランジスタのゲー
ト電極２となる不純物がドーピングされた多結晶シリコ
ン層を形成し、同時に前記フィールド酸化膜101上の所
定部分に隣接するメモリセルのゲート電極と連結する第
１導電層5,例えば不純物がドーピングされた第１多結晶
シリコン層を形成する。
次いで、前記ゲート電極２の両側の半導体基板の表面
にイオン注入を通じてソース領域３およびドレイン領域
４を形成し、前記の構造の全表面上にゲート絶縁層6aと
蝕刻阻止層6bで構成される第１絶縁層６を形成する。前
記フィールド酸化膜101とゲート電極２との間の食刻阻
止層6b上にソース領域３の一部分が重なるようにマスク
を当て、トレンチ10を形成し、このトレンチ10の鋭利な
コーナー部位に丸みを付ける。同時に、前記トレンチ10
を形成する時に発生する半導体基板表面の損傷を除去す
るために、トレンチ10の内面と前記食刻阻止層6b上に20
0Å〜1000Å程度の補助酸化膜11を形成する。この時、
前記トレンチ10を規定するために前記食刻阻止層6bをマ
スクに使用する。
にイオン注入を通じてソース領域３およびドレイン領域
４を形成し、前記の構造の全表面上にゲート絶縁層6aと
蝕刻阻止層6bで構成される第１絶縁層６を形成する。前
記フィールド酸化膜101とゲート電極２との間の食刻阻
止層6b上にソース領域３の一部分が重なるようにマスク
を当て、トレンチ10を形成し、このトレンチ10の鋭利な
コーナー部位に丸みを付ける。同時に、前記トレンチ10
を形成する時に発生する半導体基板表面の損傷を除去す
るために、トレンチ10の内面と前記食刻阻止層6b上に20
0Å〜1000Å程度の補助酸化膜11を形成する。この時、
前記トレンチ10を規定するために前記食刻阻止層6bをマ
スクに使用する。
第3B図はキャパシタの第１電極に使用される第２導電
層12,誘電体膜13およびキャパシタの第１番目の第２電
極に使用される第３導電層14の形成工程を図示したもの
である。前記補助酸化膜11を除去し、その上にキャパシ
タの第１電極に使用される500Å〜3000Å程度の第２導
電層12,例えば不純物がドーピングされた第２多結晶シ
リコン層、誘電体膜13およびキャパシタの第１番目の第
２電極に使用される100Å〜3000Å程度の第３導電層14,
例えば不純物がドーピングされ第３多結晶シリコン層を
連続的に形成する。
層12,誘電体膜13およびキャパシタの第１番目の第２電
極に使用される第３導電層14の形成工程を図示したもの
である。前記補助酸化膜11を除去し、その上にキャパシ
タの第１電極に使用される500Å〜3000Å程度の第２導
電層12,例えば不純物がドーピングされた第２多結晶シ
リコン層、誘電体膜13およびキャパシタの第１番目の第
２電極に使用される100Å〜3000Å程度の第３導電層14,
例えば不純物がドーピングされ第３多結晶シリコン層を
連続的に形成する。
第3C図はフォトレジスト・パターン30の形成工程を図
示したものである。前記第３導電層14上にフォトレジス
ト塗布、マスク露光、現像等の工程を経て前記ゲート電
極２の一部分と前記第１導電層５の一部分が重なるよう
に、フォトレジスト・パターン30を形成する。
示したものである。前記第３導電層14上にフォトレジス
ト塗布、マスク露光、現像等の工程を経て前記ゲート電
極２の一部分と前記第１導電層５の一部分が重なるよう
に、フォトレジスト・パターン30を形成する。
第3D図は食刻工程を通じてキャパシタ・パターン18を
形成する工程を図示したものである。前記フォトレジス
ト・パターン30を当てて、蝕刻工程を経ると、前記第３
導電層14,誘電体膜13および第２導電層12が一度に蝕刻
され、キャパシタ・パターン18を形成する。この食刻工
程時に前記食刻阻止層6bによりゲート電極2,誘電層５お
よびフィールド酸化膜101が保護される。
形成する工程を図示したものである。前記フォトレジス
ト・パターン30を当てて、蝕刻工程を経ると、前記第３
導電層14,誘電体膜13および第２導電層12が一度に蝕刻
され、キャパシタ・パターン18を形成する。この食刻工
程時に前記食刻阻止層6bによりゲート電極2,誘電層５お
よびフィールド酸化膜101が保護される。
第3E図は、第２絶縁層19を形成する工程を図示したも
のである。前述の構造体の全表面上にLTO（Low Tempera
ture Oxide）膜、あるいはHTO（High Temperature Oxid
e）膜と同じ第２絶縁層19を付着させた後に、エッチバ
ック工程を通じて前記キャパシタ・パターン18の側壁に
沿って側壁スペーサ19を形成する。
のである。前述の構造体の全表面上にLTO（Low Tempera
ture Oxide）膜、あるいはHTO（High Temperature Oxid
e）膜と同じ第２絶縁層19を付着させた後に、エッチバ
ック工程を通じて前記キャパシタ・パターン18の側壁に
沿って側壁スペーサ19を形成する。
この時、前記側壁スペーサ19はキャパシタの第１電極
と第２電極を絶縁する役割をする。
と第２電極を絶縁する役割をする。
第3F図は前記諸工程を通じて形成された試料上にキャ
パシタの第２番目の第２電極に使用される第４導電層1
5,例えば不純物がドーピングされた第４多結晶シリコン
層を付着させたスタック・トレンチ併合型キャパシタが
完成する。
パシタの第２番目の第２電極に使用される第４導電層1
5,例えば不純物がドーピングされた第４多結晶シリコン
層を付着させたスタック・トレンチ併合型キャパシタが
完成する。
このように製造されたスタック・トレンチ併合型のキ
ャパシタは、第3A図の第１絶縁層６でゲート絶縁層6aの
みを包含することもできる。
ャパシタは、第3A図の第１絶縁層６でゲート絶縁層6aの
みを包含することもできる。
しかしながら、この半導体装置の製造方法において
は、形成された第３導電層の中央部には第４導電層を形
成した時、トレンチ内部に空隙が生じる欠陥がある。
は、形成された第３導電層の中央部には第４導電層を形
成した時、トレンチ内部に空隙が生じる欠陥がある。
本発明の課題は、第３導電層の中央部と第４導電層と
の間のトレンチ内部に空隙の無い半導体装置を提供する
ことにある。
の間のトレンチ内部に空隙の無い半導体装置を提供する
ことにある。
更に本発明の課題は、形成された第３導電層の中央部
に第４導電層を形成した時、トレンチ内部に空隙が生じ
ることの無い半導体装置の製造方法を提供することにあ
る。
に第４導電層を形成した時、トレンチ内部に空隙が生じ
ることの無い半導体装置の製造方法を提供することにあ
る。
本発明の半導体装置を提供する課題は、前記第３導電
層14の中央部に順次形成された第２食刻阻止層16及び第
５導電層17から成る平坦化面を、第３導電層14の中央部
と第４導電層15との間のトレンチ内部に形成した半導体
装置によって解決されている。
層14の中央部に順次形成された第２食刻阻止層16及び第
５導電層17から成る平坦化面を、第３導電層14の中央部
と第４導電層15との間のトレンチ内部に形成した半導体
装置によって解決されている。
更に本発明の製造方法を提供する課題は、前記第３導
電層14上に第２食刻阻止層16及び第４導電層15を形成
し、前記第２食刻阻止層16が露出されるまでエッチバッ
ク工程を施して前記第３導電層14の中央部に前記第２食
刻阻止層16及び第５導電層17を形成させて平坦化する工
程を、前記トレンチの内面と前記第１絶縁層6b上に第２
導電層12、誘電体膜13及び第３誘電層14を連続に積層さ
せる工程の次に設けた半導体装置の製造方法によって解
決されている。
電層14上に第２食刻阻止層16及び第４導電層15を形成
し、前記第２食刻阻止層16が露出されるまでエッチバッ
ク工程を施して前記第３導電層14の中央部に前記第２食
刻阻止層16及び第５導電層17を形成させて平坦化する工
程を、前記トレンチの内面と前記第１絶縁層6b上に第２
導電層12、誘電体膜13及び第３誘電層14を連続に積層さ
せる工程の次に設けた半導体装置の製造方法によって解
決されている。
以下に、添付図面を参照して本発明を詳しく説明す
る。
る。
この発明によるスタック・トレンチ併合型キャパシタ
は、第4A図〜4D図に示した製造工程によって製造され
る。
は、第4A図〜4D図に示した製造工程によって製造され
る。
第4A図以前の工程は前記第3A図および第3B図までの工
程と同一である。
程と同一である。
第4A図は第２食刻阻止層16および第５導電層17を形成
する工程を図示したものである。前記キャパシタの第１
番目の第２電極に使用される第３導電層14でトレンチ内
部を埋め立てる時のトレンチ内部に空隙（Void）が発生
する欠陥を除去するため、前記第３導電層14上にLTO膜
あるいはHTO膜の第２食刻阻止層16を薄く付着させた後
に、継続的に第５導電層17,例えば不純物がドーピング
された第５多結晶シリコン層を形成することによりトレ
ンチ内部が空隙になる欠陥を除去している。
する工程を図示したものである。前記キャパシタの第１
番目の第２電極に使用される第３導電層14でトレンチ内
部を埋め立てる時のトレンチ内部に空隙（Void）が発生
する欠陥を除去するため、前記第３導電層14上にLTO膜
あるいはHTO膜の第２食刻阻止層16を薄く付着させた後
に、継続的に第５導電層17,例えば不純物がドーピング
された第５多結晶シリコン層を形成することによりトレ
ンチ内部が空隙になる欠陥を除去している。
第4B図は前記工程で得られた試料表面を平坦化するた
めの工程を図示したものである。前記第５導電層17を形
成した後に表面を平坦化するために、前記第２食刻阻止
層16が現れるまで、エッチバック工程を実施し、このエ
ンチング工程で現れた第２食刻阻止層16をBOE（Buffere
d Oxide Etch）で除去する。その後、フォトレジスト塗
布、マスク露光、現像等の工程を経て前記ゲート電極２
の一部分と前記第１導電層５の一部分が重なるように、
フォトレジスト・パターン40を形成する。
めの工程を図示したものである。前記第５導電層17を形
成した後に表面を平坦化するために、前記第２食刻阻止
層16が現れるまで、エッチバック工程を実施し、このエ
ンチング工程で現れた第２食刻阻止層16をBOE（Buffere
d Oxide Etch）で除去する。その後、フォトレジスト塗
布、マスク露光、現像等の工程を経て前記ゲート電極２
の一部分と前記第１導電層５の一部分が重なるように、
フォトレジスト・パターン40を形成する。
第4C〜4D図の工程は前記第3D〜3F図までの工程と同一
である。
である。
以上説明したように、本発明の半導体装置には、第３
導電層の中央部と第４導電層との間のトレンチ内部に空
隙が無い。更に、形成された第３導電層の中央部に第４
導電層を形成する半導体装置の製造方法は、トレンチ内
部に空隙を生じさせない。したがって、キャパシタの誘
電率の減少による漏れ電流が発生しなのでキャパシタの
信頼度及び電気的特性を著しく向上させることができ
る。
導電層の中央部と第４導電層との間のトレンチ内部に空
隙が無い。更に、形成された第３導電層の中央部に第４
導電層を形成する半導体装置の製造方法は、トレンチ内
部に空隙を生じさせない。したがって、キャパシタの誘
電率の減少による漏れ電流が発生しなのでキャパシタの
信頼度及び電気的特性を著しく向上させることができ
る。
第1A〜1D図、従来のスタック・トレンチ併合型キャパシ
タの製造工程を図示する工程順序図、 第２図、従来のスタック・トレンチ併合型キャパシタの
断面図、 第3A〜3F図、第２図のスタック・トレンチ併合型キャパ
シタの製造工程を図示した従来の工程順序図、 第4A〜4D図、本発明によるスタック・トレンチ併合型キ
ャパシタの製造工程を図示した実施例の工程順序路。 〔符号の説明〕 100……半導体基板 101……フィールド酸化膜 １……ゲート酸化膜 ２……ゲート電極 ３……ソース領域 ４……ドレイン領域 ５……第１導電層 ６……第１絶縁層 6a……ゲート絶縁層 6b……第１食刻阻止層 10……トレンチ 11……補助酸化膜 12……第１電極あるいは第２導電層 12a……第１電極パターン 13……誘電体膜 14……第１番目の第２電極あるいは第３導電層 15……第２番目の第２電極あるいは第４導電層 16……第２食刻阻止層 17……第５導電層 18……キャパシタ・パターン 19……第２絶縁層 20,30,40……フォトレジスト・パターン
タの製造工程を図示する工程順序図、 第２図、従来のスタック・トレンチ併合型キャパシタの
断面図、 第3A〜3F図、第２図のスタック・トレンチ併合型キャパ
シタの製造工程を図示した従来の工程順序図、 第4A〜4D図、本発明によるスタック・トレンチ併合型キ
ャパシタの製造工程を図示した実施例の工程順序路。 〔符号の説明〕 100……半導体基板 101……フィールド酸化膜 １……ゲート酸化膜 ２……ゲート電極 ３……ソース領域 ４……ドレイン領域 ５……第１導電層 ６……第１絶縁層 6a……ゲート絶縁層 6b……第１食刻阻止層 10……トレンチ 11……補助酸化膜 12……第１電極あるいは第２導電層 12a……第１電極パターン 13……誘電体膜 14……第１番目の第２電極あるいは第３導電層 15……第２番目の第２電極あるいは第４導電層 16……第２食刻阻止層 17……第５導電層 18……キャパシタ・パターン 19……第２絶縁層 20,30,40……フォトレジスト・パターン
Claims (11)
- 【請求項１】第１導電型の半導体基板（100）上にアク
ティブ領域を限定するために選択的に形成されたフィー
ルド酸化膜（101）と、 前記アクティブ領域上に電気的に絶縁されたゲート電極
（２）と、 前記ゲート電極（２）の両側の半導体の表面に形成され
たソース領域（３）及びドレイン領域（４）と、 隣接するメモリセルのゲート電極（２）と連結するため
に前記フィールド酸化膜（101）の所定部分に形成され
た第１導電層（５）と、 前記ソース領域（３）内の半導体基板（100）に形成さ
れたトレンチ（10）と、 前記ゲート電極（２）及び第１導電層（５）を絶縁さ
せ、ゲート絶縁層とトレンチを限定して前記ゲート絶縁
層上に形成された第１食刻阻止層より構成された第１絶
縁層（６）と、 中央部が前記トレンチ（10）の内面に塗布され、周縁部
が前記ゲート電極（２）及び第１導電層（５）の上部の
第１絶縁層（６）上に配置された第２導電層（12）と、 前記第２導電層（12）上に形成された誘電体膜（13）
と、 前記誘電体膜（13）上に形成された第３導電層（14）
と、 前記第３導電層（14）の中央部に順次形成された第２食
刻阻止層（16）及び第５導電層（17）から成る平坦化面
と、 前記第２導電層（12），誘電体膜（13）及び第３導電層
（14）の側壁に形成された第２絶縁層（19）と、 前記第３導電層（14），第２絶縁層（19）と前記平坦化
面を覆うように形成された第４導電層（15）より構成さ
れることを特徴とする半導体装置。 - 【請求項２】前記第２絶縁層（19）は側壁スペーサー形
状にされていることを特徴とする請求項１に記載の半導
体装置。 - 【請求項３】前記第１導電層（５），第２導電層（1
2），第３導電層（14）および第５導電層（17）は不純
物がドーピングされた多結晶シリコン層にされているこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項４】前記第２食刻阻止層（16）はLTO膜あるい
はHTO膜であることを特徴とする請求項１に記載の半導
体装置。 - 【請求項５】前記第４導電層（15）は不純物がドーピン
グされた多結晶シリコン層であることを特徴とする請求
項１に記載の半導体装置。 - 【請求項６】第１導電型の半導体基板（100）上にフィ
ールド酸化膜（101）を成長させアクティブ領域を限定
する第１工程と、 前記アクティブ領域上にトランジスタのゲート電極
（２），ソース領域（３）及びドレイン領域（４）を形
成し、前記フィールド酸化膜（101）の所定部分に第１
導電層（５）を形成する第２工程と、 前記第１導電層（５）上に第１絶縁層（6a）を形成し、
前記第１絶縁層（6a）上に第１食刻阻止層（6b）を形成
する第３工程と、 前記フィールド酸化膜（101）とゲート電極（２）との
間の半導体基板に前記第１食刻阻止層（6b）により限定
するトレンチを形成する第４工程と、 前記トレンチの内面と前記第１絶縁層（6a）上に第２導
電層（12）、誘電体膜（13）及び第３導電層（14）を連
続に積層させる第５工程と、 前記第３導電層（14）上に第２食刻阻止層（16）及び第
４導電層（15）を形成し、前記第２食刻阻止層（16）が
露出されるまでエッチバック工程を施して前記第３導電
層（14）の中央部に前記第２食刻阻止層（16）及び第５
導電層（17）を形成させて平坦化する第６工程と、 前記第１絶縁層（6b）上に形成された第２導電層（1
2）、誘電体膜（13）及び第３導電層（14）の一部を食
刻する７工程と、 パターン化された前記第２導電層（12）、誘電体膜（1
3）及び第３導電層（14）の側壁に第２絶縁層（19）を
形成する第８工程と、 前記相８工程による基板の全面に第４導電層（15）を形
成する第９工程より構成されることを特徴とする半導体
装置の製造方法。 - 【請求項７】前記第２食刻阻止層（16）をLTO膜あるい
はHTO膜であることを特徴とする請求項６に記載の半導
体装置の製造方法。 - 【請求項８】前記工程の平坦化はエッチバック方法によ
って形成されることを特徴とする請求項６に記載の半導
体装置の製造方法。 - 【請求項９】前記工程の平坦化工程を通じて現れた第２
食刻阻止層（16）はBOEによって除去されることを特徴
とする請求項６に記載の半導体装置の製造方法。 - 【請求項１０】第２絶縁層（19）はエッチバック方法に
よって形成されることを特徴とする請求項６に記載の半
導体装置の製造方法。 - 【請求項１１】第２絶縁層（19）はLTO膜あるいはHTO膜
であることを特徴とする請求項６または10に記載の半導
体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR89-16828 | 1989-11-20 | ||
| KR1019890016828A KR920004028B1 (ko) | 1989-11-20 | 1989-11-20 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03166760A JPH03166760A (ja) | 1991-07-18 |
| JP2530741B2 true JP2530741B2 (ja) | 1996-09-04 |
Family
ID=19291836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2056775A Expired - Fee Related JP2530741B2 (ja) | 1989-11-20 | 1990-03-09 | 半導体装置及びその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5077232A (ja) |
| JP (1) | JP2530741B2 (ja) |
| KR (1) | KR920004028B1 (ja) |
| CN (1) | CN1030021C (ja) |
| DE (1) | DE4007604A1 (ja) |
| FR (1) | FR2654870B1 (ja) |
| GB (1) | GB2238428B (ja) |
| IT (1) | IT1248814B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03278573A (ja) * | 1990-03-28 | 1991-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR930001418B1 (ko) * | 1990-08-07 | 1993-02-27 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| US5196363A (en) * | 1990-10-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Method of forming mist type dynamic random access memory cell |
| US5202279A (en) * | 1990-12-05 | 1993-04-13 | Texas Instruments Incorporated | Poly sidewall process to reduce gated diode leakage |
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5406515A (en) * | 1993-12-01 | 1995-04-11 | International Business Machines Corporation | Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby |
| US5411905A (en) * | 1994-04-29 | 1995-05-02 | International Business Machines Corporation | Method of making trench EEPROM structure on SOI with dual channels |
| US5795804A (en) * | 1996-03-07 | 1998-08-18 | United Microelectronics Corporation | Method of fabricating a stack/trench capacitor for a dynamic random access memory (DRAM) |
| US6310375B1 (en) * | 1998-04-06 | 2001-10-30 | Siemens Aktiengesellschaft | Trench capacitor with isolation collar and corresponding manufacturing method |
| US20060228853A1 (en) * | 2005-03-28 | 2006-10-12 | Won-Cheol Jeong | Memory devices including spacers on sidewalls of memory storage elements and related methods |
| KR100753528B1 (ko) * | 2006-01-04 | 2007-08-30 | 삼성전자주식회사 | 웨이퍼 레벨 패키지 및 이의 제조 방법 |
| JP5005241B2 (ja) * | 2006-03-23 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4600936B2 (ja) * | 2007-06-20 | 2010-12-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN102130063B (zh) * | 2010-01-13 | 2014-03-12 | 中国科学院微电子研究所 | 半导体器件及其制作方法 |
| CN104217863B (zh) * | 2014-09-10 | 2017-06-13 | 武汉理工大学 | 场效应调控超级电容器的制备方法 |
| EP3754725A4 (en) * | 2018-12-25 | 2021-05-12 | Shenzhen Goodix Technology Co., Ltd. | CONDENSER AND METHOD OF MANUFACTURING THE CONDENSER |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666436B2 (ja) * | 1983-04-15 | 1994-08-24 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS60223153A (ja) * | 1984-04-19 | 1985-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型キャパシタを有する半導体装置の製法 |
| US4545852A (en) * | 1984-06-20 | 1985-10-08 | Hewlett-Packard Company | Planarization of dielectric films on integrated circuits |
| JPS6155957A (ja) * | 1984-08-27 | 1986-03-20 | Toshiba Corp | 半導体記憶装置 |
| US4651184A (en) * | 1984-08-31 | 1987-03-17 | Texas Instruments Incorporated | Dram cell and array |
| CN1004734B (zh) * | 1984-12-07 | 1989-07-05 | 得克萨斯仪器公司 | 动态随机存取存贮器单元(dram)和生产方法 |
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| JP2604705B2 (ja) * | 1985-04-03 | 1997-04-30 | 松下電子工業株式会社 | Ｍｏｓキヤパシタの製造方法 |
| JPS62120070A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体記憶装置 |
| JPS62136069A (ja) * | 1985-12-10 | 1987-06-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS62266865A (ja) * | 1986-05-15 | 1987-11-19 | Hitachi Ltd | 半導体装置 |
| JPS62279655A (ja) * | 1986-05-28 | 1987-12-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US4775550A (en) * | 1986-06-03 | 1988-10-04 | Intel Corporation | Surface planarization method for VLSI technology |
| JP2702702B2 (ja) * | 1986-06-12 | 1998-01-26 | 松下電器産業株式会社 | 半導体記憶装置 |
| JPS6384149A (ja) * | 1986-09-29 | 1988-04-14 | Hitachi Ltd | 半導体メモリの製造方法 |
| US4785337A (en) * | 1986-10-17 | 1988-11-15 | International Business Machines Corporation | Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes |
| JPS63122261A (ja) * | 1986-11-12 | 1988-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0654801B2 (ja) * | 1987-07-13 | 1994-07-20 | 日本電気株式会社 | 半導体メモリセルおよびその製造方法 |
| JPS6447068A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Semiconductor integrated circuit device and manufacture thereof |
| JPH0795582B2 (ja) * | 1987-11-17 | 1995-10-11 | 三菱電機株式会社 | 半導体装置の溝型キャパシタセルの製造方法 |
| JPH0828471B2 (ja) * | 1987-12-07 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| KR900019227A (ko) * | 1988-05-18 | 1990-12-24 | 아오이 죠이치 | 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법 |
-
1989
- 1989-11-20 KR KR1019890016828A patent/KR920004028B1/ko not_active IP Right Cessation
-
1990
- 1990-03-09 US US07/489,824 patent/US5077232A/en not_active Expired - Lifetime
- 1990-03-09 JP JP2056775A patent/JP2530741B2/ja not_active Expired - Fee Related
- 1990-03-09 DE DE4007604A patent/DE4007604A1/de active Granted
- 1990-03-12 FR FR9003111A patent/FR2654870B1/fr not_active Expired - Fee Related
- 1990-03-13 GB GB9005576A patent/GB2238428B/en not_active Expired - Fee Related
- 1990-05-24 IT IT02041690A patent/IT1248814B/it active IP Right Grant
- 1990-05-25 CN CN90104393A patent/CN1030021C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| IT9020416A1 (it) | 1991-11-24 |
| US5077232A (en) | 1991-12-31 |
| FR2654870A1 (fr) | 1991-05-24 |
| DE4007604C2 (ja) | 1992-01-16 |
| IT1248814B (it) | 1995-01-30 |
| KR920004028B1 (ko) | 1992-05-22 |
| GB2238428A (en) | 1991-05-29 |
| IT9020416A0 (it) | 1990-05-24 |
| JPH03166760A (ja) | 1991-07-18 |
| FR2654870B1 (fr) | 1996-06-21 |
| CN1052006A (zh) | 1991-06-05 |
| CN1030021C (zh) | 1995-10-11 |
| DE4007604A1 (de) | 1991-05-23 |
| GB2238428B (en) | 1993-07-14 |
| KR910010745A (ko) | 1991-06-29 |
| GB9005576D0 (en) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530741B2 (ja) | 半導体装置及びその製造方法 | |
| KR930002292B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TWI285413B (en) | DRAM device having capacitor and method thereof | |
| JP4074674B2 (ja) | Ｄｒａｍの製造方法 | |
| JPH06196651A (ja) | キャパシタを有する半導体メモリ装置及びその製造方法 | |
| JPH03174766A (ja) | 半導体装置およびその製造方法 | |
| US5066608A (en) | Method of making a DRAM cell with stacked trench capacitor | |
| US5998258A (en) | Method of forming a semiconductor device having a stacked capacitor structure | |
| CN113097210B (zh) | 半导体结构及其制备方法 | |
| US5225698A (en) | Semi-conductor device with stacked trench capacitor | |
| JPH01132152A (ja) | 半導体装置の溝型キャパシタセルの製造方法 | |
| US6281073B1 (en) | Method for fabricating dynamic random access memory cell | |
| US6399433B2 (en) | Method for fabricating a memory cell | |
| JPH0727978B2 (ja) | 高集積半導体メモリ装置及びその製造方法 | |
| JP3227485B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP2680376B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2912823B2 (ja) | ダイナミックｒａｍセルの製造方法 | |
| JP3764177B2 (ja) | 半導体記憶装置およびその製造方法 | |
| KR930001418B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0364964A (ja) | 半導体記憶装置の製造方法 | |
| JPH0321062A (ja) | 半導体記憶装置 | |
| JPH08167700A (ja) | 半導体装置の製造方法 | |
| TW538500B (en) | Method of manufacturing gate of field effect transistor | |
| JP2627515B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR0161375B1 (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |