DE4007604A1 - Halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE4007604A1
DE4007604A1 DE4007604A DE4007604A DE4007604A1 DE 4007604 A1 DE4007604 A1 DE 4007604A1 DE 4007604 A DE4007604 A DE 4007604A DE 4007604 A DE4007604 A DE 4007604A DE 4007604 A1 DE4007604 A1 DE 4007604A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
insulating layer
trench
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4007604A
Other languages
English (en)
Other versions
DE4007604C2 (de
Inventor
Seong-Tae Kim
Su-Han Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4007604A1 publication Critical patent/DE4007604A1/de
Application granted granted Critical
Publication of DE4007604C2 publication Critical patent/DE4007604C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu seiner Herstellung, die insbesondere so ausgebildet sind, daß Fehler so gering wie möglich gehalten werden können, die während der Bildung des Kondensators in einer Speichervorrichtung auftreten können.
Der Fortschritt der Entwicklung der Halbleitertechnik und die Ausdehnung des Anwendungsgebietes von Speichervor­ richtungen hat in jüngster Zeit die Entwicklung von Speicher­ vorrichtungen mit großer Kapazität gefördert. Es wurde insbesondere ein außerordentlicher Fortschritt in der Erhöhung der Dichte von dynamischen Speichern mit direktem Zugriff DRAM dadurch erzielt, daß die einzelnen Speicherzel­ len jeweils aus einem einzigen Kondensator und einem einzigen Transistor gebildet sind.
Beim Aufbau von Speicherzellen zur Erhöhung des Integrationsgrades von DRAM Speichern wurde von der herkömm­ lichen planaren Kondensatorzelle auf einen dreidimensionalen Aufbau, beispielsweise auf eine Stapel- und Grabenkondensa­ torzelle übergegangen.
Bei der Herstellung eines Grabenkondensators wird das Substrat anisotrop geätzt, so daß die Gebiete der erweiterten Seitenwände als Kondensatorbereich verwandt werden. Das führt dazu, daß eine größere Kapazität in einem schmaleren Bereich erhalten werden kann, wobei weiterhin der Vorteil besteht, daß, verglichen mit dem Stapelkondensator, der später beschrieben wird, eine Planartechnik angewandt werden kann.
Schwierigkeiten ergeben sich jedoch bei der Bildung eines Grabenkondensators insofern, als Fehler aufgrund von Alphateilchen oder eines Streustromes zwischen den Gräben leicht während der maßstabsgerechten Verkleinerung auftreten können.
Ein Stapelkondensator wird andererseits dadurch hergestellt, daß ein Kondensator über ein Siliziumsubstrat gestapelt oder über diesem Substrat angeordnet wird, was den Vorteil hat, daß ein derartiger Kondensator für derartige Fehler aufgrund des kleinen Diffusionsbereiches unempfindlich ist und der Herstellungsvorgang relativ einfach ist. Bei der Herstellung eines Stapelkondensators treten jedoch Stufen­ überdeckungsprobleme aufgrund des stapelartigen Aufbaus des Kondensators auf einem Transistor auf und zeigt sich eine Schwierigkeit beim Aufwachsen eines dielektrischen Filmes.
Damit der dreidimensionale Aufbau des Kondensators bei einer UVLSI Speichervorrichtung, d. h. einer Speichervorrich­ tung mit sehr starker Integration angewandt werden kann, die die Größenordnung unter einem halben µm erreicht, ist bereits ein topologisch hoher Stapelkondensator oder ein kombinierter Stapelgrabenkondensator vorgeschlagen worden. Die Herstellung des kombinierten Stapelgrabenkondensators ist in den Fig. 1A bis 1D der zugehörigen Zeichnung dargestellt und wird im folgenden im einzelnen beschrieben.
Fig. 1A zeigt das Verfahren der Bildung eines Transis­ tors und eines Grabens 10 auf einem Halbleitersubstrat 100. Zunächst wird ein aktiver Bereich dadurch bestimmt, daß eine Feldoxidschicht 101 auf dem Halbleitersubstrat 100 aufwachsen gelassen wird. Anschließend werden eine Gateelektrode 2, ein Sourcebereich 3 und ein Drainbereich 4 des Transistors, der einen Teil der Speicherzelle darstellt, auf dem aktiven Bereich ausgebildet, und wird dann eine erste leitfähige Schicht 5, beispielsweise eine erste mit Störstellen dotierte polykristalline Siliziumschicht so ausgebildet, daß sie mit der Gateelektrode der Speicherzelle verbunden ist, die sich neben einem bestimmten Bereich der Feldoxidschicht 101 befindet, woraufhin eine Isolierschicht 6 auf der Oberfläche des gesamten oben beschriebenen Aufbaus ausgebildet wird.
Durch die Isolierschicht 6 hindurch und zwischen der Feldoxidschicht 101 und der Gateelektrode 2 wird dann ein Graben 10 dadurch gebildet, daß eine Maske verwandt wird, woraufhin die scharfen Kanten dieses Grabens 10 abgerundet werden. Gleichzeitig wird eine Opferoxidschicht 11 in einer Stärke von 100 Å bis 1000 Å sowohl auf der Innenseite des Grabens als auch auf der Isolierschicht 6 ausgebildet, um Schadstellen zu beseitigen, die während der Bildung des Grabens 10 aufgetreten sein könnten.
Fig. 1B zeigt die Bildung einer zweiten leitfähigen Schicht 12, die als erste Elektrode des Kondensators dient. Die Opferoxidschicht 11 wird entfernt und die zweite leitfähige Schicht 12, beispielsweise eine mit Störstellen dotierte zweite polykristalline Siliziumschicht, wird dann in einer Stärke von 500 Å bis 3000 Å sowohl auf der Innenseite des Grabens 10 als auch auf der Isolierschicht 6 so ausgebil­ det, daß die zweite leitfähige Schicht 12 als erste Elektrode des Kondensators dient. Dann werden Arbeitsvorgänge wie beispielsweise ein Beschichten mit einem Photolack, ein Belichten mit einer Maske und ein Entwickeln auf der zweiten leitfähigen Schicht 12 durchgeführt, um schließlich ein Photolackmuster 20 zu bilden.
Fig. 1C zeigt die Bildung eines ersten Elektrodenmusters 12a und eines dielektrischen Filmes 13. Die zweite leitfähige Schicht 12 wird unter Verwendung des Photolackmusters 20 geätzt, um ein erstes Elektrodenmuster 12a zu bilden, woraufhin ein dielektrischer Film 13 so ausgebildet wird, daß die Oberfläche des ersten Elektrodenmusters 12a überdeckt ist.
Fig. 1D zeigt die Bildung einer dritten leitfähigen Schicht 14, beispielsweise einer mit Störstellen dotierten dritten polykristallinen Siliziumschicht auf dem Aufbau, der bisher gebildet wurde, so daß die dritte leitfähige Schicht 14 als zweite Elektrode des Kondensators dient, wodurch der kombinierte Stapelgrabenkondensator fertiggestellt ist.
Bei dem herkömmlichen Herstellungsverfahren für den kombinierten Stapelgrabenkondensator, wie es oben beschrieben wurde, wird die zweite leitfähige Schicht, die als erste Elektrode des Kondensators dient, ausgebildet, und wird dann das erste Elektrodenmuster mit einem Photoätzverfahren ausgebildet. Die Nebenprodukte, d. h. hauptsächlich polymere Materialien mit Kohlenstoff als Hauptelement, die während der Photoätzung erzeugt werden, haften daher an den Seitenwänden des Grabens, was zur Folge hat, daß ein gleichförmiger oder gleichmäßiger dielektrischer Film nicht ohne weiteres ausgebildet werden kann. Wenn weiterhin der Kondensator dadurch gebildet wird, daß die dritte leitfähige Schicht auf dem dielektrischen Film niedergeschlagen wird, dann werden die elektrischen Eigenschaften des Kondensators verschlech­ tert, was die Zuverlässigkeit des Kondensators beeinträch­ tigt.
Durch die Erfindung soll daher ein Kondensator mit einem kombinierten Stapelgrabenaufbau geschaffen werden, bei dem zur Vermeidung der oben beschriebenen Schwierigkeiten herkömmlicher Kondensatoren die zweite leitfähige Schicht, der dielektrische Film und die dritte leitfähige Schicht übereinander fortlaufend sowohl auf der Innenseite des Grabens als auch auf dem Transistor ausgebildet werden, um ein Kondensatormuster zu erzeugen, und anschließend eine vierte leitfähige Schicht derart ausgebildet wird, daß sie von der zweiten leitfähigen Schicht auf dem Kondensatormuster isoliert ist.
Durch die Erfindung soll weiterhin ein Herstellungsver­ fahren geschaffen werden, das sich dazu eignet, leistungs­ fähige Kondensatoren mit dem oben beschriebenen Aufbau herzustellen.
Dazu umfaßt der erfindungsgemäße kombinierte Stapelgra­ benkondensator eine Feldoxidschicht, die wahlweise zur Bildung eines aktiven Bereiches auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps ausgebildet ist, eine Gateelektrode, die elektrisch isoliert auf dem aktiven Bereich ausgebildet ist, einen Source- und einen Drain­ bereich, die auf den beiden Seiten der Gateelektrode und auf dem Halbleitersubstrat ausgebildet sind, eine erste leit­ fähige Schicht, die so ausgebildet ist, daß sie mit einer Gateelektrode einer Speicherzelle verbunden wird, die neben einem bestimmten Bereich der Feldoxidschicht angeordnet ist, einen Graben, der im Halbleitersubstrat und im Sourcebereich ausgebildet ist, eine erste Isolierschicht zum Isolieren sowohl der Gateelektrode als auch der ersten leitfähigen Schicht, eine zweite leitfähige Schicht, deren mittlerer Teil auf der Innenseite des Grabens verläuft und dessen Umfangs­ teile auf der ersten Isolierschicht angeordnet sind, die sowohl auf der Gateelektrode als auch der ersten leitfähigen Schicht liegt, einen dielektrischen Film, der auf der zweiten leitfähigen Schicht ausgebildet ist, eine dritte leitfähige Schicht, die auf dem dielektrischen Film ausgebildet ist, eine zweite Isolierschicht, die entlang der Seitenwände der zweiten leitfähigen Schicht, des dielektrischen Filmes und der dritten leitfähigen Schicht ausgebildet ist, und eine vierte leitfähige Schicht, die so ausgebildet ist, daß sie sowohl die dritte leitfähige Schicht als auch die zweite Isolierschicht überdeckt.
Das erfindungsgemäße Verfahren zum Herstellen eines kombinierten Stapelgrabenkondensators umfaßt einen ersten Arbeitsvorgang, in dem eine Feldoxidschicht auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps gebildet wird, um einen aktiven Bereich zu bestimmen, einen zweiten Arbeitsvorgang, in dem eine Gateelektrode, ein Sourcebereich und ein Drainbereich eines Transistors als Bauelement einer Speicherzelle auf dem aktiven Bereich ausgebildet werden, eine erste leitfähige Schicht auf einem bestimmten Teil der Feldoxidschicht ausgebildet wird und eine erste Isolier­ schicht auf dem durch diese Arbeitsvorgänge erhaltenen Aufbau ausgebildet wird, einen dritten Arbeitsvorgang, in dem ein Graben im Halbleitersubstrat zwischen der Feldoxidschicht und der Gateelektrode gebildet wird, einen vierten Arbeitsvor­ gang, in dem eine zweite leitfähige Schicht, ein dielektri­ scher Film und eine dritte leitfähige Schicht übereinander auf der Innenseite des Grabens und auf der ersten Isolier­ schicht fortlaufend ausgebildet werden, einen fünften Arbeitsvorgang, in dem ein Kondensatormuster durch Ätzen von Teilen der zweiten leitfähigen Schicht, des dielektrischen Filmes und der dritten leitfähigen Schicht gebildet wird, die auf der ersten Isolierschicht ausgebildet sind, einen sechsten Arbeitsvorgang, in dem eine zweite Isolierschicht entlang der Seitenwände des Kondensatormusters ausgebildet wird, und einen siebten Arbeitsvorgang, in dem eine vierte leitfähige Schicht auf dem durch die obigen Arbeitsvorgänge erhaltenen Aufbau ausgebildet wird.
Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigen
Fig. 1A bis 1D die Arbeitsvorgänge bei der Herstellung eines herkömmlichen kombinierten Stapelgrabenkondensators,
Fig. 2 in einer Schnittansicht ein Ausführungsbeispiel des erfindungsgemäßen kombinierten Stapelgrabenkondensators,
Fig. 3A bis 3F ein Ausführungsbeispiel des erfindungs­ gemäßen Verfahrens zum Herstellen eines derartigen kombinier­ ten Stapelgrabenkondensators und
Fig. 4A bis 4D ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines derartigen kombinierten Stapelgrabenkondensator.
Das in Fig. 2 dargestellte Ausführungsbeispiel des erfindungsgemäßen kombinierten Stapelgrabenkondensators wird dadurch hergestellt, daß eine Feldoxidschicht 101 wahlweise auf einem Halbleitersubstrat 100 eines ersten Leitfähig­ keitstyps ausgebildet wird, um einen aktiven Bereich zu bestimmen, eine Gateelektrode 2 auf dem aktiven Bereich in elektrisch isolierter Weise ausgebildet wird, ein Source­ bereich 3 und ein Drainbereich 4 auf dem Halbleitersubstrat und auf beiden Seiten der Gateelektrode 2 gebildet werden, eine erste leitfähige Schicht 5 so ausgebildet wird, daß sie mit einer Gateelektrode einer Speicherzelle verbunden ist, die neben einem bestimmten Teil der Feldoxidschicht 101 angeordnet ist, ein Graben 10 im Sourcebereich 3 gebildet wird, eine Gateisolierschicht 6a sowohl auf der Gateelektrode 2 als auch auf der ersten leitfähigen Schicht 5 gebildet wird, eine Ätzblockierschicht 6b auf der Gateisolierschicht 6a gebildet wird, eine zweite leitfähige Schicht 12 sowohl auf der Innenseite des Grabens 10 als auch auf einem Teil der Ätzblockierschicht 6b gebildet wird, ein dielektrischer Film 13 auf der zweiten leitfähigen Schicht 12 ausgebildet wird, eine dritte leitfähige Schicht 4 auf dem dielektrischen Film 13 ausgebildet wird, eine zweite Isolierschicht 9 entlang der Seitenwände der zweiten leitfähigen Schicht 12 des dielek­ trischen Filmes 13 und der dritten leitfähigen Schicht 14 gebildet wird, und eine vierte leitfähige Schicht 15 so ausgebildet wird, daß sie sowohl die dritte leitfähige Schicht 14 als auch die zweite Isolierschicht 19 überdeckt, wodurch die Herstellung des Ausführungsbeispiels des erfin­ dungsgemäßen kombinierten Stapelgrabenkondensators abge­ schlossen ist.
Die Fig. 3A bis 3F zeigen in Schnittansichten die Abfolge der Arbeitsschritte bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines derartigen kombinierten Stapelgrabenkondensators.
Fig. 3A zeigt die Bildung eines Transistors und eines Grabens 10 auf einem Halbleitersubstrat 100. Das heißt, daß zunächst eine Feldoxidschicht 101 auf dem Halbleitersubstrat 100 eines ersten Leitfähigkeitstyps unter Verwendung eines selektiven Oxidationsverfahrens aufwachsen gelassen wird, um einen aktiven Bereich zu bilden. Eine Gateoxidschicht 1 wird mit einer Stärke von 100 Å bis 200 Å auf dem aktiven Bereich ausgebildet und auf dieser Gateoxidschicht 1 wird eine mit Störstellen dotierte polykristalline Siliziumschicht vorgesehen, die als Gateelektrode 2 des Transistors dient. Gleichzeitig wird eine erste leitfähige Schicht 5, beispiels­ weise eine mit Störstellen dotierte erste polykristalline Siliziumschicht, so ausgebildet, daß sie mit einer Gateelek­ trode einer Speicherzelle verbunden ist, die neben einem bestimmten Bereich der Feldoxidschicht 101 angeordnet ist.
Dann werden ein Sourcebereich 3 und ein Drainbereich 4 auf der Oberfläche des Halbleitersubstrates und auf beiden Seiten der Gateelektrode 2 durch Ionenimplantation ausgebil­ det, und wird anschließend auf der gesamten Oberfläche des oben beschriebenen Aufbaus eine erste Isolierschicht 6 vorgesehen, die aus einer Gateisolierschicht 6a und Ätz­ blockierschicht 6b besteht.
Dann wird eine Maske dazu benutzt, einen Graben 10 zu bilden, wobei die Anwendung der Maske derart erfolgt, daß ein Teil des Sourcebereiches 3 und der Ätzblockierschicht 6b durch die Maske überlappt ist und der Graben 10 im Halblei­ tersubstrat 100 ausgebildet wird. Dann werden die scharfen Kantenbereiche des Grabens abgerundet und wird gleichzeitig eine Opferoxidschicht 11 in einer Stärke von 200 Å bis 1000 Å sowohl auf der Innenseite des Grabens 10 als auch auf der Ätzblockierschicht 6b ausgebildet, um Schadstellen zu beseitigen, die auf der Oberfläche des Halbleitersubstrats während der Bildung des Grabens 10 auftreten können. Die Ätzblockierschicht 6b wird dabei als Maske benutzt, um den Graben 10 genau zu begrenzen.
Fig. 3B zeigt die Bildung einer zweiten leitfähigen Schicht 12, die als erste Elektrode des Kondensators dient, eines dielektrischen Filmes 13 und einer dritten leitfähigen Schicht 14, die als erste Schicht der zweiten Elektrode des Kondensators dient. Zunächst wird die Opferoxidschicht 11 entfernt, woraufhin eine zweite leitfähige Schicht 12, bei­ spielsweise eine mit Störstellen dotierte zweite polykri­ stalline Siliziumschicht mit einer Stärke von 500 Å bis 3000 Å, die als erste Elektrode des Kondensators dient, ein dielektrischer Film 13 und eine dritte leitfähige Schicht 14, beispielsweise eine mit Störstellen dotierte dritte polykri­ stalline Siliziumschicht mit einer Stärke von 100 Å bis 3000 Å, die als erste Schicht der zweiten Elektrode des Kon­ densators dient, in fortlaufender Weise ausgebildet werden.
Fig. 3C zeigt die Bildung eines Photolackmusters 30. Zunächst wird der Photolack aufgebracht, wird eine Maske belichtet und erfolgt eine Entwicklung auf der dritten leitfähigen Schicht 14, woraufhin ein Photolackmuster 30 so ausgebildet wird, daß Teile der Gateelektrode 2 und der ersten leitfähigen Schicht 5 vom Photolackmuster überlappt sind.
Fig. 3D zeigt die Bildung eines Kondensatormusters 18 mittels eines Ätzverfahrens. Nachdem ein Ätzen unter Verwendung des Photolackmusters 30 durchgeführt ist, werden die dritte leitfähige Schicht 14, der dielektrische Film 13 und die zweite leitfähige Schicht 12 gleichzeitig geätzt, wodurch das Kondensatormuster 18 ausgebildet wird. Während dieses Ätzvorganges sind die Gateelektrode 2, die erste leitfähige Schicht 5 und die Feldoxidschicht 101 durch die Ätzblockierschicht 6b geschützt.
Fig. 3E zeigt die Bildung einer zweiten Isolierschicht 19. Auf der gesamten Oberfläche des durch die oben beschrie­ benen Arbeitsvorgänge erhaltenen Aufbaus wird eine zweite Isolierschicht 19, beispielsweise eine Tieftemperaturoxid­ schicht oder LTO Schicht oder eine Hochtemperaturoxidschicht oder HTO Schicht niedergeschlagen, woraufhin ein Seitenwand­ abstandshalter 19 an der Seitenwand des Kondensatormusters 18 durch Rückätzen ausgebildet wird. Der Seitenwandabstands­ halter 19 hat dabei die Funktion der Isolierung der ersten und zweiten Elektrode des Kondensators gegeneinander.
Fig. 3F zeigt das Aufbringen einer vierten leitfähigen Schicht 15, das heißt einer mit Störstellen dotierten vierten polykristallinen Siliziumschicht auf dem durch die obigen Arbeitsvorgänge erhaltenen Aufbau, wobei die vierte leit­ fähige Schicht 15 als zweite Schicht der zweiten Elektrode des Kondensators dient, wodurch ein kombinierter Stapelgra­ benkondensator gebildet ist.
Der nach dem oben beschriebenen Verfahren hergestellte kombinierte Stapelgrabenkondensator kann auch nur die Gateisolierschicht 6a als erste Isolierschicht 6 von Fig. 3A aufweisen.
Die Fig. 4A bis 4D zeigen in Schnittansichten ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines kombinierten Stapelgrabenkondensators.
Die Arbeitsschritte des Herstellungsverfahrens, die dem Verfahrensschritt von Fig. 4A vorausgehen, sind die gleichen wie bei den Fig. 3A und 3B.
Fig. 4A zeigt die Bildung einer Ätzblockierschicht 16 und einer fünften leitfähigen Schicht 17. Wenn das Innere des Grabens mit der dritten leitfähigen Schicht 14 gefüllt ist, die als erste Schicht der zweiten Elektrode des Kondensators dient, wird zur Vermeidung der Bildung eines Hohlraumes im Graben eine Ätzblockierschicht 16 aus einer LTO Schicht oder einer HTO Schicht in geringer Stärke auf die dritte leit­ fähige Schicht 14 niedergeschlagen, woraufhin eine fünfte leitfähige Schicht 17, beispielsweise eine mit Störstellen dotierte fünfte polykristalline Siliziumschicht anschließend gebildet wird, wodurch die Bildung eines Hohlraumes innerhalb des Grabens vermieden wird.
Fig. 4B zeigt das Planieren der Oberfläche des durch die oben beschriebenen Arbeitsvorgänge erhaltenen Aufbaus. Das heißt, daß nach dem Ausbilden der fünften leitfähigen Schicht 17 ein Rückätzen erfolgt, bis die Ätzblockierschicht 16 freiliegt, so daß die oben erwähnte Fläche planiert ist. Anschließend wird die in dieser Weise freigelegte Ätzblo­ ckierschicht durch Polieroxidätzen oder BOE Ätzen entfernt. Danach wird der Reihe nach der Photolack aufgebracht, eine Maske belichtet und ein Entwicklungsvorgang usw. ausgeführt, so daß das Photolackmuster 40 so gebildet wird, daß ein Teil der Gateelektrode 2 und ein Teil der ersten leitfähigen Schicht 5 überlappt sind.
Die Arbeitsvorgänge, die in Fig. 4C und 4D dargestellt sind, sind gleich den in Fig. 3D bis 3F dargestellten Arbeitsvorgängen.
Bei der Herstellung des Kondensators gemäß der Erfin­ dung, wie es oben beschrieben wurde, werden die zweite leitfähige Schicht, die als erste Elektrode des Kondensators dient, der dielektrische Film und die dritte leitfähige Schicht, die als erste Schicht der zweiten Elektrode des Kondensators dient, der Reihe nach aufgebracht, und erfolgt anschließend ein Photoätzen zur Bildung des Kondensator­ musters, wodurch ein gleichmäßiger dielektrischer Film erhalten wird. Um somit sicherzustellen, daß der dielektri­ sche Film nicht freiliegt, wird er zwischen der zweiten leitfähigen Schicht und der dritten leitfähigen Schicht angeordnet und werden die Schichten der Reihe nach und fortlaufend gebildet, was zur Folge hat, daß die Bildung von Nebenprodukten während der Ausbildung des ersten Elektroden­ musters vermieden werden kann, was im Gegensatz zu dem herkömmlichen Verfahren steht, so daß eine sich daraus ergebende Verunreinigung vermieden wird.
Weiterhin werden die Ätzblockierschicht und die fünfte leitfähige Schicht der Reihe nach auf der dritten leitfähigen Schicht ausgebildet, die als erste Schicht der zweiten Elektrode des Kondensators dient, so daß die Bildung eines Hohlraumes im Graben während der Ausbildung der dritten leitfähigen Schicht vermieden werden kann. Das trägt alles zu einer Verbesserung der elektrischen Eigenschaften und der Zuverlässigkeit des Kondensators bei.

Claims (15)

1. Halbleiterbauelement, gekennzeichnet durch eine Feldoxidschicht (101), die wahlweise auf einem Halbleitersubstrat (100) eines ersten Leitfähigkeitstyps ausgebildet ist, um einen aktiven Bereich zu bilden,
eine Gateelektrode (2), die elektrisch isoliert auf dem aktiven Bereich vorgesehen ist,
einen Source- und einen Drainbereich (3, 4), die auf dem Halbleitersubstrat (100) und auf beiden Seiten der Gateelek­ trode (2) ausgebildet sind,
eine erste leitfähige Schicht (5), die auf einem bestimmten Teil der Feldoxidschicht (101) so ausgebildet ist, daß die erste leitfähige Schicht (5) mit der Gateelektrode einer benachbarten Speicherzelle verbunden ist,
einen Graben (10), der im Halbleitersubstrat (100) innerhalb des Sourcebereiches (3) ausgebildet ist,
eine erste Isolierschicht (6) zum Isolieren der Gateelektrode (2) und der ersten leitfähigen Schicht (5),
eine zweite leitfähige Schicht (12), deren mittlerer Teil auf der Innenseite des Grabens (10) verläuft und dessen Umfangsteile auf der ersten Isolierschicht (6) angeordnet ist, die sowohl über der Gateelektrode (2) als auch der ersten leitfähigen Schicht (5) liegt,
einen dielektrischen Film (13), der auf der zweiten leitfähigen Schicht (12) ausgebildet ist,
eine dritte leitfähige Schicht (14), die auf dem dielektrischen Film (13) ausgebildet ist,
eine zweite Isolierschicht (19), die an den Seitenwänden der zweiten leitfähigen Schicht (12), des dielektrischen Filmes (13) und der dritten leitfähigen Schicht (14) entlang ausgebildet ist, und
eine vierte leitfähige Schicht (15), die so ausgebildet ist, daß sie sowohl die dritte leitfähige Schicht (12) als auch die zweite Isolierschicht (19) überdeckt.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht (6) aus einer Gateisolierschicht (6a) und einer Ätzblockierschicht (6b) besteht, die auf der Gateisolierschicht (6a) ausgebildet ist, um den Graben (10) genau zu begrenzen.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolierschicht (19) in Form eines Seitenwandabstandshalters vorgesehen ist.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste, die zweite, die dritte und die vierte leitfähige Schicht (5, 12, 14, 15) jeweils aus einer mit Störstellen dotierten polykristallinen Siliziumschicht bestehen.
5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die dritte leitfähige Schicht (14) mit einer Ätzblockierschicht (16) und einer fünften leitfähigen Schicht (17) am kritischen mittleren Teil zur planaren Ausbildung versehen ist.
6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß die Ätzblockierschicht (16) aus einer LTO Schicht oder einer HTO Schicht besteht.
7. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß die fünfte leitfähige Schicht (17) aus einer mit Störstellen dotierten polykristallinen Silizium­ schicht besteht.
8. Verfahren zum Herstellen eines Halbleiterbauele­ mentes, gekennzeichnet durch
einen ersten Arbeitsvorgang, in dem eine Feldoxidschicht auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps ausgebildet wird, um einen aktiven Bereich zu bilden,
einen zweiten Arbeitsvorgang, in dem eine Gateelektrode, ein Sourcebereich und ein Drainbereich eines Transistors auf dem aktiven Bereich ausgebildet werden, eine erste leitfähige Schicht an einem bestimmten Teil der Feldoxidschicht vorgesehen wird und eine erste Isolierschicht auf dem durch diese Arbeitsvorgänge erhaltenen Aufbau ausgebildet wird,
einen dritten Arbeitsvorgang, in dem ein Graben im Halbleitersubstrat zwischen der Feldoxidschicht und der Gateelektrode ausgebildet wird,
einen vierten Arbeitsvorgang, in dem eine zweite leitfähige Schicht, ein dielektrischer Film und eine dritte leitfähige Schicht übereinander sowohl auf der Innenseite des Grabens als auch auf der ersten Isolierschicht fortlaufend ausgebildet werden,
einen fünften Arbeitsvorgang, in dem ein Kondensator­ muster dadurch gebildet wird, daß Teile der zweiten leit­ fähigen Schicht, des dielektrischen Filmes und der dritten leitfähigen Schicht auf der ersten Isolierschicht geätzt werden,
einen sechsten Arbeitsvorgang, in dem eine zweite Isolierschicht an den Seitenwänden des Kondensatormusters entlang ausgebildet wird, und
einen siebten Arbeitsvorgang, in dem eine vierte leitfähige Schicht auf dem Aufbau ausgebildet wird, der durch die obigen Arbeitsvorgänge erhalten wurde.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß bei dem zweiten Arbeitsvorgang weiterhin eine Ätzblo­ ckierschicht auf der ersten Isolierschicht ausgebildet wird, um den Graben genau zu begrenzen.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß nach der Ausführung des vierten Arbeitsvorganges ein zusätzlicher Arbeitsvorgang zum Planieren nach dem Aufbringen einer Ätzblockierschicht und einer fünften leitfähigen Schicht durchgeführt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Ätzblockierschicht aus einer LTO Schicht oder einer HTO Schicht gebildet wird.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Planieren durch ein Rückätzen erfolgt.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Ätzblockierschicht, die durch das Planieren freige­ legt wird, durch ein BOE-Ätzen entfernt wird.
14. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Isolierschicht im sechsten Arbeitsvorgang durch Rückätzen gebildet wird.
15. Verfahren nach Anspruch 8 oder 14, dadurch gekenn­ zeichnet, daß die zweite Isolierschicht, die im sechsten Arbeitsvorgang ausgebildet wird, aus einer LTO Schicht oder einer HTO Schicht gebildet wird.
DE4007604A 1989-11-20 1990-03-09 Halbleiterbauelement und verfahren zu seiner herstellung Granted DE4007604A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890016828A KR920004028B1 (ko) 1989-11-20 1989-11-20 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4007604A1 true DE4007604A1 (de) 1991-05-23
DE4007604C2 DE4007604C2 (de) 1992-01-16

Family

ID=19291836

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4007604A Granted DE4007604A1 (de) 1989-11-20 1990-03-09 Halbleiterbauelement und verfahren zu seiner herstellung

Country Status (8)

Country Link
US (1) US5077232A (de)
JP (1) JP2530741B2 (de)
KR (1) KR920004028B1 (de)
CN (1) CN1030021C (de)
DE (1) DE4007604A1 (de)
FR (1) FR2654870B1 (de)
GB (1) GB2238428B (de)
IT (1) IT1248814B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4109774A1 (de) * 1990-03-28 1991-10-02 Mitsubishi Electric Corp Dram-einrichtung mit einem speicherzellenfeld mit geteilten bitleitungen

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001418B1 (ko) * 1990-08-07 1993-02-27 삼성전자 주식회사 반도체 장치의 제조방법
US5196363A (en) * 1990-10-11 1993-03-23 Samsung Electronics Co., Ltd. Method of forming mist type dynamic random access memory cell
US5202279A (en) * 1990-12-05 1993-04-13 Texas Instruments Incorporated Poly sidewall process to reduce gated diode leakage
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
US5411905A (en) * 1994-04-29 1995-05-02 International Business Machines Corporation Method of making trench EEPROM structure on SOI with dual channels
US5795804A (en) * 1996-03-07 1998-08-18 United Microelectronics Corporation Method of fabricating a stack/trench capacitor for a dynamic random access memory (DRAM)
US6310375B1 (en) * 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method
US20060228853A1 (en) * 2005-03-28 2006-10-12 Won-Cheol Jeong Memory devices including spacers on sidewalls of memory storage elements and related methods
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
JP5005241B2 (ja) * 2006-03-23 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4600936B2 (ja) * 2007-06-20 2010-12-22 三菱電機株式会社 半導体装置およびその製造方法
CN102130063B (zh) * 2010-01-13 2014-03-12 中国科学院微电子研究所 半导体器件及其制作方法
CN104217863B (zh) * 2014-09-10 2017-06-13 武汉理工大学 场效应调控超级电容器的制备方法
CN111615751B (zh) * 2018-12-25 2023-02-28 深圳市汇顶科技股份有限公司 电容器和制备电容器的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176254A2 (de) * 1984-08-27 1986-04-02 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
EP0223616A2 (de) * 1985-11-20 1987-05-27 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung und Herstellungsverfahren
DE3916228A1 (de) * 1988-05-18 1989-11-30 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666436B2 (ja) * 1983-04-15 1994-08-24 株式会社日立製作所 半導体集積回路装置
JPS60223153A (ja) * 1984-04-19 1985-11-07 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ型キャパシタを有する半導体装置の製法
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
CN1004734B (zh) * 1984-12-07 1989-07-05 得克萨斯仪器公司 动态随机存取存贮器单元(dram)和生产方法
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
JP2604705B2 (ja) * 1985-04-03 1997-04-30 松下電子工業株式会社 Ｍｏｓキヤパシタの製造方法
JPS62136069A (ja) * 1985-12-10 1987-06-19 Hitachi Ltd 半導体装置およびその製造方法
JPS62266865A (ja) * 1986-05-15 1987-11-19 Hitachi Ltd 半導体装置
JPS62279655A (ja) * 1986-05-28 1987-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
JP2702702B2 (ja) * 1986-06-12 1998-01-26 松下電器産業株式会社 半導体記憶装置
JPS6384149A (ja) * 1986-09-29 1988-04-14 Hitachi Ltd 半導体メモリの製造方法
US4785337A (en) * 1986-10-17 1988-11-15 International Business Machines Corporation Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
JPS63122261A (ja) * 1986-11-12 1988-05-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0654801B2 (ja) * 1987-07-13 1994-07-20 日本電気株式会社 半導体メモリセルおよびその製造方法
JPS6447068A (en) * 1987-08-18 1989-02-21 Nec Corp Semiconductor integrated circuit device and manufacture thereof
JPH0795582B2 (ja) * 1987-11-17 1995-10-11 三菱電機株式会社 半導体装置の溝型キャパシタセルの製造方法
JPH0828471B2 (ja) * 1987-12-07 1996-03-21 日本電気株式会社 半導体記憶装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176254A2 (de) * 1984-08-27 1986-04-02 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
EP0223616A2 (de) * 1985-11-20 1987-05-27 Kabushiki Kaisha Toshiba Halbleiterspeichervorrichtung und Herstellungsverfahren
DE3916228A1 (de) * 1988-05-18 1989-11-30 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4109774A1 (de) * 1990-03-28 1991-10-02 Mitsubishi Electric Corp Dram-einrichtung mit einem speicherzellenfeld mit geteilten bitleitungen

Also Published As

Publication number Publication date
KR910010745A (ko) 1991-06-29
IT9020416A0 (it) 1990-05-24
GB2238428A (en) 1991-05-29
KR920004028B1 (ko) 1992-05-22
CN1052006A (zh) 1991-06-05
CN1030021C (zh) 1995-10-11
JPH03166760A (ja) 1991-07-18
US5077232A (en) 1991-12-31
JP2530741B2 (ja) 1996-09-04
FR2654870B1 (fr) 1996-06-21
GB2238428B (en) 1993-07-14
FR2654870A1 (fr) 1991-05-24
DE4007604C2 (de) 1992-01-16
IT1248814B (it) 1995-01-30
IT9020416A1 (it) 1991-11-24
GB9005576D0 (en) 1990-05-09

Similar Documents

Publication Publication Date Title
EP0018501B1 (de) Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE4007604C2 (de)
DE4321638A1 (de) Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4018412A1 (de) Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren
DE4016268A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE19832095C1 (de) Stapelkondensator-Herstellungsverfahren
EP0945901A1 (de) DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE3543937C2 (de)
EP1161770A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE4034995C2 (de) Hochintegriertes Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP0317934A1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
WO2000019528A9 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
EP0925607B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
EP0012863A2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE10000003C2 (de) Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee