CN111615751B - 电容器和制备电容器的方法 - Google Patents

电容器和制备电容器的方法 Download PDF

Info

Publication number
CN111615751B
CN111615751B CN201880002918.6A CN201880002918A CN111615751B CN 111615751 B CN111615751 B CN 111615751B CN 201880002918 A CN201880002918 A CN 201880002918A CN 111615751 B CN111615751 B CN 111615751B
Authority
CN
China
Prior art keywords
layer
conductive
layers
insulating layer
conductive layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002918.6A
Other languages
English (en)
Other versions
CN111615751A (zh
Inventor
陆斌
沈健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN111615751A publication Critical patent/CN111615751A/zh
Application granted granted Critical
Publication of CN111615751B publication Critical patent/CN111615751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例公开了一种电容器和制备电容器的方法。所述电容器包括：电极层，包括相互分离的第一电极和第二电极；叠层结构，包括n层电介质层和n+1层导电层，所述n层电介质层和所述n+1层导电层形成导电层与电介质层彼此相邻的结构，所述叠层结构形成至少两个柱状结构，n为正整数；互联结构，用于将所述n+1层导电层中的奇数层导电层电连接至所述第一电极，将所述n+1层导电层中的偶数层导电层电连接至所述第二电极。本申请实施例的技术方案，能够提高电容器的容值密度。

Description

电容器和制备电容器的方法
技术领域
本申请实施例涉及电容器领域，并且更具体地，涉及一种电容器和制备电容器的方法。
背景技术
电容器是一种重要的电子元件。随着现代电子系统不断向多功能、高集成、低功耗、微型化发展，现有的电容器制造技术已经难以满足各类高端应用的多样化需求。
晶圆级三维(3D)电容器是近年来出现的一种利用半导体加工技术在硅晶圆上制造的新型电容器。相比于常用的多层陶瓷电容器，晶圆级三维电容器在芯片的最小厚度、频率响应、温度系数等方面具有显著的优点。在对器件体积追求极致的消费类电子，或者对器件性能和可靠性要求严苛的医疗、车载、航天电子等领域，晶圆级3D电容器具有十分广泛的应用场景。
然而，目前晶圆级3D电容器的容值密度仍然有限，如何提高电容器的容值密度，成为一个亟待解决的技术问题。
发明内容
本申请实施例提供了一种电容器和制备电容器的方法，能够提高电容器的容值密度。
第一方面，提供了一种电容器，包括：电极层，包括相互分离的第一电极和第二电极；叠层结构，包括n层电介质层和n+1层导电层，所述n层电介质层和所述n+1层导电层形成导电层与电介质层彼此相邻的结构，所述叠层结构形成至少两个柱状结构，n为正整数；互联结构，用于将所述n+1层导电层中的奇数层导电层电连接至所述第一电极，将所述n+1层导电层中的偶数层导电层电连接至所述第二电极。
本申请实施例的电容器，采用导电层与电介质层交替堆叠的叠层结构，并设置多个柱状结构，能够在较小器件尺寸的情况下得到较大的电容值，从而能够提高电容器的容值密度。
在一些可能的实现方式中，所述至少两个柱状结构包括至少一个第一柱状结构和至少一个第二柱状结构，其中，所述第一柱状结构的尺寸大于所述第二柱状结构的尺寸。
在一些可能的实现方式中，所述至少两个柱状结构包括一个所述第一柱状结构和至少两个所述第二柱状结构。
采用一个大尺寸的第一柱状结构和多个小尺寸的第二柱状结构，既便于设置互联结构，又能较大限度的提高容值密度。
在一些可能的实现方式中，所述第二柱状结构的深宽比大于预定阈值。例如，所述预定阈值可以为10；所述第二柱状结构的深宽比可以为30。
在一些可能的实现方式中，所述互联结构在所述第一柱状结构的顶端与所述n+1层导电层连接。
在一些可能的实现方式中，所述互联结构在所述第一柱状结构的顶端以及所述叠层结构的下方与所述n+1层导电层连接。这样可以减少第一柱状结构处设置的互联结构，从而可以减小第一柱状结构的尺寸，进一步提高容值密度。
在一些可能的实现方式中，所述叠层结构设置有台阶结构，所述互联结构通过所述台阶结构与所述n+1层导电层连接。
在一些可能的实现方式中，所述柱状结构为长方体结构或圆柱体结构。
在一些可能的实现方式中，所述电容器还包括：绝缘层，设置于所述叠层结构的上方以及下方。
在一些可能的实现方式中，所述互联结构为穿过所述绝缘层分别连接至所述n+1层导电层的导电通孔。
在一些可能的实现方式中，n大于或等于5。
第二方面，提供了一种制备电容器的方法，包括：在衬底上制备多个孔或沟槽，得到第一结构；在所述第一结构上制备第一叠层结构，其中，所述第一叠层结构包括m层电介质层和m+1层导电层，所述m层电介质层和所述m+1层导电层形成导电层与电介质层彼此相邻的结构，m为正整数；在所述第一叠层结构上制备第一绝缘层，得到第二结构；将所述第二结构翻转；去除所述衬底，露出所述第一叠层结构；在所述第一叠层结构上制备第二叠层结构，其中，所述第二叠层结构包括k层电介质层和k层导电层，所述k层电介质层和所述k层导电层形成导电层与电介质层彼此相邻的结构，且与所述第一叠层结构形成导电层与电介质层彼此相邻的叠层结构，所述叠层结构在孔或沟槽处形成柱状结构，k为正整数；在所述第二叠层结构上制备第二绝缘层；制备第一电极和第二电极，其中，所述第一电极电连接至m+k+1层导电层中的奇数层导电层，所述第二电极电连接至所述m+k+1层导电层中的偶数层导电层。
本发明实施例的制备电容器的方法，通过两次制备叠层结构的方式，可以得到包括较多导电层和电介质层的叠层结构，增大电容器的电容值，并且，利用多个孔或沟槽形成叠层结构的多个柱状结构，可以进一步增大电容器的电容值，从而能够提高电容器的容值密度。
在一些可能的实现方式中，所述多个孔或沟槽包括第一孔或沟槽以及第二孔或沟槽，所述第一孔或沟槽的尺寸大于所述第二孔或沟槽的尺寸。
在一些可能的实现方式中，所述第二孔或沟槽的深宽比大于预定阈值。
在一些可能的实现方式中，在所述在所述第一结构上制备第一叠层结构之前，所述方法还包括：在所述第一结构上制备刻蚀保护层；其中，所述去除所述衬底，露出所述第一叠层结构，包括：去除所述衬底，露出所述刻蚀保护层，再去除所述刻蚀保护层，露出所述第一叠层结构。
在一些可能的实现方式中，在所述将所述第二结构翻转之前，所述方法还包括：将所述第一绝缘层的表面磨平。
在一些可能的实现方式中，在所述将所述第二结构翻转之后，所述方法还包括：将所述第一绝缘层的表面键合到载片上。
在一些可能的实现方式中，在所述制备第一电极和第二电极之后，所述方法还包括：去除所述载片和键合层。
在一些可能的实现方式中，在所述在所述第二叠层结构上制备第二绝缘层之后，所述方法还包括：将所述第二绝缘层的表面磨平。
在一些可能的实现方式中，所述第二绝缘层的表面磨平至露出所述第二叠层结构最上方的导电层。
在一些可能的实现方式中，在所述制备第一电极和第二电极之前，所述方法还包括：制备第一互联结构，其中，所述第一互联结构包括分别连接至全部或部分导电层的导电通孔。
在一些可能的实现方式中，在所述第一互联结构包括分别连接至全部导电层的导电通孔时，所述第一电极通过所述第一互联结构电连接所述奇数层导电层，所述第二电极通过所述第一互联结构电连接至所述偶数层导电层。
在一些可能的实现方式中，在所述第一互联结构包括分别连接至部分导电层的导电通孔时，所述方法还包括：在所述在所述第一结构上制备第一叠层结构之后，制备第二互联结构；其中，所述第一电极通过所述第一互联结构和所述第二互联结构电连接所述奇数层导电层，所述第二电极通过所述第一互联结构电连接至所述偶数层导电层。
在一些可能的实现方式中，所述制备第一互联结构包括：刻蚀所述第一孔或沟槽处的所述第二绝缘层，形成第一台阶结构，露出待连接的导电层；沉积第一刻蚀停止层；在所述第一刻蚀停止层上沉积第三绝缘层，其中，所述第一刻蚀停止层的耐刻蚀性大于所述第三绝缘层；针对特定导电层，刻蚀所述第三绝缘层，得到穿过所述第三绝缘层至所述第一台阶结构上的所述第一刻蚀停止层的孔；去除所述孔内的所述第一刻蚀停止层；在所述孔内沉积金属，得到穿过所述第三绝缘层和所述第一刻蚀停止层连接至所述特定导电层的导电通孔。
在一些可能的实现方式中，所述制备第二互联结构包括：在所述在所述第一叠层结构上制备第一绝缘层之前，刻蚀所述第一叠层结构，形成第二台阶结构，露出待连接的导电层；沉积第二刻蚀停止层，其中，所述第二刻蚀停止层的耐刻蚀性大于所述第一绝缘层；在所述在所述第一叠层结构上制备第一绝缘层之后，针对特定导电层，刻蚀所述第一绝缘层，得到穿过所述第一绝缘层至所述第二台阶结构上的所述第二刻蚀停止层的孔；去除所述孔内的所述第二刻蚀停止层；在所述孔内沉积金属，得到穿过所述第一绝缘层和所述第二刻蚀停止层连接至所述特定导电层的导电通孔，并形成待连接导电层之间的金属互联。
在一些可能的实现方式中，在所述制备第二互联结构之后，所述方法还包括：在所述第二互联结构上制备第四绝缘层。
在一些可能的实现方式中，所述方法还包括：通过切割得到独立的电容器。
附图说明
图1是本申请一个实施例的电容器的示意图。
图2是本申请另一个实施例的电容器的示意图。
图3是本申请实施例的电容器的等效电路图。
图4是本申请实施例的制备电容器的方法的示意性流程图。
图5-17是本申请实施例的电容器的制备过程的示意图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
图1示出了本申请一个实施例的电容器100的示意图。
电容器100为晶圆级3D电容器，图1为其截面图。
如图1所示，电容器100可以包括第一电极110，第二电极120，叠层结构130和互联结构150。
第一电极110和第二电极120为电容器100的正负两个电极。第一电极110和第二电极120相互分离，形成电极层。第一电极110和第二电极120的材料可以采用各种导电材料，例如金属铝。
叠层结构130，包括n层电介质层和n+1层导电层。n为正整数。可选地，在一个实施例中，n为5，即，叠层结构130可以包括6层导电层，例如图1中示出的导电层131-136，以及5层电介质层，例如图1中示出的电介质层137-141。
如图1所示，所述n层电介质层和所述n+1层导电层形成导电层与电介质层彼此相邻的结构，即，所述叠层结构130为导电层与电介质层交替堆叠的叠层结构。由于导电层多一层，所述叠层结构130的最上层和最下层为导电层。
另外，所述叠层结构130形成至少两个柱状结构，例如，如图1中所示的第一柱状结构145和第二柱状结构146。
可选地，所述柱状结构可以为长方体结构(包括墙体结构)或圆柱体结构。
柱状结构的存在，相当于增加了电容器的极板面积，因此有利于提高电容器的电容值。
可选地，叠层结构130中的电介质层的材料可以是硅的氧化物，硅的氮化物，金属的氧化物，金属的氮化物等，例如二氧化硅，氮化硅，或者高介电常数材料，包括氧化铝，氧化铪，氧化锆，二氧化钛，Y2O3，La2O3，HfSiO4，LaAlO3，SrTiO3，LaLuO3等；也可以是上述一种材料或多种材料的组合。
可选地，叠层结构130中的导电层的材料可以是重掺杂多晶硅，碳材料，或者是铝、钨、铜、钛、钽等各类金属，也可以是氮化钛、氮化钽等低电阻率的化合物，或者是上述几种导电材料的叠层、组合。
互联结构150，用于将所述n+1层导电层中的奇数层导电层电连接至所述第一电极110，将所述n+1层导电层中的偶数层导电层电连接至所述第二电极120。
应理解，在本申请实施例中，所涉及的导电层的顺序可以为从叠层结构140的一侧到另一侧的顺序，例如，从上到下的顺序或者是从下到上的顺序。为了便于描述，以下以从下到上的顺序为例进行说明。例如，图1中，导电层131-136分别为第1-6层导电层。
如图1所示，导电层131-136中的奇数层导电层，即第1，3，5层导电层通过互联结构150电连接至所述第一电极110，导电层131-136中的偶数层导电层，即第2，4，6层导电层通过互联结构150电连接至所述第二电极120。
互联结构150的材料可以采用各种导电材料，可以与叠层结构130中的导电层的材料相同或不同，例如，可以采用氮化钛和金属钨。
可选地，在本申请一个实施例中，所述至少两个柱状结构包括至少一个第一柱状结构145和至少一个第二柱状结构146，其中，所述第一柱状结构145的尺寸大于所述第二柱状结构146的尺寸。也就是说，对于电容器100，其包括两种尺寸的柱状结构。
在本申请实施例中，柱状结构的尺寸可以为柱状结构的宽度，即图1中横向的宽度。
例如，第一柱状结构145的尺寸可以为20微米，第二柱状结构146的尺寸可以为2微米，但本申请实施例对此并不限定。
可选地，在本申请一个实施例中，如图1所示，所述至少两个柱状结构包括一个所述第一柱状结构145和至少两个所述第二柱状结构146。
可选地，所述第二柱状结构146的深宽比大于预定阈值。例如，所述预定阈值可以为10；所述第二柱状结构的深宽比可以为30。
从提高容值密度的角度来说，采用较多深宽比大的小尺寸柱状结构能够最大限度的提高容值密度。然而，小尺寸柱状结构不便于设置互联结构150，因此，可以采用一个大尺寸的柱状结构设置互联结构150。也就是说，采用一个大尺寸的第一柱状结构145和多个小尺寸的第二柱状结构146，既便于设置互联结构150，又能较大限度的提高容值密度。
可选地，在本申请一个实施例中，如图1所示，所述互联结构150在所述第一柱状结构145的顶端与所述n+1层导电层连接。
可选地，在本申请一个实施例中，如图2所示，所述互联结构150在所述第一柱状结构145的顶端以及所述叠层结构130的下方与所述n+1层导电层连接。
在前述实施例中，互联结构150仅设置在第一柱状结构145的位置处。在本实施例中，可以将互联结构150的一部分分散设置到所述叠层结构130的下方。在所述叠层结构130的下方分散设置一部分互联结构较容易实现，这样可以减少第一柱状结构145处设置的互联结构，从而可以减小第一柱状结构145的尺寸，进一步提高容值密度。
应理解，除了互联结构150的设置不同外，图2和图1的其他设置相同，为了简洁，不再赘述。
如图1和图2所示，所述叠层结构130设置有台阶结构，所述互联结构150通过所述台阶结构与所述n+1层导电层连接。台阶结构的设置，便于不同导电层之间的连接隔离。
可选地，在本申请一个实施例中，如图1和图2所示，所述电容器100还可以包括：
绝缘层160，设置于所述叠层结构130的上方以及下方。
应理解，叠层结构的上方以及下方是相对于叠层结构的整体而言的，也就是说，叠层结构的上方指叠层结构顶层的上方，叠层结构的下方指叠层结构底层的下方。
在这种情况下，所述互联结构150为穿过所述绝缘层160分别连接至所述n+1层导电层的导电通孔。
如图1和图2所示，通过在绝缘层160中设置导电通孔，可以实现第一电极110和第二电极120到相应导电层的电连接。
可选地，绝缘层160的材料可以是有机的聚合物材料，包括聚酰亚胺(Polyimide)，帕里纶(Parylene)，苯并环丁烯(BCB)等；也可以是一些无机材料，包括旋转涂布玻璃(Spinon glass，SOG)，未掺杂硅玻璃(Undoped Silicon Glass，USG)，由四乙氧基硅烷(Tetraethyl Orthosilicate，TEOS)合成的硅氧化物，硅的氧化物、氮化物，陶瓷；还可以是上述材料的组合。
图3示出了本申请实施例的电容器100的等效电路图。
以n为5为例，如图3所示，交替堆叠的6层导电层和5层电介质层等效于5个互相串联的电容器(每层电介质层对应一个电容器)。在采用本申请实施例的互联结构150后，这5个电容器并联，得到本申请实施例的电容器100。因此，本申请实施例的电容器100具有较大的电容值。
本申请实施例的电容器，采用导电层与电介质层交替堆叠的叠层结构，并设置多个柱状结构，能够在较小器件尺寸的情况下得到较大的电容值，从而能够提高电容器的容值密度。
以上描述了本申请实施例的电容器，下面描述本申请实施例的制备电容器的方法。本申请实施例的制备电容器的方法可以制备前述本申请实施例的电容器，下述实施例和前述实施例中的相关描述可以相互参考。
图4示出了本申请实施例的制备电容器的方法400的示意性流程图。
401，在衬底上制备多个孔或沟槽，得到第一结构。
如图5所示，选用硅晶圆作为衬底510，在衬底510正面，利用光刻，例如先在晶圆上涂覆光刻胶，再经过曝光、显影，然后利用深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)工艺，加工出多个孔或沟槽。
可选地，所述多个孔或沟槽包括第一孔或沟槽以及第二孔或沟槽，所述第一孔或沟槽的尺寸大于所述第二孔或沟槽的尺寸。也就是说，所述多个孔或沟槽包括一大一小两种尺寸的孔或沟槽。
可选地，所述第二孔或沟槽的深宽比大于预定阈值。
作为一个举例，第一孔或沟槽的开口宽度可以为20微米，深度可以为100微米，第二孔或沟槽的开口宽度可以为2微米，深度可以为50微米。
两种尺寸的孔或沟槽，可以同时制作，也可以分开制作。
402，在所述第一结构上制备刻蚀保护层。
例如，如图6所示，可以利用热氧化工艺，在孔或沟槽表面生长一层二氧化硅，作为后续去除衬底时的腐蚀保护层610。
403，在所述第一结构上制备第一叠层结构。
所述第一叠层结构包括m层电介质层和m+1层导电层，所述m层电介质层和所述m+1层导电层形成导电层与电介质层彼此相邻的结构，m为正整数。
所述第一叠层结构可以通过交替沉积导电层和电介质层的方式形成。
导电层可以采用原子层沉积(Atomic layer deposition，ALD)、物理气相沉积(Physical Vapor Deposition，PVD)、化学气相沉积(Chemical Vapor Deposition，CVD)、有机金属化学气相沉积、电镀等方法沉积。电介质层可以采用热氧化法、ALD、PVD、CVD等方法沉积。
例如，如图7所示，可以采用低压力化学气相沉积(Low Pressure Chemical VaporDeposition，LPCVD)工艺，在腐蚀保护层610表面沉积一层200纳米厚的重掺杂多晶硅作为导电层133；用ALD工艺，在导电层133表面沉积一层50纳米厚的氧化铝作为电介质层138；用LPCVD工艺，在电介质层138表面沉积一层200纳米厚的重掺杂多晶硅作为导电层132；用ALD工艺，在导电层132表面沉积一层50纳米厚的氧化铝作为电介质层137；用LPCVD工艺，在电介质层137表面沉积一层500纳米厚的重掺杂多晶硅作为导电层131。最后，得到如图7所示结构。可选地，小孔或沟槽可被填满，大或沟槽未被填满。
404，在所述第一叠层结构上制备第一绝缘层，得到第二结构。
例如，如图8所示，可以采用CVD工艺，在导电层131表面沉积一层厚的二氧化硅作为第一绝缘层161，将大孔或沟槽填满。
可选地，还可以将所述第一绝缘层161的表面磨平。例如，可以利用化学机械抛光(Chemical Mechanical Polishing，CMP)工艺，将第一绝缘层161表面磨平，得到如图8所示的第二结构。
405，将所述第二结构翻转。
可选地，如图9所示，还可以将所述第一绝缘层161的表面键合到载片910上，图9中第一绝缘层161和载片910之间为键合层920。
例如，可以通过键合工艺，例如，玻璃浆料键合(glass frit bonding)，将第一绝缘层161的表面，键合在载片910上。
406，去除所述衬底，露出所述第一叠层结构。
所述衬底可以利用湿法腐蚀，或者湿法腐蚀与干法刻蚀结合的工艺去除。
例如，可以先用80摄氏度的高浓度KOH溶液，去除衬底，露出刻蚀保护层；再用氢氟酸溶液，去除刻蚀保护层，露出第一叠层结构的导电层133，如图10所示。
407，在所述第一叠层结构上制备第二叠层结构。
所述第二叠层结构包括k层电介质层和k层导电层，所述k层电介质层和所述k层导电层形成导电层与电介质层彼此相邻的结构，且与所述第一叠层结构形成导电层与电介质层彼此相邻的叠层结构，所述叠层结构在孔或沟槽处形成柱状结构，k为正整数。
所述第二叠层结构的制备方式与所述第一叠层结构类似。
例如，如图11所示，可以采用ALD工艺，在导电层133表面沉积一层50纳米后的氧化铝作为电介质层139；用LPCVD工艺，在电介质层139表面沉积一层200纳米厚的重掺杂多晶硅作为导电层134；用ALD工艺，在导电层134表面沉积一层50纳米厚的氧化铝作为电介质层140；用LPCVD工艺，在电介质层140表面沉积一层200纳米厚的重掺杂多晶硅作为导电层135；用ALD工艺，在导电层135表面沉积一层50纳米后的氧化铝作为电介质层141；用LPCVD工艺，在电介质层141表面沉积一层200纳米厚的重掺杂多晶硅作为导电层136。最后，得到如图11所示结构。
408，在所述第二叠层结构上制备第二绝缘层。
例如，如图12所示，可以采用CVD工艺，在导电层136表面沉积一层厚的二氧化硅作为第二绝缘层162。
可选地，还可以将所述第二绝缘层162的表面磨平。例如，可以利用CMP工艺，将第二绝缘层162的表面磨平，得到如图12所示的结构。
可选地，作为另一个实施例，如图13所示，所述第二绝缘层162的表面磨平至露出所述第二叠层结构最上方的导电层136。这样可以节省后续的刻蚀步骤，降低成本。
409，制备第一互联结构。
可选地，第一互联结构可以采用下述方式制备。
刻蚀所述第一孔或沟槽处的所述第二绝缘层162，形成第一台阶结构，露出待连接的导电层。例如，如图14所示，可以利用多步光刻工艺，在所述第一孔或沟槽的位置上方形成台阶，露出各个导电层。
沉积第一刻蚀停止层。例如，如图15所示，可以利用CVD工艺，沉积一层氮化硅作为第一刻蚀停止层1510。
在所述第一刻蚀停止层1510上沉积第三绝缘层163。所述第一刻蚀停止层1510的耐刻蚀性大于所述第三绝缘层163。例如，可以利用CVD工艺，在第一刻蚀停止层1510上沉积一层厚的二氧化硅作为第三绝缘层163。
针对特定导电层，刻蚀所述第三绝缘层163，得到穿过所述第三绝缘层163至所述第一台阶结构上的所述第一刻蚀停止层1510的孔。例如，可以通过光刻工艺，在每个台阶对应的位置，打开穿透第三绝缘层163的导通孔。由于第一刻蚀停止层1510的材料相对于第三绝缘层163更耐刻蚀，因此可以将每个导通孔的底部停留在相应台阶的第一刻蚀停止层1510上。
去除所述孔内的所述第一刻蚀停止层。例如，可以利用干法或者湿法工艺去除孔底部露出的第一刻蚀停止层。
在所述孔内沉积金属，得到穿过所述第三绝缘层163和所述第一刻蚀停止层1510连接至特定导电层的导电通孔。例如，可以在孔中沉积一层氮化钛并填充金属钨。最后利用平坦化工艺去除表面多余的导电材料和绝缘材料，得到如图16所示结构。
410，制备第一电极和第二电极。
所述第一电极电连接至m+k+1层导电层中的奇数层导电层，所述第二电极电连接至所述m+k+1层导电层中的偶数层导电层。
例如，如图17所示，可以利用PVD工艺，沉积一层金属铝，利用光刻形成第一电极110和第二电极120，其中第一电极110连通导电层131，导电层133和导电层135；第二电极120连通导电层132，导电层134和导电层136。
411，减薄所述载片或者去除所述载片和键合层。
通过该步骤降低器件的厚度。一种实现方式中，可以去除键合层以及载片，去除键合层以及载片后，得到如图1所示的电容器。另一种实现方式中，在不能去除载片和键合层的情况下，可以对载片进行减薄处理。
在上述实施例中，通过制备包括分别连接至全部导电层的导电通孔的第一互联结构，可以得到如图1所示的电容器。在这种情况下，所述第一电极110通过所述第一互联结构电连接所述奇数层导电层，所述第二电极120通过所述第一互联结构电连接至所述偶数层导电层。
可选地，对于如图2所示的电容器，可以通过在叠层结构的两面分别制备包括分别连接至部分导电层的导电通孔的第一互联结构和第二互联结构得到。
具体地，可以在制备第一叠层结构之后，制备第二互联结构。
可选地，第二互联结构可以采用下述方式制备。应理解，除以下描述外，其他可参考第一互联结构的制备方式。
在制备第一绝缘层161之前，刻蚀所述第一叠层结构，形成第二台阶结构，露出待连接的导电层。
沉积第二刻蚀停止层1520。
所述第二刻蚀停止层1520的耐刻蚀性大于所述第一绝缘层161。
在制备第一绝缘层161之后，针对特定导电层，刻蚀所述第一绝缘层161，得到穿过所述第一绝缘层161至所述第二台阶结构上的所述第二刻蚀停止层1520的孔。
去除所述孔内的所述第二刻蚀停止层。
在所述孔内沉积金属，得到穿过所述第一绝缘层161和所述第二刻蚀停止层1520连接至特定导电层的导电通孔，并形成待连接导电层之间的金属互联。
可选地，在制备第二互联结构之后，还可以在所述第二互联结构上制备第四绝缘层164。
在本实施例中，第一互联结构和第二互联结构均包括分别连接至部分导电层的导电通孔，所述第一电极110通过所述第一互联结构和所述第二互联结构电连接所述奇数层导电层，所述第二电极120通过所述第一互联结构电连接至所述偶数层导电层。
通过上述方式可以在一个晶圆上制备多个电容器，再通过切割得到独立的电容器。
本发明实施例的制备电容器的方法，通过两次制备叠层结构的方式，可以得到包括较多导电层和电介质层的叠层结构，增大电容器的电容值，并且，利用多个孔或沟槽形成叠层结构的多个柱状结构，可以进一步增大电容器的电容值，从而能够提高电容器的容值密度。
应理解，本申请实施例中的具体的例子只是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围。
应理解，在本申请实施例和所附权利要求书中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请实施例。例如，在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“上述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (24)

1.一种电容器，其特征在于，包括：
电极层，包括相互分离的第一电极和第二电极；
叠层结构，包括n层电介质层和n+1层导电层，所述n层电介质层和所述n+1层导电层形成导电层与电介质层彼此相邻的结构，所述叠层结构形成至少两个柱状结构，所述至少两个柱状结构连通，所述至少两个柱状结构包括一个第一柱状结构和至少两个第二柱状结构，其中，所述第一柱状结构的尺寸大于所述第二柱状结构的尺寸，n为正整数；
互联结构，用于将所述n+1层导电层中的奇数层导电层电连接至所述第一电极，将所述n+1层导电层中的偶数层导电层电连接至所述第二电极，所述互联结构在所述第一柱状结构的顶端与所述n+1层导电层连接。
2.根据权利要求1所述的电容器，其特征在于，所述第二柱状结构的深宽比大于预定阈值。
3.根据权利要求1所述的电容器，其特征在于，所述互联结构的部分结构在所述叠层结构的下方与所述n+1层导电层的部分导电层连接。
4.根据权利要求1至3中任一项所述的电容器，其特征在于，所述叠层结构设置有台阶结构，所述互联结构通过所述台阶结构与所述n+1层导电层连接。
5.根据权利要求1至3中任一项所述的电容器，其特征在于，所述柱状结构为长方体结构或圆柱体结构。
6.根据权利要求1至3中任一项所述的电容器，其特征在于，所述电容器还包括：
绝缘层，设置于所述叠层结构的上方以及下方。
7.根据权利要求6所述的电容器，其特征在于，所述互联结构为穿过所述绝缘层分别连接至所述n+1层导电层的导电通孔。
8.根据权利要求1至3中任一项所述的电容器，其特征在于，n大于或等于5。
9.一种制备电容器的方法，其特征在于，包括：
在衬底上制备多个孔或沟槽，得到第一结构；
在所述第一结构上制备第一叠层结构，其中，所述第一叠层结构包括m 层电介质层和m+1层导电层，所述m层电介质层和所述m+1层导电层形成导电层与电介质层彼此相邻的结构，m为正整数；
在所述第一叠层结构上制备第一绝缘层，得到第二结构；
将所述第二结构翻转；
去除所述衬底，露出所述第一叠层结构；
在所述第一叠层结构上制备第二叠层结构，其中，所述第二叠层结构包括k层电介质层和k层导电层，所述k层电介质层和所述k层导电层形成导电层与电介质层彼此相邻的结构，且与所述第一叠层结构形成导电层与电介质层彼此相邻的叠层结构，所述叠层结构在孔或沟槽处形成柱状结构，k为正整数；
在所述第二叠层结构上制备第二绝缘层；
制备第一电极和第二电极，其中，所述第一电极电连接至m+k+1层导电层中的奇数层导电层，所述第二电极电连接至所述m+k+1层导电层中的偶数层导电层。
10.根据权利要求9所述的方法，其特征在于，所述多个孔或沟槽包括第一孔或沟槽以及第二孔或沟槽，所述第一孔或沟槽的尺寸大于所述第二孔或沟槽的尺寸。
11.根据权利要求10所述的方法，其特征在于，所述第二孔或沟槽的深宽比大于预定阈值。
12.根据权利要求9至11中任一项所述的方法，其特征在于，在所述第一结构上制备第一叠层结构之前，所述方法还包括：
在所述第一结构上制备刻蚀保护层；
其中，所述去除所述衬底，露出所述第一叠层结构，包括：
去除所述衬底，露出所述刻蚀保护层，再去除所述刻蚀保护层，露出所述第一叠层结构。
13.根据权利要求9至11中任一项所述的方法，其特征在于，在所述将所述第二结构翻转之前，所述方法还包括：
将所述第一绝缘层的表面磨平。
14.根据权利要求13所述的方法，其特征在于，在所述将所述第二结构翻转之后，所述方法还包括：
将所述第一绝缘层的表面键合到载片上。
15.根据权利要求14所述的方法，其特征在于，在所述制备第一电极和第二电极之后，所述方法还包括：
减薄所述载片或者去除所述载片和键合层。
16.根据权利要求9至11中任一项所述的方法，其特征在于，在所述第二叠层结构上制备第二绝缘层之后，所述方法还包括：
将所述第二绝缘层的表面磨平。
17.根据权利要求16所述的方法，其特征在于，所述第二绝缘层的表面磨平至露出所述第二叠层结构最上方的导电层。
18.根据权利要求10或11所述的方法，其特征在于，在所述制备第一电极和第二电极之前，所述方法还包括：
制备第一互联结构，其中，所述第一互联结构包括分别连接至全部或部分导电层的导电通孔。
19.根据权利要求18所述的方法，其特征在于，在所述第一互联结构包括分别连接至全部导电层的导电通孔时，所述第一电极通过所述第一互联结构电连接所述奇数层导电层，所述第二电极通过所述第一互联结构电连接至所述偶数层导电层。
20.根据权利要求18所述的方法，其特征在于，在所述第一互联结构包括分别连接至部分导电层的导电通孔时，所述方法还包括：
在所述第一结构上制备第一叠层结构之后，制备第二互联结构；
其中，所述第一电极通过所述第一互联结构和所述第二互联结构电连接所述奇数层导电层，所述第二电极通过所述第一互联结构电连接至所述偶数层导电层。
21.根据权利要求18所述的方法，其特征在于，所述制备第一互联结构包括：
刻蚀所述第一孔或沟槽处的所述第二绝缘层，形成第一台阶结构，露出待连接的导电层；
沉积第一刻蚀停止层；
在所述第一刻蚀停止层上沉积第三绝缘层，其中，所述第一刻蚀停止层的耐刻蚀性大于所述第三绝缘层；
针对特定导电层，刻蚀所述第三绝缘层，得到穿过所述第三绝缘层至所述第一台阶结构上的所述第一刻蚀停止层的导通孔；
去除所述第一刻蚀停止层的导通孔内的所述第一刻蚀停止层；
在所述第一刻蚀停止层的导通孔内沉积金属，得到穿过所述第三绝缘层和所述第一刻蚀停止层连接至所述特定导电层的导电通孔。
22.根据权利要求20所述的方法，其特征在于，所述制备第二互联结构包括：
在所述第一叠层结构上制备第一绝缘层之前，刻蚀所述第一叠层结构，形成第二台阶结构，露出待连接的导电层；
沉积第二刻蚀停止层，其中，所述第二刻蚀停止层的耐刻蚀性大于所述第一绝缘层；
在所述第一叠层结构上制备第一绝缘层之后，针对特定导电层，刻蚀所述第一绝缘层，得到穿过所述第一绝缘层至所述第二台阶结构上的所述第二刻蚀停止层的导通孔；
去除所述第二刻蚀停止层的导通孔内的所述第二刻蚀停止层；
在所述第二刻蚀停止层的导通孔内沉积金属，得到穿过所述第一绝缘层和所述第二刻蚀停止层连接至所述特定导电层的导电通孔，并形成待连接导电层之间的金属互联。
23.根据权利要求20所述的方法，其特征在于，在所述制备第二互联结构之后，所述方法还包括：
在所述第二互联结构上制备第四绝缘层。
24.根据权利要求9至11中任一项所述的方法，其特征在于，所述方法还包括：
通过切割得到独立的电容器。
CN201880002918.6A 2018-12-25 2018-12-25 电容器和制备电容器的方法 Active CN111615751B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/123575 WO2020132884A1 (zh) 2018-12-25 2018-12-25 电容器和制备电容器的方法

Publications (2)

Publication Number Publication Date
CN111615751A CN111615751A (zh) 2020-09-01
CN111615751B true CN111615751B (zh) 2023-02-28

Family

ID=71127300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002918.6A Active CN111615751B (zh) 2018-12-25 2018-12-25 电容器和制备电容器的方法

Country Status (4)

Country Link
US (1) US11239308B2 (zh)
EP (1) EP3754725A4 (zh)
CN (1) CN111615751B (zh)
WO (1) WO2020132884A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4184537A1 (en) * 2021-11-18 2023-05-24 Murata Manufacturing Co., Ltd. An electrical device comprising stacked capacitive structures with electrodes connected from bottom to top and top to bottom

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052006A (zh) * 1989-11-20 1991-06-05 三星电子株式会社 半导体器件及其制造方法
EP1646072A2 (en) * 2004-10-08 2006-04-12 Rohm and Haas Electronic Materials, L.L.C. Capacitor structure
JP2017513218A (ja) * 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造
CN107204323A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN107359153A (zh) * 2017-07-10 2017-11-17 宏衍微电子（大连）有限公司 具有沟槽结构的高容量硅电容器的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085524B2 (en) 2005-11-08 2011-12-27 Ipdia Integrated capacitor arrangement for ultrahigh capacitance values
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
CN102339671A (zh) * 2010-07-21 2012-02-01 马长兆 一种平面叠层固体电容器
US8405135B2 (en) * 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
US8962423B2 (en) 2012-01-18 2015-02-24 International Business Machines Corporation Multilayer MIM capacitor
FR2993397A1 (fr) * 2012-07-16 2014-01-17 St Microelectronics Sa Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
FR3007197B1 (fr) * 2013-06-18 2016-12-09 St Microelectronics Crolles 2 Sas Procede de realisation d'une liaison electrique traversante et d'un condensateur traversant dans un substrat, et dispositif correspondant
US9105759B2 (en) 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same
CN105514093B (zh) * 2016-01-22 2018-09-18 天津大学 基于硅通孔技术的半导体电容器及其制造方法、封装结构
US10446325B2 (en) * 2017-09-29 2019-10-15 Advanced Semiconductor Engineering, Inc. Capacitor structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052006A (zh) * 1989-11-20 1991-06-05 三星电子株式会社 半导体器件及其制造方法
EP1646072A2 (en) * 2004-10-08 2006-04-12 Rohm and Haas Electronic Materials, L.L.C. Capacitor structure
JP2017513218A (ja) * 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造
CN107204323A (zh) * 2016-03-17 2017-09-26 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN107359153A (zh) * 2017-07-10 2017-11-17 宏衍微电子（大连）有限公司 具有沟槽结构的高容量硅电容器的制造方法

Also Published As

Publication number Publication date
CN111615751A (zh) 2020-09-01
EP3754725A1 (en) 2020-12-23
WO2020132884A1 (zh) 2020-07-02
US20210005705A1 (en) 2021-01-07
US11239308B2 (en) 2022-02-01
EP3754725A4 (en) 2021-05-12

Similar Documents

Publication Publication Date Title
US9793340B2 (en) Capacitor structure
CN111971791B (zh) 电容器及其制作方法
CN110785840A (zh) 电容器及其制作方法
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
CN112602191B (zh) 电容器及其制作方法
CN112119476B (zh) 电容器及其制作方法
US11063113B2 (en) Capacitor and method for fabricating the same
CN113748527B (zh) 电容器及其制作方法
CN112449725B (zh) 电容器及其制作方法
WO2011090440A1 (en) Capacitor arrangement and a method of forming the same
CN112136211A (zh) 电容器及其制备方法
CN111615751B (zh) 电容器和制备电容器的方法
US11276750B2 (en) Capacitor and method for fabricating the same
EP3787022B1 (en) Capacitor and manufacturing method therefor
CN113748508B (zh) 电容器、电容结构、电容器的制作方法
CN211929311U (zh) 电容器
CN110998856B (zh) 电容器及其制作方法
WO2021196018A1 (zh) 电容器及其制作方法
CN117940007A (zh) 一种三维硅基电容结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant