CN105514093B - 基于硅通孔技术的半导体电容器及其制造方法、封装结构 - Google Patents

Abstract

本发明公开了一种基于硅通孔技术的半导体电容器及其制造方法、封装结构，包括多层金属层和绝缘电介质质层重复形成的金属‑绝缘电介质层的叠层结构，同时将偶数层金属层电气连接，奇数层金属层电气连接；每个所述叠层结构中都设置有衬底，且有底电极金属柱贯穿所述衬底。与现有技术相比，本发明通过叠层方式形成的电容器在不扩大占用面积的情况下，增加了电容器电极面积，从而提高电容值，节约了成本；金属‑绝缘‑金属电容的两个电极可以分别由位于衬底上方和下方的金属引出，利用3D封装技术可以使之与不同的外部电路(如集成电路芯片，PCB板等)电气连接，可实现小型化封装，减少寄生效应。

Description

基于硅通孔技术的半导体电容器及其制造方法、封装结构

技术领域

本发明涉及半导体电容器制造技术领域，具体涉及一种基于硅通孔技术的半导体电容及其制造方法。

背景技术

电容元件常用于集成电路中作为电子无源器件，具有储能、滤波、隔直等功能，是大量使用的元件之一。目前，半导体工艺中常见的电容结构有金属氧化物半导体(MOS)电容、PN结电容以及金属-绝缘-金属(MIM)电容等。但此类电容单位面积电容值较低，如MIM电容大约2fF/μm²，，因此若要获得更大容量的电容(如10PF以上)，就需要占据非常大的芯片面积，增加了芯片成本。而如分立器件中的贴片电容常采用多层叉指电极结构，可以具有很大的容值，但体积大，与半导体工艺不兼容，也不便于与集成电路芯片进行小型化封装。

硅通孔(TSV，Through-Silicon Via)技术TVS技术是通过在芯片和芯片间制作垂直通孔，实现芯片之间互连，能够使芯片在三维方向堆叠进行封装的3D封装技术，具有封装尺寸更小，芯片速度更快等优点。

发明内容

基于上述现有技术和存在的问题，本发明提出了一种基于硅通孔技术的半导体电容器及其制造方法、封装结构，其基于硅通孔技术，实现了包括多层的金属层和绝缘电介质质层重复形成的金属-绝缘电介质层的叠层结构的半导体电容器，具有很高的单位面积电容值并且易于与其它集成电路芯片进行封装。

本发明提出了一种基于硅通孔技术的半导体电容器，所述半导体电容器包括多层金属层和绝缘电介质质层重复形成的金属-绝缘电介质层的叠层结构，同时将偶数层金属层电气连接，奇数层金属层电气连接；每个所述叠层结构中都设置有衬底，且有底电极金属柱贯穿所述衬底；其中：

两两相邻的奇数层金属层通过若干个金属互连孔相连，并与底电极金属柱相连，形成电容的一个电极；两两相邻的偶数层金属层通过若干个金属互连孔相连，并通过若干个顶电极金属互连孔与顶电极金属层相连，形成电容的另一个电极；多层金属层作为多层电极板，并由所述多层电极板组成半导体电容器。

本发明还提出了一种基于硅通孔技术的半导体电容器制造方法，所述制造方法依序包括以下步骤：

第一步，在衬底上方沉积一层绝缘电介质层；

第二步，刻蚀出贯穿衬底100和绝缘电介质层的通孔，然后在通孔内填充底电极金属柱；

第三步，基于绝缘电介质层表面先后沉积形成第一金属层和第一绝缘电介质层；

第四步，基于第一绝缘电介质层表面先后沉积形成第二金属层和第二绝缘电介质层；

第五步，刻蚀第一绝缘电介质层、第二绝缘电介质层形成若干个互连通孔，然后填充金属形成第一金属互连孔；

第六步，即基于第二绝缘电介质层表面先后沉积形成第三金属层和第三绝缘电介质层109；

第七步，刻蚀第二绝缘电介质层、第三绝缘电介质层形成若干个通孔，然后填充金属形成第二金属互连孔；

第八步，基于第三绝缘电介质层表面先后沉积形成第四金属层和第四绝缘电介质层；

第九步，基于第四绝缘电介质层沉积形成缓冲绝缘电介质层，然后刻蚀第四绝缘电介质层、缓冲层绝缘电介质层、填充金属形成若干个顶电极金属互连孔；

第十步，基于缓冲绝缘电介质层沉积形成顶电极金属层。

以上流程中，如果需要制作四层以上的电极板，只需要不断重复第三步～第八步，半导体电容器包括多层的金属层和绝缘电介质质层重复形成的金属-绝缘电介质层的叠层结构。

本发明再提出了一种基于硅通孔技术的半导体电容器的有源器件芯片-无源器件芯片-PCB板封装结构，所述封装结构包括无源器件芯片、有源器件芯片、PCB板、微焊球和焊料球；其中：

有源器件芯片包含有模拟电路、数字电路或者二者组合；无源器件芯片包含有本发明的基于硅通孔技术的半导体电容器和金属互连孔；有源器件芯片倒扣于无源器件芯片上方，通过微焊球与半导体电容器的顶电极金属层连接；PCB板位于无源器件下方，通过焊料球与半导体电容器的底电极金属柱连接。

与现有技术相比，上述技术方案的优点在于：

1)通过叠层方式形成的电容器在不扩大占用面积的情况下，增加了电容器电极面积，从而提高电容值，节约了成本；

2)金属-绝缘-金属电容的两个电极可以分别由位于衬底上方和下方的金属引出，利用3D封装技术可以使之与不同的外部电路(如集成电路芯片，PCB板等)电气连接，可实现小型化封装，减少寄生效应。

附图说明

图1至图10为本发明所提出的基于硅通孔技术的半导体电容器制造方法的制造过程的剖面示意图；

图11为包含本发明所提出的半导体电容器的一种有源器件芯片-无源器件芯片-PCB封装结构的剖面示意图。

附图标记：

100、衬底；

101、绝缘层；

102、底电极金属柱；

103、第一金属层；

104、第一电介质层；

105、第二金属层；

106、第二电介质层；

107、金属互连孔；

108、第三金属层；

109、第三电介质层；

110、第二金属互连孔；

111、第四金属层；

112、第四电介质层；

113、缓冲层；

114、顶电极金属互连孔；

115、顶电极金属层

1、无源器件芯片；

2、有源器件芯片；

3、PCB板；

4、微焊球；

5、焊料球。

具体实施方式

以下结合附图及具体实施方式，进一步详述本发明的技术方案。

本发明公开了一种半导体电容器制造方法的实施方案，如图1-图9所示，依次包括如下步骤：

第一步，在衬底100上方沉积一层绝缘层101，如图1所示；

第二步，刻蚀出贯穿衬底100和绝缘层101的通孔，然后在通孔内填充底电极金属柱102，如图2所示；

第三步，基于绝缘层101表面先后沉积形成第一金属层103和第一电介质层104，如图3所示；

第四步，基于第一电介质层104表面先后沉积形成第二金属层105和第二电介质层106，如图4所示；

第五步，刻蚀第一电介质层104、第二电介质层106形成若干个互连通孔，然后填充金属形成第一金属互连孔107，如图5所示；

第六步，即基于第二电介质层106表面先后沉积形成第三金属层108和第三电介质层109，如图6所示；

第七步，刻蚀第二电介质层106、第三电介质层109形成若干个通孔，然后填充金属形成第二金属互连孔110，如图7所示；

第八步，基于第三电介质层109表面先后沉积形成第四金属层111和第四电介质层112，如图8所示；

第九步，基于第四电介质层112沉积形成缓冲层113，然后刻蚀第四电介质层112、缓冲层113、填充金属形成若干个顶电极金属互连孔114，如图9所示；

第十步，基于缓冲层113沉积形成顶电极金属层115，如图10所示。

如图1所示，所述第一步中，所述的衬底100可以为高阻衬底，如高阻Si、高阻SOI、玻璃或者陶瓷材料，这可以减少衬底上由传输信号带来的串扰。所述的绝缘层101可以为氧化硅、氮化硅、氮氧化硅中的一种或者组合。

如图2所示，所述第二步中，底电极金属柱的材料可以为铜、铝、钨、钛、金中的一种或者组合。当所述衬底100材料为普通Si材料时，底电极金属柱102与通孔壁之间需要形成一层绝缘层(如热氧法形成的硅通孔氧化硅层)，提高底电极金属柱102与衬底100的绝缘性。另外地，底电极金属柱102与通孔壁之间还可以设置有阻抗层/粘附层如TaN/Ta，增加二者之间的附着力。

如图3～图8所示，所述第三步至第八步中，金属层103、金属层105、金属层108、和金属层111可以为铜、铝、钛、氮化钛中的一种或者组合，厚度范围为电介质层104、电介质层106、电介质层109可以为氧化硅、氮化硅、氮氧化硅或者氧化铪，厚度范围为若干个金属互连孔107、互连孔110和顶电极互连孔114中的金属可以为铜、铝、钨、钛、氮化钛中的一种或组合。

如图9所示，所述第九步中，缓冲层113的厚度范围为顶电极金属层115可以为铜、铝、钨、钛、金中的一种或者组合，厚度范围为

如图10所示的一种基于硅通孔技术的半导体电容器的剖面图。其中，第一金属层103和第三金属层108通过若干个第一金属互连孔107相连，并与底电极金属柱102相连，形成电容的一个电极；第二金属层105和第四金属层111通过若干个第二金属互连孔110相连，并通过若干个顶电极金属互连孔114与顶电极金属层115相连，形成电容的另一个电极；这形成的便是一种由四层电极板(第一金属层103、第二金属层105、第三金属层108、和第四金属层111)组成的电容器。如果需要制作四层以上的电极板，只需要不断重复第三步～第八步，重复形成金属-绝缘电介质层的叠层结构，同时将偶数层金属层电气连接，奇数层金属层电气连接，这样的叠层叉指结构大大提高了它的单位面积容值。顶电极金属层115的裸露设置是为了便于与其他器件或电路封装互连，如倒扣封装、引线键合封装等。由于封装互连中存在着过大的应力，缓冲层113位于的顶电极金属层115下方，可减小应力对下方器件的影响。

下面列举了本发明所述基于硅通孔技术的半导体电容器的一种封装结构。图11为包含本发明所述半导体电容器的一种有源器件芯片-无源器件芯片-PCB板封装结构的剖面示意图。其中，有源器件芯片2包含有模拟电路、数字电路或者二者组合，无源器件芯片1包含有本发明的基于硅通孔技术的半导体电容器和金属互连孔12，另外还也可以搭载无源器件电感。有源器件芯片2倒扣于无源器件芯片1上方，通过微焊球4与本发明的半导体电容器件的顶电极金属层115连接；PCB板3位于无源器件1下方，通过焊料球5与本发明的半导体电容器件的底电极金属柱102连接。其中，无源器件芯片1上可以包含一个以上的本发明所述的半导体电容器，而且每个电容器包含的金属电极板层数可以相同也可以不同。这种封装结构将三种不同的电路紧密地互连起来，减小了封装尺寸。

由此不难看出，本发明所提供的一种半导体电容器件结构可适用于3D封装技术，实现了整机小型化。

对本领域内的技术人员很明显的是，在不偏离本发明的精神和范围的情况下还可以构成有很大差别的实施例，应当理解，除了如所附的权利要求所限定的，本发明不限于以上通过举例所述和所示的实施例。

Claims (2)

1.一种基于硅通孔技术的半导体电容器制造方法，所述半导体电容器包括多层金属层和绝缘电介质质层重复形成的金属-绝缘电介质层的叠层结构，同时将偶数层金属层电气连接，奇数层金属层电气连接；每个所述叠层结构中都设置有衬底，且有底电极金属柱贯穿所述衬底；其中：两两相邻的奇数层金属层通过若干个金属互连孔相连，并与底电极金属柱相连，形成电容的一个电极；两两相邻的偶数层金属层通过若干个金属互连孔相连，并通过若干个顶电极金属互连孔与顶电极金属层相连，形成电容的另一个电极；多层金属层作为多层电极板，并由所述多层电极板组成半导体电容器；其特征在于，所述制造方法依序包括以下步骤：

第一步，在衬底上方沉积一层绝缘电介质层；

第二步，刻蚀出贯穿衬底( 100) 和绝缘电介质层的通孔，然后在通孔内填充底电极金属柱；

第三步，基于绝缘电介质层表面先后沉积形成第一金属层和第一绝缘电介质层；

第四步，基于第一绝缘电介质层表面先后沉积形成第二金属层和第二绝缘电介质层；

第五步，刻蚀第一绝缘电介质层、第二绝缘电介质层形成若干个互连通孔，然后填充金属形成第一金属互连孔；

第六步，即基于第二绝缘电介质层表面先后沉积形成第三金属层和第三绝缘电介质层( 109) ；

第七步，刻蚀第二绝缘电介质层、第三绝缘电介质层形成若干个通孔，然后填充金属形成第二金属互连孔；

第八步，基于第三绝缘电介质层表面先后沉积形成第四金属层和第四绝缘电介质层；

第九步，基于第四绝缘电介质层沉积形成缓冲绝缘电介质层，然后刻蚀第四绝缘电介质层、缓冲层绝缘电介质层、填充金属形成若干个顶电极金属互连孔；

第十步，基于缓冲绝缘电介质层沉积形成顶电极金属层;

以上流程中，如果需要制作四层以上的电极板，只需要不断重复第三步～第八步，半导体电容器包括多层的金属层和绝缘电介质质层重复形成的金属-绝缘电介质层的叠层结构。

2.包含由权利要求1的基于硅通孔技术的半导体电容器制造方法得到的一种基于硅通孔技术的半导体电容器的有源器件芯片-无源器件芯片-PCB板封装结构，其特征在于，所述封装结构包括无源器件芯片、有源器件芯片、PCB板、微焊球、焊料球；其中：

有源器件芯片包含有模拟电路、数字电路或者二者组合；无源器件芯片包含有基于硅通孔技术的半导体电容器和金属互连孔；有源器件芯片倒扣于无源器件芯片上方，通过微焊球与半导体电容器的顶电极金属层连接；PCB板位于无源器件下方，通过焊料球与半导体电容器的底电极金属柱连接。