CN101930846A - 多层电容器及其制造方法 - Google Patents

多层电容器及其制造方法 Download PDF

Info

Publication number
CN101930846A
CN101930846A CN201010105736.7A CN201010105736A CN101930846A CN 101930846 A CN101930846 A CN 101930846A CN 201010105736 A CN201010105736 A CN 201010105736A CN 101930846 A CN101930846 A CN 101930846A
Authority
CN
China
Prior art keywords
electrode
electrical couplings
block
capacitor element
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010105736.7A
Other languages
English (en)
Other versions
CN101930846B (zh
Inventor
徐健明
李明林
赖信助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN101930846A publication Critical patent/CN101930846A/zh
Application granted granted Critical
Publication of CN101930846B publication Critical patent/CN101930846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明公开一种多层电容器及其制造方法。该电容器元件包括第一电极、第二电极、第三电极、第一介电层以及第二介电层。第一电极与电容器元件的第一电极接点电性耦合。第二电极位于第一电极的下方且与电容器元件的第二电极接点电性耦合。第二电极与第一电极电性绝缘。第三电极位于第一电极以及第二电极的下方，第三电极与第二电极电性绝缘并与第一电极电性耦合。第一介电层位于第一电极与第二电极之间，而且第一介电层具有第一介电常数。第二介电层位于第二电极与第三电极之间，而且第二介电层具有第二介电常数。在一实施例中，第二介电常数比第一介电常数至少大五倍。

Description

多层电容器及其制造方法
技术领域
本发明涉及一种多层电容器，且特别是涉及一种用于多层电容器的制作方法以及装置，此多层电容器可以提供多个谐振频率(resonant frequency)。
背景技术
电容器已经广泛地应用于电路的设计中。例如，电容器已经被用于印刷电路板(printed circuit board，PCB)和集成电路(integrated circuit，IC)基板上，当做降低或者消除(cancellation)杂讯的元件。在一些应用中，电容器可以是表面粘着元件(surface-mount device，SMD)，例如用作于电源输入系统的去耦合电容器(decoupling capacitor)或者旁路电容器(bypass capacitor)。这些电容器可以用于吸收突波(absorb glitch)，以降低射频(radio frequency，RF)杂讯，以稳定电源供应系统。
随着半导体制造技术的持续进步，对于元件来说，日益增长的挑战在于高频时的操作，在诸如10GHz或者更高的频率。信号通讯频率或者布线密度的增加也会增加信号或者切换之间的干扰(interference)。因此，IC的电源传输系统需要具有高电容量的电容器以降低低频率的杂讯，此外，在高频时也需要提供低阻抗路径(low impedance path)以降低杂讯和干扰。例如，具有不同电容值的多个电容器被摆置在IC基板或者PCB的表面，以降低IC的电源传输系统的杂讯。
每一电容器可以具有其特性阻抗。当电路的工作频率低于电容器的谐振频率时，其可以依然具有电容特性。然而，当电路的工作频率高于电容器的谐振频率之后，电容器会转变为具有电感的特性，也就是说，随着电路系统操作频率的增加，电容器的阻抗也随之增加。因此，在高频率时，电容器的去耦合功效(decoupling effect)会降低。
为了提供IC或电路的电源供应系统去耦合功效或者消除杂讯，系统可能同时需要多个具有不同电容值的电容器，如SMD电容器之类的多个电容器，以降低在不同频率的杂讯以及突波。然而，当IC的工作频率增加时，所需要的SMD电容器的数量也随之增加，以覆盖更宽的频谱。由于受限于PCB或IC基板的表面面积，如何在PCB或IC基板上配置更多的SMD电容器，是一种困难的挑战。
为了解决前述以SMD电容稳定电压的困难点，PCB或者IC基板可以被设计为具有嵌入式电容器(embedded capacitor)。在特定的应用中，电容器嵌入在PCB中的设计可以降低配线路径(wiring path)的回路电感(loopinductance)，并提供更高的电容量，降低电子封装(electronic package)的尺寸或者结合其他功能以提供附加的优点。然而，嵌入式电容器的设计依然存在一些挑战。例如，电容越大，谐振频率(或者更低的电容器的阻抗曲线)越低，换句话说，仅仅提供更大的电容还不能够吸收或者降低高频杂讯或脉冲所引起的干扰问题。尽管嵌入式电容器或者平面板电容器可以被分割为多个不同电容值的电容器，以吸收或者降低在多个频带的杂讯，但是此方法由于减小了电容器电极的面积而降低了电容值。因此，如何设计嵌入式电容器以降低高频电源杂讯或提供宽频的去耦合功效，将是相当重要的议题。
以下所揭露的实施例可以克服或者被设计为克服一个或者多个在设计传统电容器时可能遇到的问题。
发明内容
本发明的目的在于提供一种多层电容器及其制造方法，以解决上述问题。
为达上述目的，在一实施范例中，本发明提供了一种电容器元件。此电容器元件可以包括第一电极、第二电极、第三电极、第一介电层以及第二介电层。第一电极可以与电容器元件的第一电极接点电性耦合。第二电极位于第一电极的下方，且第二电极可以与电容器元件的第二电极接点电性耦合。第二电极可以与第一电极电性隔离绝缘。第三电极位于第一电极以及第二电极的下方，而且第三电极可以与第二电极电性隔离绝缘并与第一电极电性耦合。第一介电层位于第一电极与第二电极之间，而且第一介电层具有第一介电常数。第二介电层位于第二电极与第三电极之间，而且第二介电层具有第二介电常数。在一实施例中，第二介电常数比第一介电常数至少大五倍。
在另一示例实施例中，本发明还提供了一种电容器元件。此电容器元件可以包括第一电极、第二电极、第三电极、第四电极、第一介电层、第二介电层以及第三介电层。第一电极可以与电容器元件的第一电极接点电性耦合。第二电极位于第一电极的下方，以及第二电极可以与电容器元件的第二电极接点电性耦合。第二电极可以与第一电极电性绝缘。第三电极位于第一电极以及第二电极的下方，以及第三电极可以与第二电极电性绝缘以及与第一电极电性耦合。第一介电层位于第一电极与第二电极之间，而且第一介电层具有第一介电常数。第二介电层位于第二电极与第三电极之间，而且第二介电层具有第二介电常数。在一实施例中，第二介电常数不小于第一介电常数的五倍。第四电极位于第三电极的下方，以及第四电极可以与第三电极电性绝缘并与第二电极电性耦合。第三介电层位于第三电极与第四电极之间，而且第三介电层具有第三介电常数。
在另一示例实施范例中，本发明提供了一种电容器元件的制造方法。此方法可以包括：提供第一电极；提供位于第一电极下方的第二电极，此第二电极与第一电极电性绝缘；以及形成位于第一电极与第二电极之间的第一介电层。第一介电层具有第一介电常数。此方法更包括：提供位于第一电极以及第二电极下方的第三电极，此第三电极与第二电极电性隔离绝缘但与第一电极电性耦合；以及形成第二电极与第三电极之间的第二介电层。第二介电层具有第二介电常数，而且第二介电常数可以比第一介电常数至少大五倍。在某些实施例中，本制作工艺方法更包括：在电容器元件中形成第一电极与第一电极接点之间的第一电性耦合；以及在电容器元件中形成第二电极与第二电极接点之间的第二电性耦合。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1a为描绘与揭露的实施例一致的具有四个电极层的多层电容器范例的剖视图；
图1b为图1a所示的多层电容器范例的第一电极层的上视图；
图2a-图2b为描绘图1a-1b所示的多层电容器范例的模拟阻抗曲线图；
图3a为描绘与揭露的实施例一致的具有四个电极层的多层电容器范例的剖视图；
图3b、图3d、图3e和图3g分别为描绘图3a所示的多层电容器范例的四个电极层的上视图；
图3c、图3f和图3h分别为描绘图3a所示的多层电容器范例的三个介电层的上视图；
图3i为图3a所示的多层电容器范例的三维视图；
图4a为描绘与揭露的实施例一致的具有四个电极层多层电容器范例的剖视图；
图4b、图4d、图4e和图4g为描绘图4a所示的多层电容器范例的四个电极层的上视图；
图4c、图4f和图4h为描绘图4a所示的多层电容器范例的三个介电层的上视图；
图4i为图4a所示的多层电容器范例的三维视图；
图5a为描绘与揭露的实施例一致的具有六个电极层的多层电容器范例的剖视图；
图5b、图5d、图5e、图5g、图5h和图5i为描绘图5a所示的多层电容器范例的四个电极层的上视图；
图5c和图5f为描绘图5a所示的多层电容器范例的五个介电层的上视图；
图6a为描绘与揭露的实施例一致的具有六个电极层的多层电容器范例的剖视图；
图6b为描绘图6a所示的多层电容器范例的三维视图；
图6c、图6e、图6f、图6h、图6i和图6j为描绘图6a所示的多层电容器范例的六个电极层的上视图；
图6d和图6g为描绘图6a所示的多层电容器范例的五个介电层的上视图。
图7为描绘图5a-图5i中所示的多层电容器范例的模拟阻抗曲线图；
图8为描绘与揭露的实施例一致的可嵌入在IC基板或PCB中的多层电容器的电子封装模块范例的剖视图；
图9a-图9e为描绘与揭露的实施例一致的多层电容器范例的制造方法范例。
主要元件符号说明
100、300、400、500、600、850：电容器
1、2、3、4、5、6：电极
DL1、DL2、DL3、DL4、DL5：介电层
DK1、DK2、DK3、DK4、DK5、DK6、DK7、DK8：介电常数
10a、10b、310a、320a、310b、320b、410a、420a、430a、440a、410b、420b、430b、440b、510a、520a、510b、520b、610a、620a、630a、640a、610b、620b、630b、640b、810a、820a、810b、820b：导通孔
310c、320c、310d、320d、410c、420c、430c、440c、410d、420d、430d、440d、510c、520c、510d、520d、610c、620c、630c、640c、610d、620d、630d、640d：绝缘开口
S 1、S2、S3、S4：电极区块
S301、S401、S402、S501、S601、S602：绝缘槽线
DL1-1、DL1-2、DL1-3、DL1-4：介质区块
Z1、Z2：阻抗曲线
800：电子封装模块
SL1、SL2：配线层
GP：接地平面
PP：电源平面
IL：绝缘层
SP：焊垫
SB：焊球
EC：电子电路
具体实施方式
图1a是具有四个电极层的多层电容器范例的剖视图。如图1a所示，电容器100可以具有4个电极，包括电极1、2、3和4。电极1-4可以由导电材料形成。在一实施例中，该电容器100的一个或多个电极层可以由铜箔(copper foil)组成，或者电极层的材质中包含铜箔。如图1a所示，电极1是表层电极，而电极2-4则被摆置在电极1的下方。介电层DL1可以夹在电极1与电极2之间，而且介电层DL1具有介电常数DK1。同样地，介电层DL2夹在电极2与电极3之间，而介电层DL3夹在电极3与电极4之间。介电层DL2具有介电常数DK2，而介电层DL3具有介电常数DK3。在一实施例中，介电常数DK2比介电常数DK1至少大5倍。导通孔(via)10a可以与电极2和电极4电性耦合，但导通孔10a与电极1和电极3电性绝缘。导通孔10b可以与电极1和电极3电性耦合，但导通孔10b与电极2和电极4电性绝缘。本文所述的电容器元件可以是由多个具有不同的电容值或阻抗效应的电容器所组成。为了将电容器元件与其他电路或者其他元件电性耦合，可以提供两个或者更多的电极接点。在一实施例中，第一电极接点可以与电极1和电极3电性耦合，然而，第二电极接点可以与电极2和电极4电性耦合。在某些实施例中，导通孔、互连结构(interconnect)或者其他具有导电性的结构都可以当作第一和第二电极接点。经由第一和第二电极接点，电容器元件可以与IC或者电路电性耦合，例如IC或者电路的电源端口或者其他电极接点。
图1b是图1a中所示电容器100的电极1的上视图。如图1b所示，导通孔10a没有与电极1电性耦合，从顶部可以看出，导通孔10a穿过电极1中的绝缘开口。导通孔10b与电极1电性耦合。在某些实施例中，导通孔10a可以电连接到电源端口或电路板中的电源平面(power plane)，而导通孔10b可以电连接到接地端口或电路板中的接地平面(ground plane)。
图2a-2b是以图1a中所示的电容器100以高频软件模拟的阻抗曲线图，假设三个介电层分别具有介电常数DK1、DK2和DK3，探讨不同的介电常数对阻抗曲线的影响。在图2a中，情况1所示的曲线为假设DK1＝DK2＝DK3＝75的条件下，所模拟出的阻抗特性。情况2的阻抗曲线为假设DK1＝21.7、DK2＝75、DK3＝110的条件下所模拟出的阻抗特性。尽管介电常数DK1和DK3是不同的，但是在此实施例中，情况1和情况2都具有几乎相同的电容值123nF。由图2a的模拟结果显示，情况1和情况2的谐振频率皆约为0.1GHz。
图2b中的情况3描绘了结构图1a中介电常数DK1＝4、DK2＝75、DK3＝147条件下的模拟阻抗曲线。尽管情况1和情况3的电容值依然大约相同，其中情况1具有电容值约123nF，而情况3具有电容值约124nF，但是相比较于情况1的谐振频率为0.1GHz，情况3的阻抗曲线显示其谐振频率约在0.62GHz处。换句话说，情况1和情况3具有相同的电容值，但情况3的阻抗曲线的谐振频率明显高于情况1的谐振频率。因此，根据上述结果，在电容值不变的前提下，当DK2≥5*DK1的条件下，电容器100可以具有更高的谐振频率。
图3a是另一具有四个电极层的多层电容器范例的剖视图。电容器300可以具有4个电极，包括电极1、2、3和4。电极1-4可以由导电材料形成。图3i是图3a中所示的电容器300的三维视图。在一实施例中，该电容器300的一个或多个电极层可以由铜箔组成，或者电极层的材质中包含铜箔。在一实施例中，电极1可以具有两个电极区块(section)：S1和S2。通过绝缘槽线(slot)S301可以使得S1和S2电性绝缘，而绝缘槽线S301可用介电材料来填充之。介电层DL1可以夹在电极1与电极2之间，而且介电层DL1可以包括两个介质区块：DL1-1和DL1-2，DL1-1与DL1-2分别具有介电常数DK1和DK2。DK1和DK2的值可以不同。如图3a所示，DL1-1可以位于电极1的电极区块S1的下方，以及DL1-2可以位于电极1的电极区块S2的下方。同样地，介电层DL2可以夹在电极2与电极3之间，而介电层DL3可以夹在电极3与电极4之间。介电层DL2与介电层DL3分别具有介电常数DK3以及介电常数DK4。在一实施例中，介电常数DK3至少比介电常数DK1和DK2中的其中之一者或两者大5倍。导通孔310a和320a可以与电极2和电极4电性耦合但与电极1和电极3电性绝缘。导通孔310b和320b可以与电极1和电极3电性耦合但与电极2和电极4电性绝缘。在某些实施例中，导通孔310a和320a可以电连接到电源端口或电路板中的电源平面，而导通孔310b和320b可以电连接到接地端口或者电路板中的接地平面。
图3b、图3d、图3e和图3g是图3a中所示的电容器300的电极1-4的上视图。图3c是电容器300的介电层DL1的上视图，介电层DL1可以包括介质区块DL1-1和介质区块DL1-2。如图3b和图3e所示，导通孔310b与电极区块S1电性耦合，导通孔320b与电极区块S2电性耦合，而且导通孔310b和320b皆与电极3电性耦合，但导通孔310a和320a皆未与电极1和电极3电性耦合。电极1上的一绝缘环(isolation ring)或绝缘开口(insulativeopening)310c可以位于电极区块S1中，而在电极1之上的另一绝缘环或绝缘开口320c可以位于电极区块S2中。如图3d和图3g所示，导通孔310a和导通孔320a与电极2和电极4电性耦合。从图3d和图3g可以看出，导通孔310b和320b穿过形成于电极2和4之上的两个绝缘开口310d和320d，因此导通孔310b和320b与电极2和4电性绝缘。图3c、图3f和图3h描绘了电容器300的4个导通孔可以与介电层(如DL1、DL2和DL3)连接(在此实施例中，该连接并非导电连接)，而每个介电层皆各自夹在两电极之间。
图4a是另一具有四个电极层的多层电容器范例的剖视图。图4i是图4a中所示的电容器400的三维视图。电容器400的结构相似于电容器300，具有4个电极层，介电层夹在每两个上下相邻的电极层之间。如图4b所示，电容器400与电容器300之间的结构差异在于，电容器400的电极1可以具有4个电极区块：S1、S2、S3和S4。通过绝缘槽线S401和S402可以使得电极1的4个电极区块电性绝缘，而绝缘槽线S401和S402可用介电材料来填充之。导通孔410a、420a、430a和440a可以与电极2和电极4电性耦合但与电极1和电极3电性绝缘。导通孔410b、420b、430b和440b可以与电极1和电极3电性耦合但与电极2和4电性绝缘。
图4b、图4d、图4e和图4g分别是图4a中所示的电容器400的电极1、2、3和4的上视图。图4c是电容器400的介电层DL1的上视图，此介电层DL1包括4个介质区块DL1-1、DL1-2、DL1-3和DL1-4。介电层DL1的4个介质区块分别具有介电常数DK1、DK2、DK3和DK4。如图4a-图4c所示，DL1-1可以位于电极区块S1的下方，DL1-2可以位于电极区块S2的下方，DL1-3可以位于电极区块S3的下方，而DL1-4可以位于电极区块S4的下方。在一实施例中，介电常数DK1、DK2、DK3和DK4中至少有两个介电常数具有不同的值。如图4a所示，介电常数DL2具有介电常数DK5。在一实施例中，介电常数DK5至少可以比介电常数DK1、DK2、DK3和DK4中的至少一者大5倍。
如图4b和图4e所示，导通孔410b、420b、430b和440b分别与电极1的电极区块S1、S2、S3和S4电性耦合，而且导通孔410b、420b、430b和440b也与电极3电性耦合，此外，导通孔410a、420a、430a和440a通过绝缘开口410c、420c、430c和440c与电极1和电极3电性绝缘。电极1上的4个绝缘开口410c、420c、430c和440c分别位于电极1的4个电极区块S1、S2、S3和S4中。如图4d和图4g所示，导通孔410a、420a、430a和440a与电极2和电极4电性耦合，而导通孔410b、420b、430b和440b与电极2和电极4电性绝缘。图4c、图4f和图4h描绘了电容器400的8个导通孔可以与介电层(如DL1、DL2和DL3)连接(该连接并非导电连接)，而每个介电层皆各自夹在两电极之间。在某些实施例中，导通孔410a、420a、430a和440a可以电连接到电源端口或电路板中的电源平面，而导通孔410b、420b、430b和440b可以电连接到接地端口或电路板中的接地平面。
图5a是具有6个电极层的多层电容器范例的剖视图。电容器500相似于电容器300，但电容器500多了两个电极层。电容器500具有6个电极层：包括电极1、2、3、4、5和6，电极1-6可以是导电材料。在一实施例中，该电容器500的一个或多个电极层可以由铜箔组成，或者电极层的材质中包含铜箔。在一实施例中，电极1可以具有两个的电极区块：S1和S2。通过绝缘槽线S501可以使得电极区块S1和S2彼此电性绝缘，而绝缘槽线S501可用介电材料来填充之。介电层DL1可以夹在电极1与电极2之间，而介电层DL1可以包括两个介质区块：DL1-1和DL1-2，而且DL1-1具有介电常数DK1，DL1-2具有介电常数DK2。DK1和DK2可以具有不同的值。如图5a所示，DL1-1可以位于电极1的电极区块S1的下方，而DL1-2可以位于电极1的电极区块S2的下方。同样地，介电层DL2可以夹在电极2与电极3之间，介电层DL3可以夹在电极3与电极4之间，介电层DL4可以夹在电极4与电极5之间，以及介电层DL5可以夹在电极5与电极6之间。介电层DL2、DL3、DL4和DL5分别具有介电常数DK3、DK4、DK5和DK6。在一实施例中，介电常数DK3至少比介电常数DK1和DK2中的至少一个大5倍。导通孔510a和520a可以与电极2、电极4和电极6电性耦合，但导通孔510a和520a与电极1、电极3和电极5电性绝缘。导通孔510b和520b可以与电极1、电极3和电极5电性耦合，但导通孔510b和520b与电极2、电极4和电极6电性绝缘。在某些实施例中，导通孔510a和520a可以电连接到电源端口或电路板中的电源平面，而导通孔510b和520b可以电连接到接地端口或电路板中的接地平面。
图5b、图5d、图5e、图5g、图5h和图5i分别是图5a中所示的电容器500的6个电极1、2、3、4、5和6的上视图。图5c是电容器500的介电层DL1的上视图，介电层DL1可以包括介质区块DL1-1和DL1-2。如图5b、图5e和图5h所示，导通孔510b与电极1的电极区块S 1电性耦合，而导通孔520b与电极1的电极区块S2电性耦合，导通孔510b和520b也与电极3和电极5电性耦合，然而，导通孔510a和520a与电极1、电极3和电极5电性绝缘。电极1之上的绝缘开口510c可以位于电极区块S1中，而在电极1之上的另一绝缘开口520c可以位于电极区块S2中。如图5d、5g和5i所示，导通孔510a和520a与电极2、电极4和电极6电性耦合，而导通孔510b和520b则与电极2、4和6电性绝缘。图5c和图5f描绘了电容器500的4个导通孔可以与介电层(如DL1、DL2、DL3、DL4和DL5)连接(该连接并非导电连接)，而每个介电层皆各自夹在两电极之间。介电层DL3、DL4和DL5分别具有介电常数DK4、DK5和DK6，其中介电层DL2、DL3、DL4和DL5可以具有如图5f所示的结构。
图6a是具有6个电极层的多层电容器范例的剖视图。电容器600的结构相似于电容器400，但电容器600多了两个电极层。图6b是图6a中所示的电容器600的三维视图。如图6a和图6b所示，电容器600的电极1可以具有4个独立的电极区块：S1、S2、S3和S4，通过绝缘槽线S601和S602可以使得电极1的4个电极区块电性绝缘，而绝缘槽线S601和S602可用介电材料来填充之。导通孔610a、620a、630a和640a可以与电极2、电极4和电极6电性耦合，但与电极1、电极3和电极5电性绝缘。导通孔610b、620b、630b和640b可以与电极1、电极3和电极5电性耦合但与电极2、电极4和电极6电性绝缘。
图6c、图6e、图6f、图6h、图6i和图6j分别是图6a中所示的电容器600的电极1、2、3、4、5和6的上视图。图6d是电容器600的介电层DL1的上视图，此介电层DL1包括介质区块DL1-1、DL1-2、DL1-3和DL1-4。介电层DL1的4个介质区块分别具有介电常数DK1、DK2、DK3和DK4。如图6a和图6b所示，DL1-1可以位于电极区块S1的下方，DL1-2可以位于电极区块S2的下方，DL1-3可以位于电极区块S3的下方以及DL1-4可以位于电极区块S4的下方。在一实施例中，介电常数DK1、DK2、DK3和DK4中的至少有两个介电常数具有不同的值。如图6a所示，介电层DL2夹在电极2和电极3之间，而介电层DL2可以具有介电常数DK5。介电层DL3夹在电极3和电极4之间，而介电层DL3可以具有介电常数DK6。介电层DL4夹在电极4和电极5之间，而介电层DL4可以具有介电常数DK7。介电层DL5夹在电极5和电极6之间，而介电层DL5可以具有介电常数DK8。在一实施例中，介电常数DK5至少可以比介电常数DK1、DK2、DK3、DK4之中的至少一个大5倍。DK5、DK6、DK7和DK8可以具有相同的介电常数。然而，根据电路的设计和应用，电容器600的结构也可以有所变化。
如图6c、图6f和图6i所示，导通孔610b、620b、630b和640b分别与电极1的电极区块S1、S2、S3和S4电性耦合，导通孔610b、620b、630b和640b也与电极3和5电性耦合，而导通孔610a、620a、630a和640a与电极1、3和5电性绝缘。电极1上的4个绝缘开口610c、620c、630c和640c分别位于电极1的4个电极区块S1、S2、S3和S4中。如图6e、图6h和图6i所示，导通孔610a、620a、630a和640a与电极2、4和6电性耦合，但导通孔610b、620b、630b和640b与电极2、4和6电性绝缘。图6d、和图6g描绘了电容器600的8个导通孔可以与介电层(如DL1、DL2、DL3、DL4和DL5)连接(该连接并非导电连接)，而每个介电层皆各自夹在两电极之间。其中介电层DL2、DL3、DL4和DL5可以具有如图6g所示的结构。在某些实施例中，导通孔610a、620a、630a和640a可以电连接到电源端口或电路板中的电源平面，而导通孔610b、620b、630b和640b可以电连接到接地端口或电路板中的接地平面。
图7是依据图5a-图5i中所示的电容器500结构以软件模拟的阻抗曲线图范例。电容器500的结构参数：DK1＝300、DK2＝10、DK3＝DK4＝DK5＝DK6＝300，介电层厚度皆为20um。由软件模拟结果显示，Z1为从电容器500的电极1的电极区块S1上萃取的阻抗曲线，Z2为从电容器500的电极1的电极区块S2上萃取的阻抗曲线。此外，从电容器500的电极1的电极区块S1上所萃取的电容值C1约为774nF，然而，从电容器500的电极1的电极区块S2上所萃取的电容值C2约为781nF(图7中未绘出电容曲线)。如图7所示，尽管C1和C2的电容值大约相等，但是它们的阻抗曲线Z1和Z2却明显不同。Z1曲线显示其谐振频率低于0.7GHz，然而，Z2曲线却产生两个谐振频率点约在0.6GHz和0.03GHz附近，而且在谐振频率点附近具有更低的阻抗值。因此，由图7的结果可知，在不需要改变或牺牲电容值的前提下，如电容器500之类的多层电容器可以提供多个谐振频率点。
图8是多层电容器嵌入在IC基板或PCB中的电子封装模块800范例的剖视图。电子封装模块800可以包括PCB或者IC承载基板。如图8所示，电容器850可以是嵌入在电子封装模块800中的多层电容器，电子封装模块800也可以包括两个配线层SL1和SL2、一个接地平面GP、一个电源平面PP以及两个绝缘层IL。如图8所示，电容器850可以具有6个电极层和5个介电层。在某些实施例中，电容器850可以具有与图5a所示的电容器500相同或者相似的结构。电容器850可以具有与图6a-6b所示的电容器600的电极1和电极2相同或者相似的结构。导通孔810a和820a可以电连接到电源平面PP，而导通孔810b和820b可以电连接到接地平面GP。如图8所示，与前述的电容器500和电容器600的导通孔电性耦合方式一样，所有的(4个)导通孔可以交替电性耦合电容器850的电极层。此外，通过如焊垫(solder pad)SP及焊球(solder ball)SB之类的接着技术，导通孔810a、810b、820a和820b可以电连接到电子电路(Electronic Circuit)EC(如集成电路或其它的电子元件)。
图9a-9e描述图3a中所示的电容器300的制造方法范例。如图9a所示，利用喷墨印刷(ink-jet printing)技术、涂布制作工艺(coating process)或其他制作工艺方法在电极2上制作具有两个介质区块DL1-1和DL1-2的介电层，而此两个介质区块DL1-1和DL1-2分别具有介电常数DK1和DK2。DK1和DK2的值可以不同，但是具有相同的厚度。如图9b所示，通过电镀(electroplate)制作工艺制作介电层DL1-1和DL1-2的顶部电极，使得DL1-1上形成电极1的电极区块S1，DL1-2上形成电极1的电极区块S2。在某些实施例中，通过微影制作工艺(lithography process)也可以制作电极或电极区块。微影制作工艺实施范例可以包括以下步骤：在电极上形成光阻(photoresist)；制作有电极区块图案的光罩；显影(develop)光阻；最后蚀刻电极形成电极区块。其他的制作工艺方法也可以用作来制作电极或电极区块的图案。在某些实施例中，通过绝缘槽线S301可以将电极区分为相互绝缘的电极区块S1和S2，而绝缘槽线S301可用介电材料来填充之。接着，如图9b所示，可以形成两层电极的电容器。
如图9c所示，通过采用前述如图9a-图9b的制作工艺技术或其他的制作工艺技术，含有介电层DL3、电极3以及电极4的两层电极电容器也可被制作完成。绝缘环或绝缘开口被制作在电极1、2、3和4上。在某些实施例中，通过蚀刻、机械或激光钻孔制作工艺(laser drilling process)，可以制作绝缘开口。
如图9d所示，在电极2和电极3之间摆置介电常数为DK3的介电层DL2，再将由电极1、电极2、DL1-1和DL1-2所形成的两层电极电容器与由电极3、电极4和DL3所形成的两层电极电容器一起上下压合，形成4层电容器300。在某些实施例中，DK3至少比DK1和DK2两者中的至少一个大5倍。如图9e所示，通过钻孔制作工艺以及有电电镀(electrplating)或无电电镀(electroless plating)，可以形成导通孔310a、310b、320a和320b。在某些实施例中，电容器300可以被嵌入到硅基板中，通过化学气相沈积(chemicalvapor deposition，CVD)方法可以形成介电层，而通过溅镀或沈积方法可以形成电极。值得一提的是，图9a-图9e中所描绘的制作步骤及制作步骤的次序仅是制作多层电容器模块的一种范例方法。
值得一提的是，对于此电容器元件及其制作方法，任何所属技术领域中具有通常知识者可作各种修改与变动。例如，尽管说明书中所记载的多层电容器范例仅仅包括4至6个电极层，但是，任何所属技术领域中具有通常知识者可以设计具有更多电极层的多层电容器，每一层还可以具有或不具有电极区块。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视附上的权利要求所界定者为准。

Claims (27)

1.一种电容器元件，包括：
第一电极，与该电容器元件的第一电极接点电性耦合；
第二电极，位于该第一电极的下方且与该电容器元件的第二电极接点电性耦合，该第二电极与该第一电极电性绝缘；
第三电极，位于该第一电极与该第二电极的下方，该第三电极与该第二电极电性绝缘且与该第一电极电性耦合；
第一介电层，至少具有一第一介电常数，该第一介电层夹在该第一电极与该第二电极之间；以及
第二介电层，具有第二介电常数，该第二介电层夹在该第二电极与该第三电极之间，其中该第二介电常数比该第一介电常数至少大五倍。
2.如权利要求1所述的电容器元件，还包括：
第四电极，位于该第三电极的下方，该第四电极与该第三电极电性绝缘且与该第二电极电性耦合；以及
第三介电层，具有第三介电常数，该第三介电层夹在该第三电极与该第四电极之间。
3.如权利要求1所述的电容器元件，其中该第一电极、该第二电极以及该第三电极中至少有一者的材料含有导电金属材料。
4.如权利要求1所述的电容器元件，还包括：
第一导通孔，与该第一电极及该第三电极电性耦合，该第一导通孔穿过该第二电极中的绝缘开口而未与该第二电极电性耦合，以及该第一导通孔电性耦合至该第一电极接点；以及
第二导通孔，与该第二电极电性耦合，该第二导通孔穿过该第一电极与该第三电极中的至少一个绝缘开口而未与该第一电极与该第三电极电性耦合，以及该第二导通孔电性耦合至该第二电极接点。
5.如权利要求1所述的电容器元件，其中该第一电极接点和该第二电极接点中的一者与正极电源端口电性耦合，而且该第一电极接点和该第二电极接点中的另一者与接地端口电性耦合。
6.如权利要求1所述的电容器元件，其中该第一电极具有至少两个相互分离的第一电极区块及第二电极区块，该第一介电层位于该第一电极的该第一电极区块之下的部分具有该第一介电常数，以及该第一介电层位于该第一电极的该第二电极区块之下的部分具有一第二区块介电常数，该第二区块介电常数不同于该第一介电常数。
7.如权利要求6所述的电容器元件，其中该第二区块介电常数等于或小于该第二介电常数。
8.如权利要求6所述的电容器元件，其中该第一电极被至少一绝缘槽线分割为至少两个电极区块，而且该至少一绝缘槽线被介电材料填充。
9.如权利要求6所述的电容器元件，还包括：
第一区块导通孔，与该第一电极的该第一电极区块和该第三电极电性耦合，该第一区块导通孔穿过该第二电极中的绝缘开口而未与该第二电极电性耦合，以及该第一区块导通孔与该第一电极接点电性耦合；
第二区块导通孔，与该第二电极电性耦合，该第二区块导通孔至少穿过一个该第一电极的该第一电极区块及该第三电极中的绝缘开口而未与该第一电极的该第一电极区块及该第三电极电性耦合，以及该第二区块导通孔与该第二电极接点电性耦合；
第三区块导通孔，与该第一电极的该第二区块和该第三电极电性耦合，该第三区块导通孔穿过该第二电极中的另一绝缘开口而未与该第二电极电性耦合，以及该第三区块导通孔与该第一电极接点电性耦合；以及
第四区块导通孔，与该第二电极电性耦合，该第四区块导通孔至少穿过一个该第一电极的该第二电极区块及该第三电极中的另一绝缘开口而未与该第一电极的该第二电极区块及该第三电极电性耦合，以及该第四区块导通孔与该第二电极接点电性耦合。
10.如权利要求1所述的电容器元件，其中该电容器元件至少被嵌入在一个印刷电路板或集成电路基板中，以作为嵌入式去耦合电容器。
11.一种电容器元件，包括：
第一电极，与该电容器元件的第一电极接点电性耦合；
第二电极，位于该第一电极的下方且与该电容器元件的第二电极接点电性耦合，该第二电极与该第一电极电性绝缘；
第三电极，位于该第一电极与该第二电极的下方，该第三电极与该第二电极电性绝缘，而且该第三电极与该第一电极电性耦合；
第一介电层，至少具有一第一介电常数，该第一介电层夹在该第一电极与该第二电极之间；
第二介电层，具有第二介电常数，该第二介电层夹在该第二电极与该第三电极之间，其中该第二介电常数比该第一介电常数至少大五倍；
第四电极，位于该第三电极的下方，该第四电极与该第一电极及该第三电极电性绝缘，而且该第四电极与该第二电极电性耦合；以及
第三介电层，具有第三介电常数，该第三介电层夹在该第三电极与该第四电极之间。
12.如权利要求11所述的电容器元件，其中该第一电极、该第二电极及该第三电极中至少有一者的材料含有导电金属材料。
13.如权利要求11所述的电容器元件，还包括：
第一导通孔，与该第一电极及该第三电极电性耦合，该第一导通孔穿过该第二电极中的绝缘开口而未与该第二电极电性耦合，以及该第一导通孔电性耦合至该第一电极接点；以及
第二导通孔，与该第二电极及该第四电极电性耦合，该第二导通孔穿过该第一电极与该第三电极中的至少一个绝缘开口而未与该第一电极与该第三电极电性耦合，以及该第二导通孔与该第二电极接点及该第四电极电性耦合。
14.如权利要求11所述的电容器元件，其中该第一电极接点和该第二电极接点中的一者与电源端口电性耦合，而且该第一电极接点和该第二电极接点中的另一者与接地端口电性耦合。
15.如权利要求11所述的电容器元件，其中该第一电极具有至少两个相互分离的第一电极区块及第二电极区块，该第一介电层位于该第一电极的该第一电极区块之下的部分具有该第一介电常数，以及该第一介电层位于该第一电极的该第二电极区块之下的部分具有第二区块介电常数，该第二区块介电常数不同于该第一介电常数。
16.如权利要求15所述的电容器元件，其中该第二区块介电常数等于或小于该第二介电常数。
17.如权利要求15所述的电容器元件，其中该第一电极被至少一绝缘槽线分割为至少两个电极区块，而且该至少一绝缘槽线被介电材料填充。
18.如权利要求15所述的电容器元件，还包括：
第一区块导通孔，与该第一电极的该第一电极区块和该第三电极电性耦合，该第一区块导通孔穿过该第二电极中的绝缘开口而未与该第二电极电性耦合，以及该第一区块导通孔与该第一电极接点电性耦合；
第二区块导通孔，与该第二电极和该第四电极电性耦合，该第二区块导通孔至少穿过一个该第一电极的该第一电极区块及该第三电极中的绝缘开口而未与该第一电极的该第一电极区块及该第三电极电性耦合，以及该第二区块导通孔与该第二电极接点电性耦合；
第三区块导通孔，与该第一电极的该第二电极区块和该第三电极电性耦合，该第三区块导通孔穿过该第二电极中的另一绝缘开口而未与该第二电极及该第四电极电性耦合，以及该第三区块导通孔与该第一电极接点电性耦合；以及
第四区块导通孔，与该第二电极和该第四电极电性耦合，该第四区块导通孔至少穿过一个该第一电极的该第二电极区块及该第三电极中的另一绝缘开口而未与该第一电极的该第二电极区块及该第三电极电性耦合，以及该第四区块导通孔与该第二电极接点电性耦合。
19.如权利要求15所述的电容器元件，其中该电容器元件至少被嵌入在一个印刷电路板或集成电路基板中，以作为嵌入式去耦合电容器。
20.一种电容器元件的制造方法，包括：
提供一第一电极；
在该第一电极的下方提供一第二电极，该第二电极与该第一电极电性绝缘；
在该第一电极与该第二电极之间形成第一介电层，该第一介电层至少具有一第一介电常数；
在该第一电极及该第二电极的下方提供第三电极，该第三电极与该第二电极电性绝缘且与该第一电极电性耦合；
在该第二电极与该第三电极之间形成一第二介电层，该第二介电层具有第二介电常数，其中该第二介电常数至少比该第一介电常数大五倍；
在该第一电极与该电容器元件的一第一电极接点之间形成第一电性耦合；以及
在该第二电极与该电容器元件的第二电极接点之间形成第二电性耦合。
21.如权利要求20所述的电容器元件的制造方法，还包括：
在该第三电极的下方提供第四电极，该第四电极与该第一电极及该第三电极电性绝缘，而且该第四电极与该第二电极电性耦合；以及
在该第三电极与该第四电极之间提供第三介电层，该第三介电层具有第三介电常数。
22.如权利要求20所述的电容器元件的制造方法，其中该第一电极、该第二电极及该第三电极中的至少一者的材料含有导电金属材料。
23.如权利要求20所述的电容器元件的制造方法，还包括：
提供该第二电极中的绝缘开口；
提供该第一电极中的绝缘开口；
提供该第三电极中的绝缘开口；
提供第一导通孔与该第一电极、该第三电极及该第一电极接点的电性耦合，该第一导通孔被配置于穿过该第二电极中的该绝缘开口而未与该第二电极电性耦合；以及
提供一第二导通孔与该第二电极及该第二电极接点的电性耦合，该第二导通孔被配置于至少穿过一个该第一电极及该第三电极中的该绝缘开口而未与该第一电极及该第三电极电性耦合。
24.如权利要求20所述的电容器元件的制造方法，还包括：
将该第一电极接点和该第二电极接点中的一者与电源端口电性耦合，以及将该第一电极接点和该第二电极接点中的另一者与接地端口电性耦合。
25.如权利要求20所述的电容器元件的制造方法，还包括：
在该第一电极中提供至少两个相互分离的第一电极区块及第二电极区块，该第一介电层有部分被配置于该第一电极的该第一电极区块之下并具有该第一介电常数；以及该第一介电层更有部分被配置于该第一电极的该第二电极区块之下并具有一第二区块介电常数，其中该第二区块介电常数不同于该第一介电常数。
26.如权利要求25所述的电容器元件的制造方法，还包括：
在该第二电极中至少提供一第一绝缘开口和一第二绝缘开口；
在该第一电极的该第一电极区块中提供一绝缘开口；
在该第一电极的该第二电极区块中提供一绝缘开口；
在该第三电极中至少提供一第一绝缘开口和一第二绝缘开口；
提供第一区块导通孔与该第一电极的该第一电极区块、该第三电极及该第一电极接点的电性耦合，该第一区块导通孔被配置于穿过该第二电极中的该第一绝缘开口而未与该第二电极电性耦合；
提供第二区块导通孔与该第二电极及该第二电极接点的电性耦合，该第二区块导通孔被配置于穿过该第一电极的该第一电极区块中的该绝缘开口及该第三电极中的该第一绝缘开口，而未与该第一电极的该第一电极区块及该第三电极电性耦合；
提供第三区块导通孔与该第一电极的该第二电极区块、该第三电极及该第一电极接点的电性耦合，该第三区块导通孔被配置于穿过该第二电极中的该第二绝缘开口而未与该第二电极电性耦合；以及
提供第四区块导通孔与该第二电极及该第二电极接点的电性耦合，该第四区块导通孔被配置于穿过该第一电极的该第二电极区块中的该绝缘开口及该第三电极中的该第二绝缘开口，而未与该第一电极的该第二电极区块及该第三电极电性耦合。
27.如权利要求20所述的电容器元件的制造方法，还包括：该电容器元件至少被嵌入在一个印刷电路板或集成电路基板中，以作为嵌入式去耦合电容器。
CN201010105736.7A 2009-06-22 2010-01-28 多层电容器及其制造方法 Active CN101930846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/488,780 US8094429B2 (en) 2009-06-22 2009-06-22 Multilayer capacitors and methods for making the same
US12/488,780 2009-06-22

Publications (2)

Publication Number Publication Date
CN101930846A true CN101930846A (zh) 2010-12-29
CN101930846B CN101930846B (zh) 2012-07-04

Family

ID=43354160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010105736.7A Active CN101930846B (zh) 2009-06-22 2010-01-28 多层电容器及其制造方法

Country Status (3)

Country Link
US (1) US8094429B2 (zh)
CN (1) CN101930846B (zh)
TW (1) TWI367510B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412310A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种提高电容密度的多层堆叠结构及其制造方法
CN102569250A (zh) * 2012-01-06 2012-07-11 无锡纳能科技有限公司 高密度电容器及其电极引出方法
CN103730450A (zh) * 2013-11-22 2014-04-16 上海和辉光电有限公司 有机电激发光二极体储存电容结构及其制备方法
CN104282441A (zh) * 2013-07-10 2015-01-14 财团法人工业技术研究院 内藏电容模块
CN104851895A (zh) * 2015-04-17 2015-08-19 宁波微能物联科技有限公司 一体式能量采集与存储器件结构及其制备方法
CN104900406A (zh) * 2015-06-01 2015-09-09 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
CN105514093A (zh) * 2016-01-22 2016-04-20 天津大学 基于硅通孔技术的半导体电容器及其制造方法、封装结构
CN106654573A (zh) * 2017-01-24 2017-05-10 耀登电通科技（昆山）有限公司 射频天线装置
CN109644558A (zh) * 2016-08-18 2019-04-16 高通股份有限公司 用于改进的玻璃上无源（pog）多路复用器性能的多密度mim电容器
CN111524705A (zh) * 2020-04-29 2020-08-11 深圳市峰泳科技有限公司 堆叠结构的平面电容及其制作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735734B2 (en) 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
KR101292775B1 (ko) * 2011-09-06 2013-08-02 삼화콘덴서공업주식회사 대용량 패키지형 적층 박막 커패시터
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
JP2015019045A (ja) * 2013-07-15 2015-01-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
US9959974B2 (en) * 2015-02-27 2018-05-01 The United States Of America As Represented By The Secretary Of The Army Method for making a structural capacitor
US9735227B2 (en) 2015-08-03 2017-08-15 Synopsys, Inc. 2D material super capacitors
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
WO2022231831A1 (en) * 2021-04-27 2022-11-03 KYOCERA AVX Components Corporation Transmission line capacitor and circuit board including the same embedded within

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
MY120414A (en) * 1995-10-03 2005-10-31 Tdk Corp Multilayer ceramic capacitor
KR100200488B1 (ko) * 1996-10-14 1999-06-15 윤종용 박막저항을 갖는 반도체 장치의 제조 방법
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6760208B1 (en) * 2002-12-30 2004-07-06 Motorola, Inc. Distributive capacitor for high density applications
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
TWI243388B (en) * 2004-01-16 2005-11-11 Ind Tech Res Inst Structure and method for a multi-electrode capacitor
JP2005294314A (ja) * 2004-03-31 2005-10-20 Tdk Corp 積層セラミックコンデンサ
TWI399765B (zh) * 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
US7742276B2 (en) 2007-03-30 2010-06-22 Industrial Technology Research Institute Wiring structure of laminated capacitors

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412310A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种提高电容密度的多层堆叠结构及其制造方法
CN102569250A (zh) * 2012-01-06 2012-07-11 无锡纳能科技有限公司 高密度电容器及其电极引出方法
CN102569250B (zh) * 2012-01-06 2014-03-12 无锡纳能科技有限公司 高密度电容器及其电极引出方法
CN104282441A (zh) * 2013-07-10 2015-01-14 财团法人工业技术研究院 内藏电容模块
CN103730450A (zh) * 2013-11-22 2014-04-16 上海和辉光电有限公司 有机电激发光二极体储存电容结构及其制备方法
CN104851895B (zh) * 2015-04-17 2018-08-17 宁波微能物联科技有限公司 一体式能量采集与存储器件结构及其制备方法
CN104851895A (zh) * 2015-04-17 2015-08-19 宁波微能物联科技有限公司 一体式能量采集与存储器件结构及其制备方法
CN104900406A (zh) * 2015-06-01 2015-09-09 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
CN104900406B (zh) * 2015-06-01 2017-10-10 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
CN105514093A (zh) * 2016-01-22 2016-04-20 天津大学 基于硅通孔技术的半导体电容器及其制造方法、封装结构
CN105514093B (zh) * 2016-01-22 2018-09-18 天津大学 基于硅通孔技术的半导体电容器及其制造方法、封装结构
CN109644558A (zh) * 2016-08-18 2019-04-16 高通股份有限公司 用于改进的玻璃上无源（pog）多路复用器性能的多密度mim电容器
CN109644558B (zh) * 2016-08-18 2021-06-11 高通股份有限公司 用于改进的多路复用器性能的多密度mim电容器
CN106654573A (zh) * 2017-01-24 2017-05-10 耀登电通科技（昆山）有限公司 射频天线装置
CN111524705A (zh) * 2020-04-29 2020-08-11 深圳市峰泳科技有限公司 堆叠结构的平面电容及其制作方法

Also Published As

Publication number Publication date
US20100321858A1 (en) 2010-12-23
US8094429B2 (en) 2012-01-10
TWI367510B (en) 2012-07-01
CN101930846B (zh) 2012-07-04
TW201101353A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
CN101930846B (zh) 多层电容器及其制造方法
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
KR101508796B1 (ko) 회로 기판을 위한 강화되고 국부화된 배분적인 캐패시턴스
US7187071B2 (en) Composite electronic component
TWI397933B (zh) 電容器模組
KR20100056963A (ko) 인쇄회로기판들의 비아들 내에 커패시터들을 집적하는 기법
CN115551239B (zh) 一种厚薄膜电路基板接地方法及厚薄膜电路
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
US9331014B1 (en) Tunable power distribution network and method of use thereof
TWM472195U (zh) 半導體晶片的測試裝置
EP1570713A1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
JP4693588B2 (ja) バンドパスフィルタ
JP7482602B2 (ja) 薄膜キャパシタ内蔵基板及びその製造方法
EP2670212B1 (en) A half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator
US20090021887A1 (en) Multi-layer capacitor and wiring board having a built-in capacitor
CN106341945A (zh) 一种柔性线路板及其制作方法
US20050168913A1 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
KR100967059B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판
US20060213686A1 (en) Cut Via Structure For And Manufacturing Method Of Connecting Separate Conductors
CN117352505A (zh) 芯片封装结构及封装方法、电子设备
JPH06176958A (ja) 貫通形積層セラミックコンデンサの実装構造
JP2012156352A (ja) ノイズ対策電子部品の実装構造
JPH06176961A (ja) 貫通形積層セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant