TWI397933B - 電容器模組 - Google Patents

電容器模組 Download PDF

Info

Publication number
TWI397933B
TWI397933B TW098105428A TW98105428A TWI397933B TW I397933 B TWI397933 B TW I397933B TW 098105428 A TW098105428 A TW 098105428A TW 98105428 A TW98105428 A TW 98105428A TW I397933 B TWI397933 B TW I397933B
Authority
TW
Taiwan
Prior art keywords
conductive
electrode
capacitor
communication holes
plane
Prior art date
Application number
TW098105428A
Other languages
English (en)
Other versions
TW200943339A (en
Inventor
Chien Min Hsu
Min Lin Lee
Shinn Juh Lai
Chen Hsuan Chiu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Publication of TW200943339A publication Critical patent/TW200943339A/zh
Application granted granted Critical
Publication of TWI397933B publication Critical patent/TWI397933B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

電容器模組
本發明係關於一種電容器裝置，特別關於一種具有一對或多對共耦合(co-coupling)電極平面之電容器裝置。
一般而言，去耦合電容器(decouple capacitor)，例如表面黏著型式(surface mounted devices，SMDS)電容器，會被擺置於印刷電路板(printed circuit board，PCB)或積體電路之基板的電源/接地腳位附近，用以降低不可預知的雜訊o電容器為可即時儲存或吸收電荷之電子裝置。即，當訊號同時高速切換時，去耦合電容器可為電子元件裝置提供局部區域的直流電源。
隨著積體電路內訊號傳輸速率的增加，由電源雜訊、接地反彈(ground bounce)或同步切換雜訊(simultaneous switching noises，SSN)等所造成非預期的干擾可能會愈來愈嚴重，這是系統電源設計者不可忽視的議題。然而，當電子元件裝置操作於高頻時，由導電金屬走線(conductive trace)和導電連通孔所產生的寄生電感可能會變大。因此，在高頻時表面黏著型式去耦合電容很難濾除高頻雜訊。此外，擺放於印刷電路板上的表面黏著型式電容器佔掉大部分的電路板空間，並且可能壓縮到其它裝置的可用電路板空間。為了解決該的問題，嵌入或內埋於印刷電路板或積體電路基底上的去耦合電容器，亦可應用於電源傳輸網路(power delivery network)中。
嵌入或內埋(embedded)於印刷電路板、積體電路基板或接界層(interposer)內的電容器已被相當多文獻提出，用以取代表面黏著型式電容器內埋，用以減少訊號切換雜訊。然而，嵌入於印刷電路板或積體電路基板的電容也可能在電路操作頻率高於電容的共振頻率時，出現電感特性高於電容特性的情況。也就是說，此時嵌入式電容器的阻抗會隨著操作頻率的增加而上升，降低其對電源傳輸網路的去耦合效能。因此，如何減低內埋電容器的阻抗並增加去耦合的頻寬為電源完整性設計的關鍵議題。
根據本發明之一實施例，一種電容器模組，包括第一電容器、第二電容器、第一導電平面與第二導電平面。第一電容器包括一第一電極與一第二電極，第一電極與第二電極其中之一者至少與一第一導電連通孔連接，而且第一電極與該第二電極之另一者至少與一第二導電連通孔連接。第二電容器與第一電容器分開地間隔配置，第二電容器包括一第三電極與一第四電極，第三電極與第四電極其中之一者至少與一第一導電連通孔連接，而且第三電極與第四電極之另一者至少與一第二導電連通孔連接。第一導電平面至少透過一第一導電連通孔與具有第一極性的第一平板電性連接，然而，該第二導電平面至少透過一第二導電連通孔與具有第二極性的第二平板連接，其中該第一極性與該第二極性之電位極性相反。
根據本發明之另一實施例，一種電容器模組包括第一電極、第二電極、第三電極、第四電極與第一導電平面。第一電極具有第一極性。第二電極形成於第一電極下方，並且具有第二極性，第二極性與第一極性之電位極性相反。第三電極透過一第一導電連通孔與第一電極連接。第四電極形成於第三電極下方，並且透過一第二導電連通孔與第二電極電性連接。第一導電平面透過第一導電連通孔與第一電極電性連接。
為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：
實施例：
第1A圖係顯示根據本發明之一實施例所述之一電容器模組12之橫截面圖。參考第1A圖，電容器模組12可包括多層電容性結構，其可被嵌入或內埋於積體電路之基板或接界層，用以形成一電容裝置。如同在此所被使用的基板可以是一電路板，例如印刷電路板。基板可包含有機與無機的材料，例如陶瓷、金屬、玻璃或半導體材料。電容器模組12可包含第一電容器12-1、第二電容器12-2以及一對或多對導電平面，並且根據本發明之實施例，導電平面可包括第一導電平面15-1與第二導電平面15-2。第一電容器12-1與第二電容器12-2可以是平板電容。第一電容器12-1與第二電容器12-2之間有一第一絕緣層13-1。同樣地，第二電容器12-2與該對導電平面15-1與15-2之間有一第二絕緣層13-2。在此實施例中，該對導電平面15-1與15-2位於第二電容器12-2之上方。第二電容器12-2位於第一電容器12-1之上方。此外，導電平面15-1與15-2上可包含其他線路圖案。
第一電容器12-1可包括第一電極111、第二電極112以及配置於第一電極111與第二電極112之間之絕緣層113。第一電極111的極性可與第二電極112相反。第一電極111可透過第一導電連通孔10-1與第一導電平面15-1電性連接，而第二電極112可透過第二導電連通孔10-2與第二導電平面15-2電性連接。同樣地，第二電容器12-2可包括第一電極121、第二電極122以及位於第一電極121與第二電極122之間的絕緣層123。同樣地，第一電極121可透過第一導電連通孔10-1與第一導電平面15-1電性連接，而第二電極122可透過第二導電連通孔10-2與第二導電平面15-2電性連接。
第一電容器12-1可提供第一電容值C1 ，而第二電容器12-2可提供第二電容值C2 。以第一電容器12-1為例，第一電容值C1 的大小取決於由第一電極111、第二電極112以及絕緣層113內的絕緣材料所定義的有效電容區域。假設絕緣層113與123內的絕緣材料具有相同的介電常數，在此實施例中，由於第一電容器12-1的有效電容區域之面積大於第二電容器12-2的有效電容區域之面積，第一電容值C1 可能大於第二電容值C2 。
第1B圖係顯示根據本發明之另一實施例所述之另一電容器模組22的橫截面圖。參考至第1B圖，電容器模組22類似於如第1A圖所示之電容器模組12，除了新增一第三電容器12-3。第三電容器12-3可以是平板電容。第三電容器12-3位於第二電容器12-2之上方，第二絕緣層13-2位於第三電容器12-3與第二電容器12-2之間，第三絕緣層13-3配置於該對導電平面15-1、15-2與第三電容器12-3之間，該對導電平面15-1與15-2位於第三電容器12-3之上方。此外，第三電容器12-3可包括第一電極131、第二電極132以及配置於第一電極131與第二電極132之間的絕緣層133。同樣地，第一電極131可透過第一導電連通孔10-1與第一導電平面15-1電性連接，而第二電極132可透過第二導電連通孔10-2與第二導電平面15-2電性連接。在其它的實施例中，第三電容器12-3可提供第三電容值C3 ，其值可小於第二電容值C2 。因此，電容器模組22可為不同的應用提供多種不同電容值。例如，此實施例C1 >C2 >C3 ，具有最大電容值C1 的第一電容器12-1可用於抑制或降低低頻雜訊。再者，具有最小電容值C3 的第三電容器12-3可用於抑制或降低高頻雜訊。此外，具有中等電容值C2 的第二電容器12-2可用於抑制或降低中頻雜訊。
第2A圖係顯示根據本發明之一實施例所述之電容器模組20之上視圖。電容器模組20可包括3個相互堆疊的平板電容。3個堆疊電容的結構類似於第1B圖所介紹的電容器模組22。參考第2A圖，第一導電平面15-1與第二導電平面15-2電性絕緣。藉著一個或多個第一導電連通孔22-1，第一導電平面15-1可為其下方的多層平板電容提供第一耦合區域。透過第一導電連通孔22-1，可使得第一導電平面15-1電性連接至，例如，第一電源平面(於第2A圖中未繪出)。此外，藉由一個或多個第二導電連通孔22-2，第二導電平面15-2可為其下方的多層電容提供第二耦合區域。透過第二導電連通孔22-2，可使得第二導電平面15-2電性連接至，例如，接地平面(於第2A圖中未繪出)。根據本發明之一實施例，第一與第二導電平面15-1與15-2可位於電路板之一共同耦合區域下方。共同耦合區域可參考由相同申請人於2005年9月19日申請之美國專利臨時申請案說明書，案號為60/718,413，標題為「具有共同耦合區域之嵌入式電容器裝置(Embedded Capacitor Devices Having a Common Coupling Area)」(以下稱之為臨時申請案說明書413)。
第2B係顯示如第2A圖所示之電容器模組20之等效電路圖。參考第2B圖，具有三層電容性結構之電容器模組20可為電子元件裝置21，例如一積體電路(integrated circuit，IC)，的負載提供三種電容值C1 、C2 與C3 。第一導電平面15-1與第二導電平面15-2可感應產生寄生電感LCP 。由於電流自電容器12-1、12-2與12-3透過導電連通孔22-1與22-2流至電子元件裝置21(如圖所示的IC)會形成電流迴路，因此相對產生電感效應。此外，由於各電流迴路的路徑長度不同，分別對應於電容C1 、C2 與C3 的電感L1 、L2 與L3 也會不同。一般而言，電流迴路路徑長度越長，產生的迴路電感值越大。在此實施例中，相對於電子元件裝置21，由於第一電容器12-1距離電子元件裝置21最遠，所以其具有最長的電流迴路路徑，而第三電容距離電子元件裝置21最近，其具有最短的電流迴路路徑，因此電感值L1 最大而電感值L3 可為最小。當忽略電感L1、L2與L3 時，多層電容結構中的電容值C1 、C2 與C3 可視為相互並聯。此外，由於導電平面15-1與15-2透過一個或多個第一與第二導電連通孔22-1與22-2分別電性連接至電源平面與接地平面，電路產生電流方向相反的電流迴路，相對應產生的磁通量可相互抵消，因此可進一步降低產生的電感，例如第2B圖所示之電感LCP 。
第3A圖係顯示根據本發明之一實施例所述之電容器模組32之上視圖。參考第3A圖，電容器模組32類似於如第2A圖所示的電容器模組20，除了，例如提供了第一對導電連通孔31-1與31-2、第二對導電連通孔32-1與32-2以及第三對導電連通孔33-1與33-2。特別的是，導電連通孔31-1、32-1與33-1電性連接至具有第一極性之第一導電平面15-1，而導電連通孔31-2、32-2與33-2電性連接至具有第二極性之第二導電平面15-2。第一、第二與第三對導電連通孔31-2、32-2與33-2皆電性連接至多層電容結構，例如第1A圖所示之具有兩層電容結構的電容器模組12、第1B圖所示之具有三層電容結構的電容器模組22、或者具有4個或更多電容相互堆疊之電容結構。
第3B圖係顯示根據本發明之另一實施例所述之電容器模組42之上視圖。參考至第3B圖，電容器模組42類似於第3A圖所示之電容器模組32，除了，例如一對導電平面45-1與45-2的配置以及導電連通孔的排列方式。特別的是，第一導電平面45-1與第二導電平面45-2可分別包括指狀突出導體(finger tab)47與48。指狀突出導體47與48可如同手指交叉似地彼此交錯叉合。此外，第一排的導電連通孔41-1與第二排的導電連通孔41-2可電性連接至具有第一極性之第一導電平面45-1。同樣地，第一排的導電連通孔42-1與第二排的導電連通孔42-2可電性連接至具有第二極性之第二導電平面45-2，其中該第一極性與該第二極性電位極性相反。第一排導電連通孔41-1可通過指狀突出導體47。同樣地，第一排導電連通孔42-1可通過指狀突出導體48。根據本發明之一實施例，，這樣的排列方式有助於抵消由導電連通孔41-1與42-1所產生的磁通量。通過第一導電平面45-1之指狀突出導體47的第一排導電連通孔41-1可被鄰近安排於通過第二導電平面45-2的第二排導電連通孔42-2，並且當導電連通孔41-1與導電連通孔42-2擺置位置相當靠近時，這樣的安排有助於抵消由導電連通孔41-1與42-2所產生的磁通量。此外，通過第二導電平面45-2之指狀突出導體48的第一排導電連通孔42-1可被鄰近安排於通過第一導電平面45-1的第二排導電連通孔41-2，並且當導電連通孔42-1與導電連通孔41-2擺置位置相當靠近時，這樣的安排有助於消除由導電連通孔42-1與41-2所產生的磁通量。總而言之，左右相鄰的導電連通孔41-2與導電連通孔42-1位置相當靠近，但彼此極性相反；同樣地，左右相鄰的導電連通孔42-2與導電連通孔41-1位置相當靠近，但彼此極性相反；同樣地，上下相鄰導電連通孔42-1與導電連通孔41-1位置相當靠近，但彼此極性相反。
根據本發明之一實施例，第一導電平面45-1與第二導電平面45-2儘可能地被靠近擺置，用以限制環繞具有相反極性之一對導電連通孔所產生的磁場，因此，可減少由該對導電連通孔電流迴路相對應產生的電感值。
第3C圖係顯示如第3A圖所示之電容器模組32之等效電路圖。參考至第3C圖與第3A圖，第一電感電容等效電路310相當於分別連接至具有相反極性之導電平面15-1與15-2之第一對導電連通孔31-1與31-2。此外，第二電感電容等效電路320對應於第二對導電連通孔32-1與32-2，而第三電感電容等效電路330對應於第三對導電連通孔33-1與33-2。透過導電平面15-1與15-2，第一、第二與第三電感電容等效電路310、320與330可彼此並聯連接。因此，可減少寄生電感的形成。
第4A圖係顯示根據本發明之另一實施例顯示另一電容器模組52之橫截面圖。參考第4A圖，電容器模組52類似於如第1A圖所示之電容器模組12，除了，例如一對或多對導電平面55-1與55-2配置於靠近第一電容器12-1下方。特別的是，一對或多對導電平面55-1與55-2可藉由至少一個絕緣層13-4與第一電容器12-1隔離，並且可透過導電連通孔10-1與10-2分別電性連接至電路板(於第4A圖中未繪出)中的其他電容器和電源平面與接地平面。
第4B圖係顯示根據本發明之另一實施例顯示另一電容器模組53之橫截面圖。參考第4B圖，電容器模組53類似於如第1B圖所示之電容器模組22，除了，例如一對或多對導電平面56-1與56-2可位於第一電容器12-1下方。特別的是，一或多對導電平面56-1與56-2可藉由至少一個絕緣層13-5與第一電容器12-1隔離，並且可透過導電連通孔10-1與10-2分別電性連接至電路板(於第4B圖中未繪出)中的其他電容器和電源平面與接地平面。
第5A圖係顯示根據本發明之另一實施例所述之另一電容器模組62之橫截面圖，其中第5A圖顯示為第5B圖中由虛線圍繞之區域的橫截面圖。參考第5A圖，電容器模組62類似於如第1B圖所示之電容器模組22，除了，例如具有一個或多個絕緣環66的導電平面65取代一或多對導電平面15-1與15-2。導電平面65位於第三絕緣層13-3上方，並且提供包含一或多對第一電極與第二電極之多層電容結構一個耦合區域。電容器12-1、12-2與12-3之第一電極可透過一個或多個第一導電連通孔10-1電性連接至導電平面65。然而，一個或多個第二導電連通孔10-2電性連接至電容器12-1、12-2與12-3之第二電極，該第二導電連通孔10-2通過導電平面65，但是被導電平面65上的絕緣環66圍繞，因此導電連通孔10-2與導電平面65電性絕緣。
第5B圖係顯示如第5A圖所示之電容器模組62之上視圖。參考第5B圖，第一排導電連通孔10-1與第二排導電連通孔10-2通過導電平面65。被絕緣環66圍繞的導電連通孔10-1與10-2與導電平面65電性絕緣，並且電性連接至電容器12-1、12-2與12-3之第二電極。然而，其它未 被絕緣環66圍繞的導電連通孔10-1與10-2可電性連接至導電平面65，並且可電性連接至電容器12-1、12-2與12-3之第一電極。其中一個電性連接至導電平面65之導電連通孔10-1以及其中一個與導電平面65電性絕緣之導電連通孔10-2可形成第一對導電連通孔。由於第一對導電連通孔所產生的磁通量可被抵消，因此可減少其所產生的電感。同樣地，其中一個電性連接至導電平面65之導電連通孔10-2以及其中一個與導電平面65電性絕緣之導電連通孔10-1可形成第二對導電連通孔。由於第二對導電連通孔所產生的磁通量可被抵消，因此可減少產生的電感。
此外，也可包括其它對可消除磁通量並減少電感的導電連通孔。例如，其中一個電性連接至導電平面65之導電連通孔10-1以及其中一個與導電平面65電性絕緣之導電連通孔10-1可形成第三對導電連通孔。同樣地，其中一個電性連接至導電平面65之導電連通孔10-2以及其中一個與導電平面65電性絕緣之導電連通孔10-2可形成第四對導電連通孔。由第三與第四對導電連通孔所產生的磁通量也可各自被抵消，並且可減少電感產生。
如第5B圖所示，在導電平面65上肢絕緣環66可在電路板製程時被製作於導電連通孔10-1與10-2之周圍，絕緣環66並不只侷限於環形，亦可以其它圖案樣式實施，使得導電連通孔10-1與10-2與導電平面65電性絕緣。第6A圖係顯示根據本發明之另一實施例所述之電容器模組72之橫截面圖。參考第6A圖，電容器模組72類似於如第1A圖所示之電容器模組12，除了，例如使用多層階梯狀電容 結構取代兩層的平板電容結構。多層階梯狀電容結構之範例可參考由相同申請人於2007年11月21日所申請之台灣專利申請書，其申請號為096144117，並且標題為「多層電容器結構以及具有多層電容器結構之半導體結構與製造方法(Multi-Tier Capacitor Structure,Fabrication Method Thereof and Semiconductor Substrate Having the Same)」。例如，如第6A圖所示之兩層階梯狀電容結構可包括第一電極72-1與第二電極72-2。第二電極72-2可包括第一導體層721與第二導體層722。根據本發明之一實施例，第一導體層721與第二電極72-2之間形成第一電容區域，而第二導體層722與第二電極72-2之間形成第二電容區域。在兩層階梯狀電容結構中，第一電極72-1可透過一個或多個第一導電連通孔10-1電性連接至具有第一極性之第一導電平面15-1，而第二電極72-2可透過一個或多個第二導電連通孔10-2電性連接至具有第二極性之第二導電平面15-2。
第6B圖係顯示根據本發明之另一實施例所述之另一電容器模組73之橫截面圖。參考第6B圖，電容器模組73類似於如第6A圖所示之電容器模組72，除了，例如使用三層階梯狀電容結構取代兩層階梯狀電容結構。特別的是，第二電極73-2可包括第一導體層721、第二導體層722與第三導體層723第一電容區域可形成於第一電極72-1與第一導體層721之間，第二電容區域可形成於第一電極72-1與第二導體層722之間，第三電容區域可形成於第一電極72-1與第三導體層723之間。例如，電容器模組73 可具有類似第3C圖所示之等效電路。由於三層階梯狀電容結構內的第一、第二與第三電容區域，電容器模組73可為不同的應用提供多種不同的電容值需求。
第6C圖係顯示如第6B圖所示之電容器模組73之上視圖。參考第6C圖，透過至少一個第一導電連通孔10-1，第一導電平面15-1可與第一電極72-1電性連接。然而，透過至少一個第二導電連通孔10-2，第二導電平面15-2可與第二電極72-2電性連接。根據本發明之一實施例，導電平面15-1與15-2以及導電連通孔10-1與10-2之配置方式可類似於第3A圖所示之結構。根據本發明之其它實施例，如第3B圖所示之導電平面與導電連通孔的配置方式也可應用於如第6C圖所示之多層階梯狀電容結構中。
第7A圖係顯示根據本發明之另一實施例所述之電容器模組74之橫截面圖。參考第7A圖，電容器模組74包括第一電極741、第二電極742以及介於第一電極741與第二電極之間之絕緣層743。第一電極741上可形成數條絕緣槽線77，而絕緣槽線77將第一電極741切割成四個彼此互相電性絕緣之極板，該極板分別與第一電極741形成四個電容區域C1 、C2 、C3 與C4 。絕緣槽線線77的範例可參考以上介紹之臨時申請案說明書413。
導電平面76可位於第一電極741上，並且可藉由，例如至少一絕緣層75，與第一電極741電性絕緣。導電平面76可作為電容區域C1 、C2 、C3 與C4 之耦合區域。一對或多對第一導電連通孔79-1與第二導電連通孔79-2可通過各電容區域C1 、C2 、C3 與C4 。導電平面76可透過至少一 個第二導電連通孔79-2電性連接至第一電極741。此外，在導電平面76上被絕緣環78圍繞之第一導電連通孔79-1與導電平面76電性絕緣，並且電性連接至第二電極742。根據本發明之實施例，導電平面76可至少透過一個第二導電連通孔79-2電性連接至第一電極741與電路板(於第7A圖中未繪出)上之電源平面。此外，第二電極742可至少透過一個第一導電連通孔79-1電性連接至電路板(於第7A圖中未繪出)上之接地平面。
第7B圖係顯示如第7A圖所示之電容器模組74之上視圖。參考第7B圖，在本發明中，絕緣槽線77可將第一電極741切割成四個極板，並且與第一電極741之間相對應形成四個電容區域C1 、C2 、C3 與C4 。電容區域C1 、C2 、C3 與C4 可彼此並聯，使得總電容量可增加，而電感效應可降低。在其它的實施例中，兩個或三個電容區域可由不同數量的絕緣槽線77形成，因此可提供兩個或三個電容區域並聯之電容器。甚至在其它的實施例中，多於四個電容區域可由不同數量的絕緣槽線77形成，因此可提供多於四個電容區域並聯之電容器。
第8A圖係顯示根據本發明之另一實施例所述之嵌入或內埋於電路板80之電容器模組82之橫截面圖。參考至第8A圖，電路板80可包括第一訊號層80-1、接地平面81、電容器模組82、電源平面83以及第二訊號層80-2。根據本發明之一實施例，電容器模組82可包括類似於第1B圖所示三層電容結構之電容器模組22。各電容器12-1、12-2與12-3之第一電極可透過一個或多個第一導電連通孔10-1 電性連接至第一導電平面15-1與電源平面83。同樣地，各電容器12-1、12-2與12-3之第二電極可透過一個或多個第二導電連通孔10-2電性連接至第二導電平面15-2與接地平面81。第一與第二導電連通孔10-1與10-2透過焊墊87與錫球88電性連接至電子元件裝置86。
根據本發明之一實施例，由電容器12-1、12-1與12-3所構成之電容器模組82，也可由如第6A或6B圖所示之多層階梯狀電容結構模組72與73取代。
第8B圖係顯示根據本發明之另一實施例所述之嵌入或內埋於電路板90之電容器模組92之橫截面圖。參考至第8B圖，電容器模組92類似於如第8A圖所示之電容器模組82，除了，例如一對導電平面95-1與95-2可置於第一訊號層80-1上，並與第一訊號層80-1之訊號走線電性絕緣。
第9圖係顯示根據本發明之另一實施例所述之嵌入或內埋於電路板100之電容器模組102之橫截面圖。參考第9圖，電容器模組102可包括一離散式之電容器模組，例如一個或多個表面黏著型式電容器或晶片電容器。電容器模組102可在製作電路板100的過程中嵌入於電路板100中，並且透過導電連通孔10-1與10-2分別電性連接至第一電極15-1與15-2。特別的是，電容器模組102可包括第一電極102-1與第二電極102-2，該第一電極102-1電性連接至一個或多個第一導電連通孔10-1，而該第二電極102-2電性連接至一個或多個第二導電連通孔10-2。
根據本發明之實施例，具有一對或多對共耦合電極平 面(例如第1B圖所示之第一與第二導電平面15-1與15-2)之電容器模組可電性連接或嵌入於硬性(rigid)的或軟性(flexible)的印刷電路板，或其它微電子元件裝置，例如晶片封裝。
在該的實施例中，可能以特定順序之步驟呈現出方法以及/或製程。然而，實際上在此所介紹之任何方法或製程並不依賴在此所提出的任何特定步驟順序，因此，這些方法或製程並不限於任何特定順序之步驟。任何熟習此項技藝者皆知這些步驟也可依照其它順序實施。因此，在此所提出之特定的順序並非用於限定本發明的範圍。此外，任何申請專利範圍所指示出符合本發明之實施例之方法以及/或製程並不限於其步驟順序所描述之效能，任何熟習此項技藝者皆知，改變其中的步驟順序並不會脫離本發明之精神和範圍。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10-1、10-2、22-1、22-2、31-1、31-2、32-1、32-2、33-1、33-2、41-1、41-2、42-1、42-2、79-1、79-2．．．導電連通孔
12、20、22、32、42、52、53、62、72、73、74、82、92、102．．．電容器模組
12-1、12-2、12-3．．．電容器
13-1、13-2、13-3、13-4、13-5、75、113、123、133、743．．．絕緣層
15-1、15-2、45-1、45-2、55-1、55-2、56-1、56-2、65、76、95-1、95-2．．．導電平面
21、86．．．電子元件裝置
47、48．．．指狀突出導體
66、78．．．絕緣環
72-1、72-2、73-2、111、112、121、122、131、132、741、742、102-1、102-2．．．電極
77．．．絕緣槽線
80、90、100．．．電路板
80-1、80-2．．．訊號層
81．．．接地平面
83．．．電源平面
87．．．焊墊
88．．．錫球
310、320、330．．．電感電容等效電路
721、722、723．．．導體層
C1 、C2 、C3 ．．．電容
L1 、L2 、L3 、LCP ．．．電感
第1A圖係顯示根據本發明之一實施例所述之一電容器模組之橫截面圖。
第1B圖係顯示根據本發明之另一實施例所述之電容器模組的橫截面圖。
第2A圖係顯示根據本發明之一實施例所述之電容器模組之上視圖。
第2B係顯示如第2A圖所示之電容器模組之等效電路圖。
第3A圖係顯示根據本發明之一實施例所述之電容器模組之上視圖。
第3B圖係顯示根據本發明之另一實施例所述之電容器模組之上視圖。
第3C圖係顯示如第3A圖所示之電容器模組之等效電路圖。
第4A圖係顯示根據本發明之另一實施例所述之電容器模組之橫截面圖。
第4B圖係顯示根據本發明之另一實施例所述之電容器模組之橫截面圖。
第5A圖係顯示根據本發明之另一實施例所述之電容器模組之橫截面圖。
第5B圖係顯示如第5A圖所示之電容器模組之上視圖。
第6A圖係顯示根據本發明之另一實施例所述之電容器模組之橫截面圖。
第6B圖係顯示根據本發明之另一實施例所述之電容器模組之橫截面圖。
第6C圖係顯示如第6B圖所示之電容器模組之上視圖。
第7A圖係顯示根據本發明之另一實施例所述之電容器模組之橫截面圖。
第7B圖係顯示如第7A圖所示之電容器模組之上視圖。
第8A圖係顯示根據本發明之另一實施例所述之嵌入或內埋於電路板之電容器模組之橫截面圖。
第8B圖係顯示根據本發明之另一實施例所述之嵌入或內埋於電路板之電容器模組之橫截面圖。
第9圖係顯示根據本發明之另一實施例所述之嵌入或內埋於電路板之電容器模組之橫截面圖。
10-1、10-2．．．導電連通孔
12．．．電容器模組
12-1、12-2．．．電容器
13-1、13-2、113、123．．．絕緣層
15-1、15-2．．．導電平面
111、112、121、122．．．電極

Claims (24)

  1. 一種電容器模組，包括：一第一電容器，包括一第一電極與一第二電極，該第一電極與該第二電極其中之一者至少與一第一導電連通孔電性連接，而且該第一電極與該第二電極其中之另一者至少與一第二導電連通孔電性連接；一第二電容器，與該第一電容器分開地間隔配置，該第二電容器包括一第三電極與一第四電極，該第三電極與該第四電極其中之一者至少與一該第一導電連通孔電性連接，而且該第三電極與該第四電極其中之另一者至少與一該第二導電連通孔電性連接；一第一導電平面；以及一第二導電平面，位於與該第一導電相同的平面，並與該第一導電平面電性絕緣。
  2. 如申請專利範圍第1項所述之電容器模組，其中該第一導電平面至少包括一第一指狀突出導體，以及該第二導電平面至少包括一第二指狀突出導體，而且至少有一該第一指狀突出導體與至少一該第二指狀突出導體彼此交錯叉合。
  3. 如申請專利範圍第2項所述之電容器模組，更包括：第一複數導電連通孔，該第一複數導電連通孔至少包括一該第一導電連通孔，該第一複數導電連通孔電性連接至該第一導電平面；以及 第二複數導電連通孔，該第二複數導電連通孔至少包括一該第二導電連通孔，該第二複數導電連通孔電性連接至該第二導電平面；其中該第一複數導電連通孔至少於一該第一指狀突出導體上形成一第一排導電連通孔，而且該第二複數導電連通孔至少於一該第二指狀突出導體上形成一第二排導電連通孔，並且該第一排導電連通孔與該第二排導電連通孔至少可組成一對極性相反的導電連通孔，該對導電連通孔所產生之磁通量可被相互抵消。
  4. 如申請專利範圍第3項所述之電容器模組，其中該第一排導電連通孔擺置位置儘可能靠近該第二排導電連通孔。
  5. 如申請專利範圍第1項所述之電容器模組，更包括一個位於該第二電容器上方之第三電容器，其中該第三電容器包括一第五電極與一第六電極，該第五電極與該第六電極其中之一者至少與一該第一導電連通孔電性連接，並且該第五電極與該第六電極之另一者至少與一該第二導電連通孔電性連接。
  6. 如申請專利範圍第1項所述之電容器模組，其中該電容器模組內埋至至少有一電源平面、一接地平面以及一訊號走線層之一電路板內，而且該第一導電平面與該第二導電平面可位於該電源平面上、該接地平面上、該訊號走線層上或位於該第一電容器與該第二電容器之間。
  7. 如申請專利範圍第6項所述之電容器模組，其中該 電路板可包括硬式電路板、軟式電路板、印刷電路板、或晶片封裝。
  8. 如申請專利範圍第1項所述之電容器模組，更包括：第一複數導電連通孔，該第一複數導電連通孔至少包括一該第一導電連通孔，該第一複數導電連通孔電性連接至該第一導電平面；以及第二複數導電連通孔，該第二複數導電連通孔至少包括一該第二導電連通孔，該第二複數導電連通孔電性連接至該第二導電平面；其中該第一複數導電連通孔於該第一導電平面上形成一第一排導電連通孔，而且該第二複數導電連通孔於該第二導電平面上形成一第二排導電連通孔，並且該第一排導電連通孔與該第二排導電連通孔至少可組成一對極性相反的導電連通孔，該對導電連通孔所產生之磁通量可被相互抵消。
  9. 如申請專利範圍第1項所述之電容器模組，更包括：第一排之第一複數導電連通孔，該第一複數導電連通孔至少包含一該第一導電連通孔，該第一複數導電連通孔電性連接至該第一導電平面；以及第二排之第二複數導電連通孔，該第二複數導電連通孔至少包含一該第二導電連通孔，該第二複數導電連通孔電性連接至該第一導電平面；其中複數個絶緣環，該第一與該第二複數導電連通孔被該 複數個絶緣環所圍繞，以消除由至少一部份該第一複數導電連通孔與該第二複數導電連通孔所對應產生之磁通量，其中該複數個絶緣環可根據一既定圖案設計。
  10. 如申請專利範圍第9項所述之電容器模組，其中該既定圖案包括以下至少一者：每間隔一個該第一複數導電連通孔被該絕緣環圍繞，以及每間隔一個該第二複數導電連通孔被該絕緣環圍繞，使得被該絕緣環圍繞之該第一排之第一複數導電連通孔與被該絕緣環圍繞之該第二排之第二複數導電連通孔排成一直線；每間隔一個該第一複數導電連通孔被該絕緣環圍繞，以及每間隔一個該第二複數導電連通孔被該絕緣環圍繞，使得被該絕緣環圍繞之該第一排之第一複數導電連通孔與被該絕緣環圍繞之該第二排之第二複數導電連通孔偏移；以及該絕緣環僅圍繞該第一複數導電連通孔或該第二複數導電連通孔。
  11. 一種電容器模組，包括：一第一電極，該第一電極具有一第一極性；一第二電極，該第二電極形成於該第一電極之下方，並且具有一第二極性，該第二極性與該第一極性電位極性相反；一第三電極，該第三電極透過一第一導電連通孔電性連接至該第一電極；一第四電極，該第四電極形成於該第三電極之下方， 並且透過一第二導電連通孔電性連接至該第二電極；以及一第一導電平面，透過該第一導電連通孔電性連接至該第一電極；以及一第二導電平面，位於與該第一導電相同的平面，該第二導電平面透過該第二導電連通孔電性連接至該第二電極。
  12. 如申請專利範圍第11項所述之電容器模組，其中該第一電極與該第二電極形成具有第一電容量之一第一電容器，以及該第三電極與該第四電極形成具有第二電容量之一第二電容器。
  13. 如申請專利範圍第12項所述之電容器模組，更包括：一絕緣層，該絕緣層形成於該第一電容器之上方，該第二電容器形成於該絕緣層之上方。
  14. 如申請專利範圍第11項所述之電容器模組，更包括：一第五電極，該第五電極透過該第一導電連通孔電性連接至該第一電極、該第三電極與該第一導電平面；以及一第六電極，該第六電極形成於該第五電極之下方，透過該第二導電連通孔電性連接至該第二電極、該第四電極與該第二導電平面。
  15. 如申請專利範圍第14項所述之電容器模組，其中該第一電極與該第二電極形成具有第一電容量之一第一電容器，該第三電極與該第四電極形成具有第二電容量之一第二電容器，並且該第五電極與該第六電極形成具有第 三電容量之一第三電容器。
  16. 如申請專利範圍第15項所述之電容器模組，更包括：一第一絕緣層，該第一絕緣層形成於該第一電容器之上方，該第二電容器形成於該第一絕緣層之上方；一第二絕緣層，該第二絕緣層形成於該第二電容器之上方，該第三電容器形成於該第二絕緣層之上方；以及一第三絕緣層，該第三絕緣層形成於該第三電容器之上方，該第一導電平面與該第二導電平面形成於該第三絕緣層之上方。
  17. 如申請專利範圍第12項所述之電容器模組，更包括：一第一絕緣層，該第一電容器形成於該第一絕緣層之第一面的上方，而且該第一導電平面與該第二導電平面形成於該第一絕緣層之第二面的上方；以及一第二絕緣層，形成於該第一電容器之上方，該第二電容器形成於該第二絕緣層之上方。
  18. 如申請專利範圍第15項所述之電容器模組，更包括：一第一絕緣層，該第一電容器形成於該第一絕緣層之第一面的上方，而且該第一導電平面與該第二導電平面形成於該第一絕緣層之第二面的上方；一第二絕緣層，形成於該第一電容器之上方，該第二電容器形成於該第二絕緣層之上方；以及一第三絕緣層，形成於該第二電容器之上方，該第三 電容器形成於該第三絕緣層之上方。
  19. 如申請專利範圍第11項所述之電容器模組，更包括一絕緣環至少圍繞該第一導電連通孔與該第二導電連通孔其中之一者。
  20. 如申請專利範圍第11項所述之電容器模組，其中該電容器模組可內埋於一電路板。
  21. 如申請專利範圍第20項所述之電容器模組，其中該電路板包括硬式電路板、軟式電路板、印刷電路板、或晶片封裝。
  22. 如申請專利範圍第11項所述之電容器模組，其中該第一導電平面與該第二導電平面可形成於該電路板之一電源平面、該電路板之一接地平面或該電路板之一訊號走線層上。
  23. 如申請專利範圍第11項所述之電容器模組，更包括：第一排之第一複數導電連通孔，該第一複數導電連通孔至少包含一該第一導電連通孔，該第一複數導電連通孔電性連接至該第一導電平面；以及第二排之第二複數導電連通孔，該第二複數導電連通孔至少包含一該第二導電連通孔，該第二複數導電連通孔電性連接至該第一導電平面；其中複數個絶緣環，該第一與該第二複數導電連通孔被該複數個絶緣環所圍繞，以消除由至少一部份該第一複數導電連通孔與該第二複數導電連通孔所對應產生之磁通量，其中該複數個絶緣環可根據一既定圖案設計。
  24. 如申請專利範圍第23項所述之電容器模組，其中該既定圖案包括以下至少一者：每間隔一個該第一複數導電連通孔被該絕緣環圍繞，以及每間隔一個該第二複數導電連通孔被該絕緣環圍繞，使得被該絕緣環圍繞之該第一排之第一複數導電連通孔與被該絕緣環圍繞之該第二排之第二複數導電連通孔排成一直線；每間隔一個該第一複數導電連通孔被該絕緣環圍繞，以及每間隔一個該第二複數導電連通孔被該絕緣環圍繞，使得被該絕緣環圍繞之該第一排之第一複數導電連通孔與被該絕緣環圍繞之該第二排之第二複數導電連通孔偏移；以及該絕緣環僅圍繞該第一複數導電連通孔或該第二複數導電連通孔。
TW098105428A 2008-02-22 2009-02-20 電容器模組 TWI397933B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3091808P 2008-02-22 2008-02-22

Publications (2)

Publication Number Publication Date
TW200943339A TW200943339A (en) 2009-10-16
TWI397933B true TWI397933B (zh) 2013-06-01

Family

ID=40998076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105428A TWI397933B (zh) 2008-02-22 2009-02-20 電容器模組

Country Status (3)

Country Link
US (1) US8125761B2 (zh)
CN (1) CN101527198B (zh)
TW (1) TWI397933B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828444B (zh) * 2022-11-28 2024-01-01 力晶積成電子製造股份有限公司 電容器結構

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4405537B2 (ja) * 2007-08-30 2010-01-27 富士通株式会社 キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法
US8227894B2 (en) * 2007-11-21 2012-07-24 Industrial Technology Research Institute Stepwise capacitor structure and substrate employing the same
WO2010080786A1 (en) * 2009-01-09 2010-07-15 Clemson University Research Foundation Capacitive-stemmed capacitor
US8891246B2 (en) * 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
EP3020116B1 (en) * 2013-07-11 2017-04-26 Philips Lighting Holding B.V. Capacitive powering system with increased efficiency
US9093295B2 (en) * 2013-11-13 2015-07-28 Qualcomm Incorporated Embedded sheet capacitor
US9659850B2 (en) * 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
DE102015115442A1 (de) * 2015-09-14 2017-03-30 Epcos Ag Elektronisches Bauelement und elektronische Signalverarbeitungseinheit mit einem solchen Bauelement
US10283277B2 (en) * 2017-03-23 2019-05-07 Tdk Corporation Capacitor and substrate module
JP2021153149A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置
TWI798910B (zh) * 2021-11-02 2023-04-11 南亞科技股份有限公司 製作電容的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6678145B2 (en) * 1999-12-27 2004-01-13 Murata Manufacturing Co., Ltd. Wiring connection structure of laminated capacitor and decoupling capacitor, and wiring board

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4669543A (en) * 1986-05-23 1987-06-02 Halliburton Company Methods and compositions for consolidating solids in subterranean zones
US5005647A (en) * 1990-01-02 1991-04-09 Texaco Inc. Treating underground formations
NO313273B1 (no) * 2001-02-01 2002-09-09 Wood Polymer Technologies As Furanpolymer-impregnert tre, fremgangsmåte til fremstilling og anvendelser derav
US7345011B2 (en) * 2003-10-14 2008-03-18 Halliburton Energy Services, Inc. Methods for mitigating the production of water from subterranean formations
US7345366B2 (en) 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
JP4166235B2 (ja) 2005-07-29 2008-10-15 Ｔｄｋ株式会社 積層コンデンサ
DE102006043032A1 (de) 2005-09-19 2007-04-12 Industrial Technology Research Institute, Chutung Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche
US7347264B2 (en) * 2006-06-16 2008-03-25 Halliburton Energy Services, Inc. Methods and compositions for well completion in steam breakthrough wells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6678145B2 (en) * 1999-12-27 2004-01-13 Murata Manufacturing Co., Ltd. Wiring connection structure of laminated capacitor and decoupling capacitor, and wiring board
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828444B (zh) * 2022-11-28 2024-01-01 力晶積成電子製造股份有限公司 電容器結構

Also Published As

Publication number Publication date
US8125761B2 (en) 2012-02-28
CN101527198A (zh) 2009-09-09
US20090213526A1 (en) 2009-08-27
CN101527198B (zh) 2012-05-16
TW200943339A (en) 2009-10-16

Similar Documents

Publication Publication Date Title
TWI397933B (zh) 電容器模組
US8094429B2 (en) Multilayer capacitors and methods for making the same
US7339452B2 (en) Embedded inductor and application thereof
EP1761119B1 (en) Ceramic capacitor
US7974072B2 (en) Multilayer capacitor array
US6395996B1 (en) Multi-layered substrate with a built-in capacitor design
US20160141102A1 (en) Substrate-less electronic component and the method to fabricate thereof
US9648794B2 (en) Wiring board and electronic apparatus
TWI397931B (zh) 電容裝置
TWI393155B (zh) 電容器裝置與電路
WO2004061964A1 (en) Multilayer capacitor with multiple plates per layer
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
JPWO2017057422A1 (ja) 薄膜型ｌｃ部品およびその実装構造
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
KR100847211B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
KR100907325B1 (ko) 다층구조를 갖는 매립식 커패시터 코어
JP4854345B2 (ja) コンデンサシート及び電子回路基板
JP5190811B2 (ja) 電源モジュール
JP4983906B2 (ja) 電子部品内蔵モジュール
JP6019367B2 (ja) 半導体装置
US8027170B2 (en) Substrate and electronic device using the same
US8728874B2 (en) Method and apparatus for low inductive design pattern
JP2012191203A (ja) マルチプレートの基板埋込みキャパシタ及びその製造方法
US8848386B2 (en) Electronic circuit
KR101853838B1 (ko) 인쇄회로 스트립 기판 및 이의 제조 방법