TWI393155B - 電容器裝置與電路 - Google Patents

電容器裝置與電路 Download PDF

Info

Publication number
TWI393155B
TWI393155B TW098105924A TW98105924A TWI393155B TW I393155 B TWI393155 B TW I393155B TW 098105924 A TW098105924 A TW 098105924A TW 98105924 A TW98105924 A TW 98105924A TW I393155 B TWI393155 B TW I393155B
Authority
TW
Taiwan
Prior art keywords
electrode
region
insulating material
conductor layer
material region
Prior art date
Application number
TW098105924A
Other languages
English (en)
Other versions
TW200945387A (en
Inventor
Chien Min Hsu
Min Lin Lee
Shinn Juh Lai
Huey Ru Chang
Ray Fong Hong
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Publication of TW200945387A publication Critical patent/TW200945387A/zh
Application granted granted Critical
Publication of TWI393155B publication Critical patent/TWI393155B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

電容器裝置與電路
本發明係關於一種電容器裝置，特別關於一種具有複數個導體區塊之電容器裝置。
一般而言，電容器為可即時儲存或吸收電荷之電子裝置。去耦合(decouple)電容器配置於電子裝置之電源/接地腳位附近，用以降低不可預知的雜訊。例如，黏著於印刷電路板表面或內埋至印刷電路板內之表面黏著型式(surface mounted decices，SMD)電容器可降低不可預知的雜訊。當訊號高速切換時，去耦合電容器可為電子裝置提供局部區域的直流電源。
隨著積體電路內訊號傳輸速率的增加，由電源雜訊、接地反彈(ground bounce)或同步切換雜訊(simultaneous switching noises，SSN)等雜訊所造成非預期的干擾可能會愈來愈嚴重，這是系統電源設計者無法忽視的議題。然而，當電子裝置操作於相對高的頻率時，在去耦合電容與電源傳輸系統中，由於導電金屬走線(conductive trace)和導電連通孔所產生的寄生電感可能會變大。因此，以去耦合電容穩定電源供應系統的電壓準位是相當困難及複雜的議題。
嵌入或內埋於印刷電路板、積體電路基板或接界層(interposer)內的電容器已被相當多文獻提出，用以取代表面黏著型式電容器，以減少切換雜訊。然而，內埋於印刷電路板或積體電路基板的電容也可能在電路操作頻率高於其諧振頻率時，出現電感特性高於電容特性的情況。也就是說，因為內埋型式電容器的阻抗此時隨著操作頻率的增加而增加，進而降低了內埋型式電容器對電源傳輸系統的去耦合效能。因此，如何減低內埋電容器的阻抗並增加去耦合的頻寬為電源完整性設計的關鍵議題。
一種電容器裝置，包括第一電極、第二電極、絕緣材料區域以及至少一第一絕緣槽線。第二電極位於第一電極下方並且與第一電極分開地間隔配置，(換言之，第一電極與第二電極電性絕緣)，其中第一電極與第二電極至少有一者包括多層階梯狀導體，並且該導體層分別具有不同的高度。絕緣材料區域位於第一電極與第二電極之間。至少有一個第一絕緣槽線形成於第一電極與第二電極上。
一種電路，包括至少一訊號走線層、一接地層、至少一電容器裝置、一電源層以及一電子元件裝置。至少一電容器裝置包括一第一電極與一第二電極，第二電極位於第一電極下方並且與第一電極間隔一段距離，其中第一電極與第二電極至少有一者包括多層階梯狀導體，該導體層分別具有不同的高度。電子元件裝置藉由至少一電源連接元件與接地連接元件電性連接至電路。
為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明。在一些可能的情況下，在圖示中將使用同樣的元件符號用以代表相同或進似的部分。值得注意的是，圖示係以簡化的形式呈現，因此未必具有精準的比例。為了方便及清楚的呈現，在本文中所使用的方向性用語，例如上方與下方等，係用於描述相關的圖示。這樣結合以下的圖示相關敘述的方向性用語並非用以在後附之申請專利範圍所未清楚定義之形式下限定本發明的範圍。對於任何熟習此項技藝者所顯而易見地，如同在此所討論的一基底可能不僅僅可包含印刷電路板，還可包含以其它以有機或無機種類為基礎之基底，這樣的基底可包括半導體、有機物、金屬與其他材料。值得注意的是，在此所介紹的電容器裝置實施例可應用在內埋於基底內，或作為基底上之表面黏著型式。
實施例：
第1A圖係顯示根據本發明所述之一實施例電容器裝置12之橫截面圖，並且第1B圖係顯示根據本發明之一實施例所述之電容器裝置12之上視圖。第1A圖係顯示沿著第1B圖中所示之箭頭11的方向剖面的橫截面圖，其中電容器裝置12可如第1A圖所示包括導體層。例如，電容器裝置12可包括具有多個導體層，各導體層於垂直導體層表面的方向堆疊形成多層階梯狀導體。電容器裝置12具有多種不同的型式，例如表面黏著型式或基板內埋式電容裝置。具有多層階梯狀導體的電容結構之範例可參考由相同申請人於2007年11月21日所申請之台灣專利申請書，其申請號為096144117，並且標題為「多層電容器結構、具有多層電容器結構之半導體結構與製造方法」。
電容器裝置12可包括一第一電極12-4、包含具有一第一導體層12-1與一第二導體層12-2之一第二電極12-3、以及位於第一電極12-4與第二電極12-3之間之一絕緣層12-5。如第1A圖所示，第二電極12-3係由雙層階梯狀導體構成，例如，第一導體層12-1與第二導體層12-2。第一電極12-4與第一導體層12-1之間感應形成第一電容區域C1 ，而第一電極12-4與第二導體層12-2之間感應形成第二電容區域C2 。透過第一導電連通孔18-1，第一電極12-4可電性連接至一電源層。此外，透過第二導電連通孔18-2，包括第一導體層12-1與第二導體層12-2之第二電極12-3可電性連接至接地層。
藉由蝕刻或沉積製程，複數個第一絕緣槽線16-1可被製作形成於第一電極12-4上，而且在絕緣槽線內填入絕緣材料。參考至第1B圖，第一絕緣槽線16-1係沿著第二導體層12-2之側邊路徑S2 (如圖中的虛線所示)(即該第二電容區域C2 之周圍)被形成。第一電極因具有複數條第一絕緣槽線而形成複數個導體區塊。有效電容區域可由第一電極與第二電極12-3的導體層重疊的面積定義。在此實施例中，第一電極與第一導體層12-1形成之第一電容區域C1 之面積小於第一電極與第二導體層12-2形成之第二電容區域C2 面積。在一實例中，第一絕緣槽線16-1的走線方向和數量會決定第二電容區域C2 之面積大小和形狀。例如，根據本發明之一實施例，第二電極之第二導體層12-2之形狀為長方形，因此四條第一絕緣槽線16-1可沿著該長方形之外側邊緣在第一電極上被形成。在其它的實施例中，第二導體層12-2之形狀也可為三角形，因此三條第一絕緣槽線16-1可沿著該三角形之外側邊緣在第一電極上被形成。
此外，第二絕緣槽線16-2也可形成於第一電極12-4。如第1B圖所示，各第二絕緣槽線16-2可自第一絕緣槽線16-1之一者延展至第一電容區域C1 之一外側邊緣S1 。由於一個或多個第一絕緣槽線16-1與第二絕緣槽線16-2，電容器裝置12可被分割出多個電容區域。在此實施例中，即包括第一電容區域C2 與兩個第二電容區域C11 。若在第一電極12-4上，製作更多個類似於第一絕緣槽線16-1與第二絕緣槽線16-2之絕緣槽線，第一導體層12-1與第二導體層12-2之有效電容區域可被劃分成多個電容區域。電容器裝置12可透過導電連通孔18-1與18-2電性連接至一電子元件。藉由改變電極上的絕緣槽線可產生不同的有效電容區域，具有許多符合本發明實施例之電容區域之電容器裝置12係可提供多種不同特性的電容響應。
第2A圖係顯示根據本發明所述之另一實施例電容器裝置22之橫截面圖，而第2B圖係顯示電容器裝置22之上視圖。如第2A圖所示，電容器裝置22可包括一第一電極12-4、包含一第一導體層12-1與一第二導體層12-2之一第二電極12-3、以及位於第一電極12-4與第二電極12-3之間之一絕緣層12-5。第二電極12-3具有由第一導體層12-1與第二導體層12-2所形成之雙層階梯狀導體。第一電極12-4與第一導體層12-1之間感應形成第一電容區域C1 ，而第一電極12-4與第二導體層12-2之間感應形成第二電容區域C2 。透過第一導電連通孔18-1，第一電極12-4可電性連接至一電源層。此外，透過第二導電連通孔18-2，包括第一導體層12-1與第二導體層12-2之第二電極12-3可電性連接至接地層。
藉由蝕刻或沉積製程，複數個第一絕緣槽線16-1可被製作形成於第一電極12-4上，而且在絕緣槽線內填入絕緣材料。參考第2A圖與第2B圖，第一絕緣槽線16-1係沿著第二導體層12-2之側邊路徑S2 (如第2B圖中的虛線所示)(即該第二電容區域C2 之周圍)被形成。第一電極因具有複數條第一絕緣槽線而形成複數個導體區塊。有效電容區域可由第一電極與第二電極12-3的導體層重疊之面積定義。在此實施例中，第一電極與第一導體層12-1形成之第一電容區域C1 之面積大於第一電極與第二導體層12-2形成之第二電容區域C2 面積。在一實例中，第一絕緣槽線16-1的走線方向和數量會決定第二電容區域C2 之面積大小和形狀。例如，根據本發明之一實施例，第二電極之第二導體層12-2之形狀為長方形，因此四條第一絕緣槽線16-1可沿著該長方形之外側邊緣在第一電極上被形成。在其它的實施例中，第二導體層12-2之形狀也可為三角形，因此三條第一絕緣槽線16-1可沿著該三角形之外側邊緣在第一電極上被形成。
第3A圖係顯示根據本發明所述之另一實施例電容器裝置32之橫截面圖，而第3B圖係顯示電容器裝置32之底視圖。請參考第3A圖，電容器裝置32類似於第1A圖與第1B圖所示之電容器裝置12，除了，例如，形成於第二電極32-3之第一導體層12-1上之絕緣槽線36-1取代位於第一電極12-4上之第一絕緣槽線16-1。參考第3A圖與第3B圖，絕緣槽線36-1係沿著其下方第二導體層12-2之側邊路徑S2 (如第3B圖中的虛線所示)被形成，而且絕緣槽線36-1被填入絕緣材料。
參考至第3B圖，由於絕緣槽線36-1，電容器裝置32可被切割形成第一電容區域C1 與第二電容區域C2 。在其它實施例中，電容器裝置32可包括如第1B圖所示之絕緣槽線圖案，但不只限於如第1B圖所示之絕緣槽線圖案。
第4A圖係顯示根據本發明所述之另一實施例電容器裝置42之橫截面圖。參考第4A圖，電容器裝置42可類似於第1A圖所示電容器裝置12，除了，例如，在第二電極42-1上加上一第三導體層42-3以及在第一電極12-4上加上至少之一條絕緣槽線46-1。因此，第二電極42-1係由第一導體層12-1、第二導體層12-2與第三導體層42-3所構成，換句話說，第二電極42-1含有三層階梯狀導體結構，而第一電極12-4與第三導體層42-3之間可形成第三電容區域C3 。
第4B圖係第4A圖所示之電容器裝置42之上視圖。參考至第4B圖與第4A圖，第一電極12-4上至少有一絕緣槽線46-1係沿著其下方第三導體層42-3之側邊路徑S2 (如第4B圖中的虛線所示)被形成，而且絕緣槽線46-1內被填入絕緣材料。此外，至少一絕緣槽線46-2形成於一第一絕緣槽線16-1與一絕緣槽線46-1之間。因此，在此實施例中，電容器裝置42可提供多個電容區域，即在此實施例中，由複數條第一絕緣槽線16-1與複數條第二絕緣槽線16-2可分割出四個第一電容區域C12 、由至少一條絕緣槽線46-1、複數條第一絕緣槽線16-1與至少一條絕緣槽線46-2可分割出四個第二電容區域C21 、以及由至少一條絕緣槽線46-1可定義出第三電容區域C3 。
第5A圖係顯示根據本發明所述之另一實施例電容器裝置52之橫截面圖。參考第5A圖，電容器裝置52類似於第4A圖所示電容器裝置42，兩者差異在，例如，至少有一絕緣槽線56-1與至少有一絕緣槽線56-2被製作在第二電極52-1之第一導體層12-1上，而與第4A圖中至少有第一絕緣槽線16-1與至少有一絕緣槽線46-1被製作在第一電極12-4上不同。至少有一絕緣槽線56-1與絕緣槽線56-2可被形成於第一導體層12-1上，而且絕緣槽線56-1與絕緣槽線56-2被填入絕緣材料。
第5B圖係第5A圖所示之電容器裝置52之底視圖。在一實施例中，參考第5B圖，各絕緣槽線56-1可沿著第二導體層12-2之周圍被形成。此外，各絕緣槽線56-2可沿著第三導體層42-3之周圍被形成，而且絕緣槽線56-1與絕緣槽線56-2被填入絕緣材料。由於至少有一絕緣槽線56-1，電容器裝置52可提供一第一電容區域C1 、由於至少有一絕緣槽線56-1與至少有一絕緣槽線56-2，電容器裝置52可提供一第二電容區域C2 、以及由於至少有一絕緣槽線56-2，電容器裝置52可提供一第三電容區域C3 。在其它實施例中，電容器裝置52可包括如第4B圖所示之絕緣槽線圖案，但不只限於如第4B圖所示之絕緣槽線圖案。
第6圖係顯示根據本發明所述之另一實施例電容器裝置62之橫截面圖。參考到第6圖，電容器裝置62可類似於第4A圖所示電容器裝置42，除了，例如，一第一絕緣材料區域69-1、一第二絕緣材料區域69-2與一第三絕緣材料區域69-3取代絕緣層12-5。第一絕緣材料區域69-1形成於第一導體層12-1與第一電極12-4之間。同樣地，第二絕緣材料區域69-2形成於第二導體層12-2與第一電極12-4之間。此外，第三絕緣材料區域69-3形成於第三導體層42-3與第一電極12-4之間。第一、第二與第三絕緣材料區域69-1、69-2與69-3可為連續的(即不同絕緣材料區域之邊緣可以有接著)，而且三者可由不同介電常數之絕緣材料所構成。
第7圖係顯示根據本發明所述之實施例電容器裝置72內埋於電路板70之橫截面圖。參考第7圖，電路板70可包括一第一訊號走線層70-1、一接地層71、電容器裝置72、一電源層73與一第二訊號走線層70-2。在此實施例中，類似於第4A圖中所示之電容器裝置42，電容器裝置72可包括由第一導體層12-1、第二導體層12-2與第三導體層42-3所構成之三層階梯狀導體結構。電容器裝置72也可為前述之任一電容器裝置實施例。例如，電容器裝置72可包括具有兩層階梯狀導體結構，或包括具有四層或更多層之階梯狀導體結構。
電容器裝置72之第一電極12-4可透過一個或多個第一導電連通孔18-1電性連接至電源層73，而包括三層導體層12-1、12-2與42-3之第二電極可透過一個或多個第二導電連通孔18-2電性連接至接地層71。藉由導電連通孔18-1與18-2，具有複數個導體區塊之電容器裝置72可電性連接至電子裝置74，例如電路板70上的積體電路元件。
透過電子裝置之電源連接元件與接地連接元件(以焊墊14與錫球15-1為例)，導電連通孔18-1與18-2可電性連接至電子裝置74，其中各個錫球15-1依序電性連接至焊墊14。根據其他過去公開過的電性連接技術，導電連通孔18-1與18-2亦可與電子裝置74電性連接。此外，電子裝置74可包括此技術領域所公知的任何其它電子裝置。
絕緣層13-1與13-2係位於互連層或其它功能的導電金屬層之間。例如，如上述，絕緣層13-1係位於接地層71與電容器裝置72之間，而絕緣層13-2係位於電容器裝置72與電源層73之間。
根據本發明之實施例，如上述之電極具有複數個導體區塊與多層階梯狀導體的電容裝置可電性連接於或內埋於硬式或軟式印刷電路板。例如，本發明之電容裝置可應用於矽基板、陶瓷基板、玻璃基板以及軟性電路板等。在本發明之其它實施例中，具有複數個導體區塊與多層階梯狀導體的電容裝置也可用於印刷電路板以及晶片載體(chip carrier)。根據本發明實施例所示之電容裝置也可用於封裝結構，例如系統級封裝(system-in-package，SIP或system-on-package，SOP)結構、系統級模組(system-on-module，SOM)結構、三維堆疊封裝(three-dimension stacking package)結構、三維堆疊積體電路結構(three-dimension stacking ICs)、層疊封裝(Package-on-Package，PoP)結構、載體堆疊(carrier stacking)結構、連接器(connector)以及插槽結構(socket structure)。
此外，在上述的實施例中，可能介紹了包含特定順序之步驟之方法以及/或製程。然而，實際上在此所介紹之任何方法或製程並不依賴在此所提出的任何特定步驟順序，因此，這些方法或製程並不限於任何特定順序之步驟。任何熟習此項技藝者皆知這些步驟也可依照其它順序實施。因此，在此所提出之特定的順序並非用於限定本發明的範圍。此外，任何申請專利範圍所指示出符合本發明之實施例之方法以及/或製程並不限於其步驟順序所描述之效能，任何熟習此項技藝者皆知，改變其中的步驟順序並不會脫離本發明之精神和範圍。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
11．．．箭頭
12、22、32、42、52、62、72．．．電容器裝置
12-1、12-2、42-3．．．導體層
12-3、12-4、32-3、42-1、52-1．．．電極
12-5、13-1、13-2．．．絕緣層
14．．．焊墊
15-1．．．錫球
16-1、16-2、36-1、46-1、46-2、56-1、56-2．．．絕緣槽線
18-1、18-2．．．導電連通孔
69-1、69-2、69-3．．．絕緣材料區域
70．．．電路板
70-1、70-2．．．訊號走線層
71．．．接地層
72．．．電容器裝置
73．．．電源層
74．．．電子裝置
C1 、C2 、C3 、C11 、C12 、C21 ．．．電容區域
S1 、S2 ．．．側邊路徑
第1A圖係顯示根據本發明之一實施例所述之電容器裝置之橫截面圖。
第1B圖係顯示根據本發明之一實施例所述之電容器裝置之上視圖。
第2A圖係顯示根據本發明之另一實施例所述之電容器裝置之橫截面圖。
第2B圖係顯示根據本發明之另一實施例所述之電容器裝置之上視圖。
第3A圖係顯示根據本發明之另一實施例所述之一電容器裝置之橫截面圖。
第3B圖係顯示根據本發明之另一實施例所述之電容器裝置之底視圖。
第4A圖係顯示根據本發明之另一實施例所述之一電容器裝置之橫截面圖。
第4B圖係根據本發明之一實施例顯示如第4A圖所示之電容器裝置之上視圖。
第5A圖係顯示根據本發明之另一實施例所述之一電容器裝置之橫截面圖。
第5B圖係顯示根據本發明之一實施例顯示如第5A圖所示之電容器裝置之底視圖。
第6圖係顯示根據本發明之另一實施例所述之一電容器裝置之橫截面圖。
第7圖係顯示根據本發明之一實施例所述之內埋於電路板之一電容器裝置之橫截面圖。
11．．．箭頭
12．．．電容器裝置
12-1、12-2．．．導體層
12-3、12-4．．．電極
12-5．．．絕緣層
16-1、16-2．．．絕緣槽線
18-1、18-2．．．導電連通孔
C1 、C2 、C11 ．．．電容區域
S1 、S2 ．．．側邊路徑

Claims (14)

  1. 一種電容器裝置，包括：一第一電極；一第二電極，位於該第一電極下方並且與該第一電極分開地間隔配置，該第二電極至少包括：一第一導體層，與該第一電極形成一第一有效電容區域；以及一第二導體層，與該第一電極形成一第二有效電容區域，其中該第一導體層與該第二導體層堆疊形成具有不同高度之階梯狀導體；一絕緣材料區域，位於該第一電極與該第二電極之間；至少一第一絕緣槽線，形成於該第一電極之上，並且沿著該第二有效電容區域之外側邊緣被形成；以及至少一第二絕緣槽線，延展自該至少一第一絕緣槽線，而且覆蓋該第一有效電容區域之外側邊緣之一部分。
  2. 如申請專利範圍第1項所述之電容器裝置，其中該第一導體層之上表面具有第一高度，而且該第二導體層之上表面具有第二高度，而該第一高度不等於該第二高度。
  3. 如申請專利範圍第1項所述之電容器裝置，其中該第一有效電容區域之位置與該第二有效電容區域之位置不同。
  4. 如申請專利範圍第1項所述之電容器裝置，其中該絕緣材料區域包括：一第一絕緣材料區域，位於該第一導體層與該第一電極之間，該第一絕緣材料區域具有一第一介電常數；以及 一第二絕緣材料區域，位於該第二導體層與該第一電極之間，該第二絕緣材料區域具有一第二介電常數；其中該第一介電常與該第二介電常數不相同。
  5. 如申請專利範圍第1項所述之電容器裝置，其中該第二電極更包括：一第三導體層，其中該第三導體層之上表面具有一第三高度，該第三高度高於該第二高度，而且該第三導體層與該第一電極形成一第三有效電容區域，該第三有效電容區域與該第一有效電容區域及該第二有效電容區域之位置不同；以及至少一第三絕緣槽線，該第三絕緣槽線係沿著該第二電極上之該第三導體層之外側邊緣被形成。
  6. 如申請專利範圍第5項所述之電容器裝置，其中該絕緣材料區域包括：一第一絕緣材料區域，位於該第一導體層與該第一電極之間，該第一絕緣材料區域具有一第一介電常數；一第二絕緣材料區域，位於該第二導體層與該第一電極之間，該第二絕緣材料區域具有一第二介電常數；以及一第三絕緣材料區域，位於該第三導體層與該第一電極之間，該第三絕緣材料區域具有一第三介電常數，其中該第一介電常數、該第二介電常數與該第三介電常數不相等。
  7. 一種電路，包括：至少一訊號走線層； 一接地層；至少一電容器裝置，包括：一第一電極；以及一第二電極，位於該第一電極下方並且與該第一電極分開地間隔配置，該第二電極至少包括：一第一導體層，與該第一電極形成一第一有效電容區域；以及一第二導體層，與該第一電極形成一第二有效電容區域，其中該第一導體層與該第二導體層堆疊形成具有不同高度之階梯狀導體；一絕緣材料區域，位於該第一電極與該第二電極之間；至少一第一絕緣槽線，形成於該第一電極之上，並且沿著該第二有效電容區域之外側邊緣被形成；以及至少一第二絕緣槽線，延展自至少一該第一絕緣槽線，而且覆蓋該第一有效電容區域之外側邊緣之一部分；一電源層；以及一電子元件裝置，藉由至少一電源連接元件與至少一接地連接元件電性連接至該電路。
  8. 如申請專利範圍第7項所述之電路，其中該接地連接元件透過一第一導電連通孔電性連接至該接地層，而且該電源連接元件透過一第二導電連通孔電性連接至該電源層。
  9. 如申請專利範圍第7項所述之電路，其中該第一導體層之上表面具有第一高度，而且該第二導體層之上表面 具有第二高度而該第一高度不等於該第二高度。
  10. 如申請專利範圍第7項所述之電路，其中該第一有效電容區域之位置與該第二有效電容區域之位置不同。
  11. 如申請專利範圍第7項所述之電路，其中該電容器裝置更包括一絕緣材料區域，其中該絕緣材料區域包括：一第一絕緣材料區域，位於該第一導體層與該第一電極之間，該第一絕緣材料區域具有一第一介電常數；以及一第二絕緣材料區域，位於該第二導體層與該第一電極之間，該第二絕緣材料區域具有一第二介電常數，其中該第一介電常數不等於該第二介電常數。
  12. 如申請專利範圍第7項所述之電路，其中該第二電極更包括：一第三導體層，其中該第三導體層之上表面具有一第三高度，該第三高度高於該第二高度，而且該第三導體層與該第一電極形成一第三有效電容區域，該第三有效電容區域與該第一有效電容區域及該第二有效電容區域之位置不同；以及至少一第三絕緣槽線，該第三絕緣槽線係沿著該第二電極上之該第三導體層之外測邊緣被形成。
  13. 如申請專利範圍第12項所述之電路，其中該電容器裝置更包括一絕緣材料區域，該絕緣材料區域包括：一第一絕緣材料區域，位於該第一導體層與該第一電極之間，該第一絕緣材料區域具有一第一介電常數；一第二絕緣材料區域，位於該第二導體層與該第一電 極之間，該第二絕緣材料區域具有一第二介電常數；以及一第三絕緣材料區域，位於該第三導體層與該第一電極之間，該第三絕緣材料區域具有一第三介電常數，其中該第一介電常數、該第二介電常數與該第三介電常數不相等。
  14. 如申請專利範圍第7項所述之電路，更包括一電性連接或內埋於積體電路基板之軟式或硬式印刷電路板。
TW098105924A 2008-02-29 2009-02-25 電容器裝置與電路 TWI393155B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3278808P 2008-02-29 2008-02-29

Publications (2)

Publication Number Publication Date
TW200945387A TW200945387A (en) 2009-11-01
TWI393155B true TWI393155B (zh) 2013-04-11

Family

ID=41013008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105924A TWI393155B (zh) 2008-02-29 2009-02-25 電容器裝置與電路

Country Status (3)

Country Link
US (1) US8198538B2 (zh)
CN (1) CN101527199B (zh)
TW (1) TWI393155B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227894B2 (en) * 2007-11-21 2012-07-24 Industrial Technology Research Institute Stepwise capacitor structure and substrate employing the same
US8049319B2 (en) * 2008-10-24 2011-11-01 Electronics And Telecommunications Research Institute Ultra wideband system-on-package
TWI467610B (zh) 2009-07-23 2015-01-01 Ind Tech Res Inst 電容結構
CN102024565B (zh) * 2009-09-15 2013-01-02 财团法人工业技术研究院 电容结构
FR2951025B1 (fr) * 2009-10-01 2012-03-23 St Microelectronics Sa Procede d'ajustement a la fabrication d'un circuit comprenant un element resonant
CN102886344B (zh) * 2011-05-11 2014-11-26 深圳光启高等理工研究院 一种介质基板的制备方法
CN103296473B (zh) * 2012-03-02 2017-04-19 深圳光启尖端技术有限责任公司 超材料的制造方法
TWI483352B (zh) * 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
JP6610159B2 (ja) * 2015-10-20 2019-11-27 Ｔｄｋ株式会社 薄膜キャパシタ
CN113711322B (zh) * 2019-04-15 2023-06-16 华为技术有限公司 电容器和半导体芯片
CN112859983B (zh) * 2021-01-06 2022-04-12 深圳市紫光同创电子有限公司 芯片的电源调节电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517385A (en) * 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
US20030089522A1 (en) * 2001-11-15 2003-05-15 Xerox Corporation Low impedance / high density connectivity of surface mount components on a printed wiring board
US20040124493A1 (en) * 2001-04-19 2004-07-01 Chua Ah Lim Method for forming a printed circuit board and a printed circuit board formed thereby
US20040219706A1 (en) * 2002-08-07 2004-11-04 Chang-Fegn Wan System and method of fabricating micro cavities

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2276765B (en) * 1993-03-30 1996-10-09 Dilipkumar Varma Metalised film capacitor
US6452776B1 (en) 2000-04-06 2002-09-17 Intel Corporation Capacitor with defect isolation and bypass
US6418006B1 (en) * 2000-12-20 2002-07-09 The Board Of Trustees Of The University Of Illinois Wide tuning range variable MEMs capacitor
GB0214206D0 (en) * 2002-06-19 2002-07-31 Filtronic Compound Semiconduct A micro-electromechanical variable capacitor
US20070063243A1 (en) 2004-11-26 2007-03-22 Wei-Chun Yang Structure Of Embedded Capacitors And Fabrication Method Thereof
US7345366B2 (en) 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
DE102006043032A1 (de) 2005-09-19 2007-04-12 Industrial Technology Research Institute, Chutung Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517385A (en) * 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
US20040124493A1 (en) * 2001-04-19 2004-07-01 Chua Ah Lim Method for forming a printed circuit board and a printed circuit board formed thereby
US20030089522A1 (en) * 2001-11-15 2003-05-15 Xerox Corporation Low impedance / high density connectivity of surface mount components on a printed wiring board
US20040219706A1 (en) * 2002-08-07 2004-11-04 Chang-Fegn Wan System and method of fabricating micro cavities

Also Published As

Publication number Publication date
US8198538B2 (en) 2012-06-12
TW200945387A (en) 2009-11-01
CN101527199B (zh) 2012-07-04
CN101527199A (zh) 2009-09-09
US20090219668A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
TWI393155B (zh) 電容器裝置與電路
KR101619473B1 (ko) 히트 슬러그를 갖는 반도체 패키지
TWI397933B (zh) 電容器模組
TWI697084B (zh) R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
JP2008010823A (ja) 半導体パッケージ及びその製造方法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US6556453B2 (en) Electronic circuit housing with trench vias and method of fabrication therefor
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
CN110634826A (zh) 半导体器件
KR100842518B1 (ko) 메인 보드
US8728874B2 (en) Method and apparatus for low inductive design pattern
KR20110006525A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN114628356A (zh) 用于改善远端串扰的导电过孔结构
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
JPH09321176A (ja) 半導体用パッケージ
JP2007242879A (ja) サブユニット基板
CN220358069U (zh) 半导体装置
KR101392888B1 (ko) ３차원 반도체의 전원전압 공급 장치
KR101212794B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101225193B1 (ko) 반도체 패키지 및 이의 제조 방법
TWM443934U (en) Carrier board structure with buried electronic components