KR101392888B1 - ３차원 반도체의 전원전압 공급 장치 - Google Patents

３차원 반도체의 전원전압 공급 장치 Download PDF

Info

Publication number
KR101392888B1
KR101392888B1 KR1020120131050A KR20120131050A KR101392888B1 KR 101392888 B1 KR101392888 B1 KR 101392888B1 KR 1020120131050 A KR1020120131050 A KR 1020120131050A KR 20120131050 A KR20120131050 A KR 20120131050A KR 101392888 B1 KR101392888 B1 KR 101392888B1
Authority
KR
South Korea
Prior art keywords
tsv
integrated circuit
voltage
pcb
power supply
Prior art date
Application number
KR1020120131050A
Other languages
English (en)
Inventor
박창근
황호용
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020120131050A priority Critical patent/KR101392888B1/ko
Priority to US13/961,011 priority patent/US8957529B2/en
Application granted granted Critical
Publication of KR101392888B1 publication Critical patent/KR101392888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

본 발명은 3차원 반도체의 전원전압 공급 장치에 관한 것이다. 본 발명에 따르면, 복수의 제1 TSV(Through Silicon Via) 및 제2 TSV가 각각 형성되고 상기 제1 TSV 간 및 상기 제2 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서, 상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고, 상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 최상층 집적 회로에 형성된 제2 TSV의 상부와 연결되는 3차원 반도체의 전원전압 공급 장치를 제공한다.
상기 3차원 반도체의 전원전압 공급 장치에 따르면, 각 집적 회로에 대해 외부 전원 전압이 공급되는 집적 회로와 외부 접지 전원이 공급되는 집적 회로를 달리하여, 각 집적 회로 상에서 전원 전압과 접지 전원 사이의 전압차를 동일하게 하고 집적 회로의 동작 성능 차이를 줄이며 전체 시스템의 동작 성능을 향상시키는 이점이 있다.

Description

３차원 반도체의 전원전압 공급 장치{Power supply apparatus for three dimensional Semiconductor}
본 발명은 3차원 반도체의 전원전압 공급 장치에 관한 것으로서, 보다 상세하게는 적층 구조로 형성된 집적 회로들의 동작 성능을 향상시키는 3차원 반도체의 전원전압 공급 장치에 관한 것이다.
일반적으로 집적 회로에는 복수의 패드가 형성되어 있다 이러한 패드들은 외부 신호의 출력 및 입력이 이루어지며 전원 전압과 접지 전원이 공급된다.
도 1은 종래의 일반적인 집적 회로의 개념도이다. 집적 회로의 패드는 와이어 본딩을 통하여 외부 PCB 라인과 연결되며 이는 2차원 반도체 기술이라고 한다. 이러한 도 1의 단일 칩은 다른 칩과의 통신을 통해 전체 전자 시스템의 일부분으로서의 역할을 하게 된다.
도 2는 도 1과 같은 두 집적 회로가 2차원 반도체 기술로 통신하는 방식을 나타낸다. 이 방법의 경우 신호 경로 상의 PCB 라인 및 와이어는 통신 속도가 낮을 때는 큰 문제가 없지만, 통신 속도가 증가할수록 기생 성분인 인덕턴스, 커패시턴스, 인접선로 간의 전/자기적 결합(Coupling)에 의해 신호 왜곡이 발생한다.
이를 개선하기 위한 방법으로 여러 개의 칩을 적층 구조로 쌓아 형성하는 3차원 반도체 기술로 MCP(Multi-Chip Package) 기술이 있다. 도 3은 종래의 3차원 반도체 기술 중의 하나인 MCP 기술의 개념도이다. 각 칩에 위치하는 패드가 외부로 드러나도록 적층되며 각 칩의 패드는 본딩 와이어를 통하여 서로 통신한다.
이러한 MCP 기술은 도 2에 비해 신호 전달을 위한 PCB 라인 경로가 크게 짧아져 통신 속도를 향상시키고 시스템 크기가 줄어들지만, 본딩 와이어의 길이가 길어져 본딩 와이어에 의한 인덕턴스 및 자기적 결합 등으로 인하여 예상치 못한 신호 왜곡이 종종 발생하는 문제가 있다.
이를 해결하기 위한 방법으로 TSV(Through Silicon Via) 기술이 있다. TSV 기술은 반도체 기판 재료인 실리콘에 수직으로 관통하는 전극을 형성하여 신호전달 경로를 제공한다. TSV 방식을 이용한 배경 기술은 국내공개특허 제2012-0000178호에 개시되어 있다.
도 4는 종래에 따른 TSV 기술의 개념도이다. TSV 기술은 MCP 기술과는 달리 적층되는 모든 칩의 패드가 외부로 드러나지 않으며, 도 4의 단면도와 같이 각 칩의 패드가 비아(via) 및 범프(bump)를 통해 다른 칩의 패드와 서로 연결된다. TSV 기술은 본딩 와이어가 원천적으로 제거되고 PCB 라인 역시 신호 전달 경로에서 제거되므로, 기존의 본딩 와이어 및 PCB 라인에 의한 기생 성분이 원천적으로 제거되고 통신 속도의 향상을 꾀할 수 있다.
도 5는 도 4의 집적 회로에 전원 전압과 접지 전원이 공급되는 개념도이다. 우측 단면도의 경우 비아의 하부 패드의 도시는 생략한 것이다. 최하층의 제4 집적 회로(4)는 제1 하부패드(44)에 의하여 제1 PCB 라인(6)과 연결되며, 제1 PCB 라인(6)은 전원 전압(VDD)을 공급한다. 제4 집적 회로(4)는 제2 하부패드(45)에 의하여 제2 PCB 라인(7)과 연결되며, 제2 PCB 라인(7)은 접지 전원(GND)을 공급한다. 따라서, 제4 집적 회로(4)는 제1 하부패드(44)를 통해 외부 전원 전압(VDD)을 공급받고, 제2 하부패드(5)를 통해 외부 접지 전원(GND)을 공급받는다.
제3 집적 회로(3)의 제1 하부패드(34)는 범프를 통해 제4 집적 회로(4)의 제1 상부패드(41)와 연결되어 전원 전압을 공급받고, 제3 집적 회로(3)의 제2 하부패드(35)는 범프를 통해 제4 집적 회로(4)의 제2 상부패드(42)와 연결되어 접지 전원과 연결된다. 다른 집적 회로 역시 이와 동일한 방법으로 연결되어 있다.
도 6은 도 5의 문제점을 설명하는 도면이다. 도 6의 (a)는 도 5의 구성을 간단히 등가 회로로 나타낸 것이다. A1~A4 및 B1~B4는 도 5에서 각 TSV 부분의 노드에 해당된다. 도 6의 (b), (c)는 각 노드에서 관측되는 전압에 해당된다.
제4 집적 회로(4)는 외부 전원 전압(VDD)(6)을 직접적으로 공급받는 반면, 제1 집적 회로(1)는 다른 집적 회로(4,3,2)를 경유하여 간접적으로 공급받는다. 각 집적 회로를 지날 때마다 범프 및 TSV에 기생하는 저항 성분(도 6의 16번 부호 참조)으로 인해 제1 집적 회로(1)에 인가된 전원 전압은 도 6의 (b)와 같이 제4 집적 회로(4)에 공급된 전원 전압에 비하여 낮은 전압 수준으로 형성된다. 또한, 제1 집적 회로(1)에 인가되는 접지 전원은 도 6의 (c)와 같이 제4 집적 회로(4)에 공급된 실제 접지 전원보다 높은 전압 수준으로 형성된다. 상부 집적 회로로 갈수록 VDD의 전압 수준은 감소하고 GND의 전압 수준은 증가하므로 최상부 집적 회로로 갈수록 전원 전압과 접지 간의 전압차가 줄어들게 된다. 그 결과, 각 집적 회로가 동일한 전압차를 형성할 수 없다. 이렇게 전압차가 낮아지는 경우 집적 회로의 동작 성능이 열화되는 문제점이 있다.
본 발명은 TSV 기술에 따른 적층 구조로 형성된 각 집적 회로에 대하여 각 집적 회로 상에서 전원 전압과 접지 전원 사이의 전압차를 동일하게 하여 동작 성능을 높일 수 있는 3차원 반도체의 전원전압 공급 장치를 제공하는데 목적이 있다.
본 발명의 실시예에 따른 전원전압 공급 장치는, 복수의 제1 TSV(Through Silicon Via) 및 제2 TSV가 각각 형성되고 상기 제1 TSV 간 및 상기 제2 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서, 상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고, 상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 최상층 집적 회로에 형성된 제2 TSV의 상부와 연결되는 3차원 반도체의 전원전압 공급 장치를 제공한다.
여기서, 상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압일 수 있다.
또한, 상기 제2 PCB 라인은 상기 최상층 집적 회로에 형성된 제2 TSV의 상부와 와이어로 연결되어 있을 수 있다.
또한, 상기 제1 PCB 라인의 상부와 상기 최하층 집적 회로의 제1 TSV의 하부 사이는 범프(bump)로 연결되며, 상기 최하층 집적 회로의 제2 TSV의 하부와 상기 PCB 사이의 이격 공간에는 상기 범프의 높이에 대응하는 지지체가 구비될 수 있다.
그리고, 본 발명의 실시예에 따른 전원전압 공급 장치는, 복수의 제1 TSV, 제2 TSV 및 제3 TSV가 각각 형성되고 상기 제1 TSV 간, 상기 제2 TSV 간 및 상기 제3 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서, 상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고, 상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 상기 최하층 집적 회로에 형성된 제3 TSV의 하부와 연결되고, 최상층 집적 회로에 형성된 제2 TSV와 제3 TSV의 상부는 서로 전도성 물질로 연결되어 있는 3차원 반도체의 전원전압 공급 장치를 제공한다.
여기서, 상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압일 수 있다.
또한, 상기 전도성 물질은 상기 최상층 집적 회로의 상면에서 상기 제2 TSV와 제3 TSV의 상부를 서로 연결하는 전도성 패드일 수 있다.
또한, 상기 제1 PCB 라인의 상부와 상기 최하층 집적 회로의 제1 TSV의 하부 사이, 및 상기 제2 PCB 라인의 상부와 상기 최하층 집적 회로의 제3 TSV의 하부 사이는 각각 범프로 연결되며, 상기 최하층 집적 회로의 제2 TSV의 하부와 상기 PCB 사이의 이격 공간에는 상기 범프의 높이에 대응하는 지지체가 구비될 수 있다.
그리고, 본 발명의 실시예에 따른 전원전압 공급 장치는, 복수의 제1 TSV 및 제2 TSV가 각각 형성되고 상기 제1 TSV 간 및 상기 제2 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 대하여, 상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고, 상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 상기 최하층 집적 회로에 형성된 제2 TSV의 하부와 연결되며, 상기 제1 PCB 라인은 최상층 집적 회로에 형성된 제1 TSV의 상부와 제1 와이어로 연결되고, 상기 제2 PCB 라인은 상기 최상층 집적 회로에 형성된 제2 TSV의 상부와 제2 와이어로 연결되어 있을 수 있다.
여기서, 상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압일 수 있다.
본 발명에 따른 3차원 반도체의 전원전압 공급 장치에 따르면, TSV 기술에 따른 적층 구조로 형성된 각 집적 회로에 대하여 각 집적 회로 상에서 전원 전압과 접지 전원 사이의 전압차를 동일하게 하여 동작 성능을 높일 수 있는 이점이 있다.
즉, 본 발명은 각 집적 회로에 대해 외부 전원 전압이 공급되는 집적 회로와 외부 접지 전원이 공급되는 집적 회로를 달리하여, 각 집적 회로 상에서 전원 전압과 접지 전원 사이의 전압차를 동일하게 하고 집적 회로의 동작 성능 차이를 줄이며 전체 시스템의 동작 성능을 향상시킨다.
도 1은 종래의 일반적인 집적 회로의 개념도이다.
도 2는 도 1과 같은 두 집적 회로가 2차원 반도체 기술로 통신하는 방식을 나타낸다.
도 3은 종래의 3차원 반도체 기술 중의 하나인 MCP 기술의 개념도이다.
도 4는 종래에 따른 TSV 기술의 개념도이다.
도 5는 도 4의 집적 회로에 전원 전압과 접지 전원이 공급되는 개념도이다.
도 6은 도 5의 문제점을 설명하는 도면이다.
도 7은 본 발명의 제1 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다.
도 8은 도 7에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다.
도 9는 본 발명의 제2 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다.
도 10은 도 9에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다.
도 11은 본 발명의 제3 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다.
도 12는 도 11에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다.
도 13은 본 발명의 제4 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다.
도 14는 도 13에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다.
도 15는 본 발명의 제5 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 7은 본 발명의 제1 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다. 이러한 제1 실시예의 경우 복수의 집적 회로(110,120,130,140)는 PCB(미도시) 상에 실장되어 있으며 TSV(Through Silicon Via) 방식에 따른 적층 구조를 형성하고 있다.
각 집적 회로(110,120,130,140)는 적층 구조를 위한 제1 TSV(A) 및 제2 TSV(B)가 각각 형성되어 있으며, 제1 TSV(A) 간 및 상기 제2 TSV(B) 간이 범프(bump)를 통해 연결되도록 적층된다. 도 7의 경우 개별 집적 회로마다 제1 TSV(A) 및 제2 TSV(B)는 1개씩 형성된 것으로 도시되어 있으나, 각 집적 회로 층에 대해 복수 개로 형성될 수도 있다.
PCB 상에는 제1 전압을 공급하는 제1 PCB 라인(150)과 제2 전압을 공급하는 제2 PCB 라인(160)이 각각 형성되어 있다. 이러한 제1 실시예의 경우, 제1 PCB 라인(150)에 의한 공급 전압인 제1 전압은 전원 전압(VDD)이고 제2 PCB 라인(160)에 의한 공급 전압인 제2 전압은 접지 전원(GND)인 경우이다.
여기서, 제1 PCB 라인(150)은 상기 복수의 집적 회로(110,120,130,140)들 중 최하층 집적 회로(140)에 형성된 제1 TSV(A4)의 하부(또는 하부패드)와 연결된다. 더 상세하게는, 제1 PCB 라인(150)의 상부는 최하층 집적 회로(140)의 제1 TSV(A4) 하부와 범프(180)(bump)를 통해 연결되어 있다. 또한, 제2 PCB 라인(160)은 최상층 집적 회로(110)에 형성된 제2 TSV(B1)의 상부(또는 상부패드)와 본딩 와이어(180)로 연결된다.
최하층 집적 회로(140)의 제2 TSV(B4)의 하부와 PCB 사이의 이격 공간에는 범프(180)의 높이에 대응하는 지지체(190)가 구비된다. 지지체(190)는 이격 공간을 지지하고 구조적 안정성을 보강하는 역할로서 전기 전도성이 없는 절연재질로 형성될 수 있다. 도 7의 경우 지지체(190)가 제1 PCB 라인(150) 상에 구비된 것이나 PCB를 구성하는 유전체 상부 혹은 다른 종류의 신호 라인 상에 구비될 수도 있다.
도 8은 도 7에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다. 도 8의 (a)는 도 7의 구조를 간단히 등가 회로로 도시한 것으로서, A1 내지 A4는 도 7에서 각 층별 제1 TSV 부분의 노드이고, B1 내지 B4는 각 층별 제2 TSV 부분의 노드에 해당된다. 도 8의 (b)는 집적 회로별 각 노드(A1 내지 A4)에서 관측되는 전원 전압이고, (c)는 집적 회로별 각 노드(B1 내지 B4)에서 관측되는 접지 전압이다.
이러한 제1 실시예의 경우, 전원 전압(VDD)이 최하층 집적 회로(140)의 제1 TSV(A4)에 직접 연결되어 있어서, 최상층 집적 회로(110)는 그 하부의 집적 회로(120~140)를 통하여(경유하여) 전원 전압을 공급받는다. 따라서, 각 집적 회로별 전원 전압의 전압 수준은 도 8의 (b)에서와 같이 상부 집적 회로로 갈수록 낮아지는 특성이 있다.
또한, 접지 전원(GND)은 최상층 집적 회로(110)의 제2 TSV(B1)에 직접 연결되어 있어, 최하층 집적 회로(140)의 접지 노드는 그 상부의 집적 회로(110~130)들을 통하여(경유하여) 연결된다. 따라서, 각 집적 회로별 접지 전압의 전압 수준은 도 8의 (c)에서와 같이 하부 집적 회로로 갈수록 높아지는 특성이 있다. 이는 실제 접지 전원이 인가된 지점과 멀어질수록 접지 전압의 전압 수준이 높아지기 때문이다. 이러한 특성은 기존 도 5의 구조에 따른 전압 특성인 도 6의 특성과는 대조적인 결과를 나타냄을 알 수 있다. 도 5의 구조는 도 6과 같이 상부 집적 회로로 갈수록 전원 전압과 접지 전원의 전압 차가 작아지는 문제점이 있었다.
결론적으로, 도 7의 제1 실시예의 경우는, 비록 각 집적 회로 별로 전원 전압의 수준이 달라지고 접지 전압의 수준이 달라지지만, 종래 기술(도 5)과는 달리 각 집적 회로 내에서 '전원 전압과 접지 전압 간의 전압차'가 상대적으로 일정하게 유지될 수 있는 이점이 있다. 이로 인해 종래와 달리 각 집적 회로의 동작 성능의 차이가 줄어들며 전체 시스템의 동작 성능을 기존보다 향상시킬 수 있다.
도 9는 본 발명의 제2 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다. 도 9는 도 7과는 구조적으로 대칭을 이루고 있다. 이러한 제2 실시예는 앞서 제1 실시예와 그 기본 원리는 동일하다.
도 9를 참조하면, 각 집적 회로(210,220,230,240)는 적층 구조를 위한 제1 TSV(A) 및 제2 TSV(B)가 각각 형성되어 있다. 제2 실시예의 경우 제1 PCB 라인(250)과 제2 PCB 라인(260)의 위치가 앞서의 경우와 서로 반대이다. 또한, 제2 실시예는 제1 실시예와는 반대로, 제1 PCB 라인(250)에서 공급하는 제1 전압은 접지 전원(GND)이고, 제2 PCB 라인(260)에서 공급하는 제2 전압은 전원 전압인 예이다.
제1 PCB 라인(250)은 최하층 집적 회로(240)에 형성된 제1 TSV(A4)의 하부(또는 하부패드)와 범프(280)로 연결된다. 또한, 제2 PCB 라인(260)은 최상층 집적 회로(210)에 형성된 제2 TSV(B1)의 상부(또는 상부패드)와 본딩 와이어(280)로 연결된다. 그리고, 최하층 집적 회로(240)의 제2 TSV(B4) 하부 공간에는 지지체(290)가 구비된다.
도 10은 도 9에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다. 도 10의 (a)는 도 9의 집적 회로별 각 노드(B1 내지 B4)에서 관측되는 전원 전압이고, (b)는 집적 회로별 각 노드(A1 내지 A4)에서 관측되는 접지 전압이다.
도 9의 경우, 전원 전압(VDD)은 최상층 집적 회로(210)의 제2 TSV(B1)을 통해 입력되므로 도 10의 (a)와 같이 하부 집적 회로로 갈수록 전원 전압의 전압 수준은 떨어진다. 또한, 접지 전원(GND)은 최하층 집적 회로(240)의 제1 TSV(A4)을 통해 직접 입력되므로 도 10의 (b)와 같이 상부 집적 회로로 갈수록 접지 전원의 전압 수준은 증가한다. 따라서, 제2 실시예 또한 비록 각 집적 회로 별로 전원 전압의 수준이 달라지고 접지 전압의 수준이 달라지지만, 각 집적 회로 내에서 '전원 전압과 접지 전압 간의 전압차'가 상대적으로 일정하게 유지될 수 있다.
도 11은 본 발명의 제3 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다. 이러한 제3 실시예는 본딩 와이어를 사용하지 않고 본 발명에 의한 기술을 달성하는 실시예에 해당된다.
도 11은 도 7의 제1 실시예를 약간 변형한 것이다.각각의 집적 회로(310,320,330,340)에는 제1 TSV(A), 제2 TSV(B) 이외에도 제3 TSV(C)가 각각 형성되어 있으며, 제1 TSV(A) 간, 제2 TSV(B) 간 및 제3 TSV(C) 간이 각각 범프(bump)를 통해 연결되도록 적층된다. 여기서, 각 층별로 제1 TSV(A), 제2 TSV(B), 제3 TSV(C)은 복수 개로 형성될 수 있다.
PCB 상에는 제1 전압을 공급하는 제1 PCB 라인(350)과 제2 전압을 공급하는 제2 PCB 라인(360)이 각각 형성되어 있다. 이러한 제3 실시예는 도 7의 제1 실시예와 같이 제1 PCB 라인(350)에 공급되는 제1 전압이 전원 전압(VDD)이고 제2 PCB 라인(360)에 공급되는 제2 전압이 접지 전원(GND)인 경우이다.
여기서, 제1 PCB 라인(350)의 상부는 최하층 집적 회로(340)에 형성된 제1 TSV(A4)의 하부(또는 하부패드)와 범프(380)를 통해 연결되어 있으며, 이는 앞서 제1 실시예의 경우와 동일한 구조이다. 제2 PCB 라인(360)의 상부는 최하층 집적 회로(340)에 형성된 제3 TSV(C4)의 하부(또는 파부패드)와 범프(385)를 통해 연결되어 있다.
그리고, 최상층 집적 회로(310)에 형성된 제2 TSV(B1)와 제3 TSV(C1)의 상부(또는 상부 패드)는 서로 전도성 물질로 연결되어 있다. 여기서, 전도성 물질은 최상층 집적 회로(310)의 상면에서 제2 TSV(B1)와 제3 TSV(C1)의 상부를 서로 연결하는 전도성 패드(P)에 해당된다. 이러한 제3 실시예 또한 제1 실시예와 같이 최하층 집적 회로(340)의 제2 TSV(B4)의 하부와 PCB 사이의 이격 공간 상에, 범프(380)의 높이에 대응하는 지지체(390)가 구비되어 있다.
도 12는 도 11에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다. 도 12의 (a)는 도 11의 구조를 간단히 등가 회로로 도시한 것으로서, A1 내지 A4, B1 내지 B4는 도 11에서 각 층별 제1 TSV 부분, 제2 TSV 부분의 노드에 각각 해당된다. 도 12의 (b)는 집적 회로별 각 노드(A1 내지 A4)에서 관측되는 전원 전압이고, (c)는 집적 회로별 각 노드(B1 내지 B4)에서 관측되는 접지 전압이다.
이러한 제3 실시예의 경우, 외부 전원 전압(VDD)은 최하층 집적 회로(340)를 통하여 직접적으로 공급되므로, 도 12의 (b)와 같이 상부 집적 회로로 갈수록 전원 전압의 전압 수준이 낮아지는 특성이 있다.
접지 전원(GND)은 최하층 집적 회로(340)에서 최상층 집적 회로(310)로 연결된 다음 다시 최하층 집적 회로(340)로 내려오면서 각 집적 회로(310~340)의 접지 노드를 연결하는 방식이다. 이 경우, 도 12의 (c)와 같이 최상층 집적 회로(310)의 접지 단이 가장 낮은 전압 수준을 가지며 최하층 집적 회로(340)의 접지 단이 가장 높은 전압 수준을 가지게 된다.
제3 실시예 또한 각 집적 회로별로 전원 전압의 수준이 달라지고 접지 전압의 수준이 달라지지만, 각 집적 회로 내에서 '전원 전압과 접지 전압 간의 전압차'가 상대적으로 일정하게 유지될 수 있다. 즉, 도 11과 같은 제3 실시예의 구조는 도 7의 제1 실시예 구조와 동일한 특성 및 효과를 가진다.
다만, 제3 실시예가 제1 실시예와 다른 점은, 접지 노드가 각 집적 회로로 연결되기 이전에 최하층 집적 회로(340)로부터 최상층 집적 회로(310)로 우선적으로 연결되어야 하므로, 집적 회로 전체적으로 접지 전원의 전압 수준이 그에 대응하는 양만큼 증가한다는 점이다. 이는 도 12의 (c)에 표시된 GND 선이 실선에서 점선 기준으로 상향(화살표 방향으로) 이동한 것을 통해 알 수 있다.
도 13은 본 발명의 제4 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다. 도 13은 도 11과는 구조적으로 대칭을 이루고 있다. 이러한 제4 실시예는 앞서 제3 실시예와 그 기본 원리는 동일하다.
각 집적 회로(410,420,430,440)는 적층 구조를 위한 제1 TSV(A), 제2 TSV(B), 제3 TSV(C)가 각각 형성되어 있다. 제4 실시예의 경우 제1 PCB 라인(450)과 제2 PCB 라인(460)의 위치가 앞서 제3 실시예의 경우와 서로 반대이다. 또한, 제4 실시예의 경우 제3 실시예와는 반대로, 제1 PCB 라인(450)에서 공급하는 제1 전압은 접지 전원(GND)이고, 제2 PCB 라인(460)에서 공급하는 제2 전압은 전원 전압인 예이다.
제1 PCB 라인(450)은 최하층 집적 회로(440)에 형성된 제1 TSV(A4)의 하부(또는 하부패드)와 범프(480)를 통해 연결된다. 제2 PCB 라인(460)은 최하층 집적 회로(440)에 형성된 제3 TSV(C4)의 하부(또는 하부패드)와 범프(485)를 통해 연결되어 있다. 그리고, 최상층 집적 회로(410)에 형성된 제2 TSV(B1)와 제3 TSV(C1)의 상부는 전도성 패드(P)로 연결되어 있다. 최하층 집적 회로(440)의 제2 TSV(B4)의 하부와 PCB 사이의 이격 공간 상에는 지지체(490)가 구비된다.
도 14는 도 13에 따른 각 집적 회로에 걸리는 전압 특성을 나타낸다. 도 14의 (a)는 도 13의 집적 회로별 각 노드(C1 내지 C4)에서 관측되는 전원 전압이고, (b)는 집적 회로별 각 노드(A1 내지 A4)에서 관측되는 접지 전압이다.
이러한 제4 실시예의 경우, 접지 전원(GND)은 최하층 집적 회로(440)를 통하여 직접적으로 공급되므로, 도 14의 (b)와 같이 상부 집적 회로로 갈수록 접지 전압의 전압 수준이 높아지는 특성이 있다.
또한, 전원 전압(VDD)은 최하층 집적 회로(440)에서 최상층 집적 회로(410)로 연결된 다음 다시 최하층 집적 회로(440)로 내려오면서 각 집적 회로(410~440)의 전원 노드를 연결하는 방식이다. 따라서, 도 14의 (b)와 같이 최상층 집적 회로(310)의 전원 전압이 가장 높은 전압 수준을 가지고, 하부 집적 회로로 갈수록 전원 전압의 전압 수준이 낮아지는 특성이 있다.
즉, 제4 실시예 또한 각 집적 회로별로 전원 전압의 수준이 달라지고 접지 전압의 수준이 달라지지만, 각 집적 회로 내에서 '전원 전압과 접지 전압 간의 전압차'가 상대적으로 일정하게 유지될 수 있다. 즉, 도 13의 제4 실시예 구조는 도 7의 제2 실시예 구조와 동일한 특성 및 효과를 가진다.
다만, 도 9의 제2 실시예와 다른 점은, 전원 전압 노드가 각 집적 회로로 연결되기 이전에 최하층 집적 회로(340)로부터 최상층 집적 회로(310)로 우선적으로 연결되어야 하므로, 집적 회로 전체적으로 전원 전압의 전압 수준이 그에 대응하는 양만큼 감소한다는 점이다. 이는 도 14의 (a)에 표시된 VDD 선이 실선에서 점선 기준으로 하향(화살표 방향으로) 이동한 것을 통해 알 수 있다.
도 15는 본 발명의 제5 실시예에 따른 3차원 반도체의 전원전압 공급 장치의 단면도이다. 이러한 제5 실시예의 경우 복수의 집적 회로(510,520,530,540)는 PCB(미도시) 상에 실장되며 적층 구조를 위한 제1 TSV(A) 및 제2 TSV(B)가 각각 형성되어 있으며, 제1 TSV(A) 간 및 제2 TSV(B) 간이 범프(bump)를 통해 연결되도록 적층된다.
PCB 상에는 제1 전압을 공급하는 제1 PCB 라인(550)과 제2 전압을 공급하는 제2 PCB 라인(560)이 각각 형성되어 있다. 이러한 제5 실시예는 제1 PCB 라인(550)을 통해 공급되는 제1 전압이 전원 전압(VDD)이고, 제2 PCB 라인(560)을 통해 공급되는 제2 전압이 접지 전원(GND)인 경우이다. 물론, 그 반대인 경우도 가능하다.
여기서, 상기 제1 PCB 라인(550)의 상부는 최하층 집적 회로(540)에 형성된 제1 TSV(A4)의 하부(또는 하부 패드)와 범프(580)를 통해 연결된다. 또한, 제1 PCB 라인(550)은 최상층 집적회로(510)에 형성된 제1 TSV(A1)의 상부(또는 상부 패드)와 제1 와이어(570)(본딩 와이어)로 연결되어 있다.
마찬가지로, 제2 PCB 라인(560)의 상부는 최하층 집적 회로(540)에 형성된 제2 TSV(B4)의 하부(또는 하부 패드)와 범프(585)를 통해 연결된다. 또한, 제2 PCB 라인(560)은 최상층 집적 회로(510)에 형성된 제2 TSV(B1)의 상부(또는 상부 패드)와 제2 와이어(575)(본딩 와이어)로 연결되어 있다.
이러한 제5 실시예의 경우는, 앞서 제1 내지 제4 실시예와는 달리 적층 구조로 형성된 각각의 집적 회로(510~540)에 외부 전원 전압(VDD) 및 외부 접지(GND)를 연결함에 있어, 본딩 와이어를 이용한 방식 및 TSV를 이용한 방식 중 어느 하나의 방식만을 사용하지 않고 두 방식을 동시에 사용하는 실시예이다.
즉, 외부 전원 전압(VDD)은 제1 PCB 라인(550)을 통하여 최하부 집적 회로(540)에 직접적으로 연결됨과 동시에 본딩 와이어(570)를 통하여 최상부 집적 회(510)로와도 직접적으로 연결 되도록 구성된다. 이 경우 적층 구조를 형성하고 있는 각 집적 회로(510~540)에 고르게 전원 전압(VDD)이 인가될 수 있다. 외부 접지의 경우도 이와 마찬가지로 제2 PCB Line(560)을 통하여 최하부 집적 회로(540)에 직접적으로 연결됨과 동시에 본딩 와이어(575)를 통하여 최상부 집적 회로(510)와도 직접적으로 연결 되도록 구성된다. 이 경우도 적층 구조를 형성하고 있는 각 집적 회로(510~540)에 고르게 접지 전원(GND)이 인가될 수 있다.
이상과 같은 본 발명에 따른 3차원 반도체의 전원전압 공급 장치에 따르면, 3차원 반도체의 일종인 TSV 기술을 이용하고 적층 구조로 형성된 집적 회로들 상에 외부 전원 전압이 공급되는 집적 회로와 외부 접지 전원이 연결되는 집적 회로를 서로 달리 구분하여 각 집적 회로 상에서 전원 전압과 접지 전원 사이의 전압 차이를 동일하게 형성시킬 수 있어 각 집적 회로의 동작 성능이 동일해지는 이점이 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110,120,130,140: 집적 회로 150,250,350,450,550: 제1 PCB 라인
160,260,360,460,560: 제2 PCB 라인 170,270,570,575: 와이어
180,280,380,385,480,485: 범프 190,290,390,490: 지지체
210,220,230,240: 집적 회로 310,320,330,340: 집적 회로
410,420,430,440: 집적 회로 310,320,330,340: 집적 회로

Claims (10)

  1. 복수의 제1 TSV(Through Silicon Via) 및 제2 TSV가 각각 형성되고 상기 제1 TSV 간 및 상기 제2 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서,
    상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고,
    상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 최상층 집적 회로에 형성된 제2 TSV의 상부와 연결되며,
    상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압인 3차원 반도체의 전원전압 공급 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제2 PCB 라인은 상기 최상층 집적 회로에 형성된 제2 TSV의 상부와 와이어로 연결되어 있는 3차원 반도체의 전원전압 공급 장치.
  4. 청구항 3에 있어서,
    상기 제1 PCB 라인의 상부와 상기 최하층 집적 회로의 제1 TSV의 하부 사이는 범프(bump)로 연결되며,
    상기 최하층 집적 회로의 제2 TSV의 하부와 상기 PCB 사이의 이격 공간에는 상기 범프의 높이에 대응하는 지지체가 구비되는 3차원 반도체의 전원전압 공급 장치.
  5. 복수의 제1 TSV, 제2 TSV 및 제3 TSV가 각각 형성되고 상기 제1 TSV 간, 상기 제2 TSV 간 및 상기 제3 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서,
    상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고,
    상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 상기 최하층 집적 회로에 형성된 제3 TSV의 하부와 연결되고,
    최상층 집적 회로에 형성된 제2 TSV와 제3 TSV의 상부는 서로 전도성 물질로 연결되어 있으며,
    상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압인 3차원 반도체의 전원전압 공급 장치.
  6. 삭제
  7. 청구항 5에 있어서,
    상기 전도성 물질은 상기 최상층 집적 회로의 상면에서 상기 제2 TSV와 제3 TSV의 상부를 서로 연결하는 전도성 패드인 3차원 반도체의 전원전압 공급 장치.
  8. 청구항 7에 있어서,
    상기 제1 PCB 라인의 상부와 상기 최하층 집적 회로의 제1 TSV의 하부 사이, 및 상기 제2 PCB 라인의 상부와 상기 최하층 집적 회로의 제3 TSV의 하부 사이는 각각 범프로 연결되며,
    상기 최하층 집적 회로의 제2 TSV의 하부와 상기 PCB 사이의 이격 공간에는 상기 범프의 높이에 대응하는 지지체가 구비되는 3차원 반도체의 전원전압 공급 장치.
  9. 복수의 제1 TSV 및 제2 TSV가 각각 형성되고 상기 제1 TSV 간 및 상기 제2 TSV 간이 연결되도록 적층되며 PCB 상에 실장되는 복수의 집적 회로들에 있어서,
    상기 PCB 상에 형성되어 제1 전압을 공급하는 제1 PCB 라인은 상기 복수의 집적 회로들 중 최하층 집적 회로에 형성된 제1 TSV의 하부와 연결되고,
    상기 PCB 상에 형성되어 제2 전압을 공급하는 제2 PCB 라인은 상기 최하층 집적 회로에 형성된 제2 TSV의 하부와 연결되며,
    상기 제1 PCB 라인은 최상층 집적 회로에 형성된 제1 TSV의 상부와 제1 와이어로 연결되고,
    상기 제2 PCB 라인은 상기 최상층 집적 회로에 형성된 제2 TSV의 상부와 제2 와이어로 연결되어 있으며,
    상기 제1 전압은 전원 전압 또는 접지 전원이고 상기 제2 전압은 접지 전원 또는 전원 전압인 3차원 반도체의 전원전압 공급 장치.
  10. 삭제
KR1020120131050A 2012-11-19 2012-11-19 ３차원 반도체의 전원전압 공급 장치 KR101392888B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120131050A KR101392888B1 (ko) 2012-11-19 2012-11-19 ３차원 반도체의 전원전압 공급 장치
US13/961,011 US8957529B2 (en) 2012-11-19 2013-08-07 Power voltage supply apparatus for three dimensional semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131050A KR101392888B1 (ko) 2012-11-19 2012-11-19 ３차원 반도체의 전원전압 공급 장치

Publications (1)

Publication Number Publication Date
KR101392888B1 true KR101392888B1 (ko) 2014-05-08

Family

ID=50727166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120131050A KR101392888B1 (ko) 2012-11-19 2012-11-19 ３차원 반도체의 전원전압 공급 장치

Country Status (2)

Country Link
US (1) US8957529B2 (ko)
KR (1) KR101392888B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530491B1 (ko) * 2014-08-18 2015-06-22 숭실대학교산학협력단 칩 간 무선 전송을 위한 무선 칩

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087273A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 電子デバイス及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR101001635B1 (ko) * 2008-06-30 2010-12-17 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 반도체 패키지 및 적층반도체 패키지의 하나의 반도체 칩 선택 방법
KR101130313B1 (ko) 2010-06-25 2012-03-26 한국기계연구원 전기도금을 이용한 적층 칩의 접합 방법
JP2012230961A (ja) * 2011-04-25 2012-11-22 Elpida Memory Inc 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087273A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 電子デバイス及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530491B1 (ko) * 2014-08-18 2015-06-22 숭실대학교산학협력단 칩 간 무선 전송을 위한 무선 칩
US9425865B2 (en) 2014-08-18 2016-08-23 Soongsil University Research Consortium Techno-Park Wireless chip for chip-to-chip wireless transfer

Also Published As

Publication number Publication date
US20140138798A1 (en) 2014-05-22
US8957529B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
US10347552B2 (en) Semiconductor device
TWI436469B (zh) 多晶片模組的改良電性連接
KR100843137B1 (ko) 반도체 소자 패키지
US7615869B2 (en) Memory module with stacked semiconductor devices
US20100052111A1 (en) Stacked-chip device
US8581419B2 (en) Multi-chip stack structure
US20140021591A1 (en) Emi shielding semiconductor element and semiconductor stack structure
US9006907B2 (en) Distributed on-chip decoupling apparatus and method using package interconnect
US10784202B2 (en) High-density chip-to-chip interconnection with silicon bridge
US9299685B2 (en) Multi-chip package having a logic chip disposed in a package substrate opening and connecting to an interposer
JP6802146B2 (ja) 同軸配線を備える集積デバイス
JP7228532B2 (ja) 低クロストークの垂直接続インターフェース
KR101717982B1 (ko) 커플링 도전 패턴을 포함하는 반도체 장치
KR101392888B1 (ko) ３차원 반도체의 전원전압 공급 장치
US20200381347A1 (en) Semiconductor package
CN106054057A (zh) 用于检测半导体芯片的插入器件
WO2012058074A2 (en) Thermal isolation in 3d chip stacks using gap structures and contactless communications
CN102468270B (zh) 包括内部互连结构的半导体装置
US9831225B2 (en) Low-impedance power delivery for a packaged die
JPWO2013153742A1 (ja) 半導体装置
KR101212794B1 (ko) 반도체 패키지 및 이의 제조 방법
US8405214B2 (en) Semiconductor package structure with common gold plated metal conductor on die and substrate
US20240055365A1 (en) Electronic device
JP2011187668A (ja) 半導体装置
KR101225193B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6