KR101130313B1

KR101130313B1 - 전기도금을 이용한 적층 칩의 접합 방법

Info

Publication number: KR101130313B1
Application number: KR20100060368A
Authority: KR
Inventors: 유중돈; 김선락; 박아영; 이재학; 송준엽
Original assignee: 한국기계연구원; 한국과학기술원
Priority date: 2010-06-25
Filing date: 2010-06-25
Publication date: 2012-03-26
Also published as: KR20120000178A

Abstract

이 발명은 전기도금 공정을 이용하여 TSV(Through-Silicon Via)가 가공된 복수의 칩이 적층된 적층 칩을 접합하는 방법에 관한 것으로서, 복수의 칩을 정렬한 상태에서 전기도금 공정을 이용하여 TSV 주위를 도금하여 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합한다. 이 발명은 전기도금을 이용하여 TSV가 형성된 적층 칩의 금속 범프를 동시에 접합할 수 있으므로 가공 공정이 단순하고 생산성이 높은 장점이 있다. 또한, 이 발명은 저온에서 도금에 의해 접합부를 형성함에 따라 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있고, 전기도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다.

Description

전기도금을 이용한 적층 칩의 접합 방법{Bonding Method Of Stack Chip Using Electroplating}

이 발명은 반도체 칩의 집적도를 향상시키기 위한 적층 칩의 접합 방법에 관한 것으로서, 더욱 상세하게는 실리콘 관통전극(Through-Silicon Via, 이하, "TSV"라 함)이 형성된 실리콘 칩을 적층한 후, 전기도금 공정을 이용하여 적층된 실리콘 칩의 TSV 사이에 금속 접합부를 형성하여 접합하는 전기도금을 이용한 적층 칩 및 그 접합 방법에 관한 것이다.

최근 전자제품의 소형화와 고성능화 추세에 따라 반도체 칩의 집적밀도가 높아지고 있으며, 이와 같은 추세를 만족시키기 위하여 복수의 칩을 높이 방향으로 적층시킨 3차원 형상의 적층 칩을 사용하고 있다. 이러한 적층 칩을 제조하기 위한 다양한 방법들이 제안되었으며, 이들 방법 중에서 TSV를 이용한 방법을 사용하면 적층 칩의 크기를 최소화하고 신호선의 길이를 단축시키는 장점이 있다.

도 1에 도시된 바와 같이, TSV는 실리콘 칩의 두께 방향으로 관통하는 구멍인 비아(via)를 가공하고, 관통 구멍의 내면에 얇은 절연층과 금속 시드(seed)층을 형성하고, 금속 시드층 내부에 구리 또는 주석과 같은 전도성 금속이 채워진 구조를 갖는다. 따라서, 적층 칩을 제조하기 위해서는 TSV가 가공된 복수의 칩을 높이 방향으로 정렬하고, 상부 칩과 하부 칩의 TSV를 접합해야 한다.

현재까지 적층 칩의 접합 방법에 관한 다수의 특허와 연구논문이 발표되었으나, 주로 솔더링이나 열압착 접합 방법을 이용하고 있다. 대한민국 등록특허 제753415호(발명의 명칭 : 스택 패키지)와 등록특허 제775931호(발명의 명칭 : 리플로 솔더를 이용한 3차원 칩 적층방법)에는 칩 또는 기판에 솔더를 형성하고 적층한 상태에서 솔더를 용융시켜 적층 칩을 제조하는 방법에 대해 공개되어 있다. 그리고, 대한민국 공개특허 제2006-0133800호(발명의 명칭 : 칩 스택 패키지)에는 범프가 형성된 절연 테이프를 이용하여 적층 칩의 사이에 전기적 연결부를 만드는 방법에 대해 공개되어 있다.

또한, 대한민국 공개특허 제2007-0073366호(발명의 명칭 : 멀티 스택 패키지 및 이의 제조 방법)에는 적층 칩에 금(Au) 범프를 형성하고 압력을 가하여 접합부를 만드는 열압착 방법에 대해 공개되어 있다. 또한, 대한민국 공개특허 제2008-0068334호(발명의 명칭 : 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법)에는 주석 또는 구리로 채워진 TSV를 솔더링하여 접속부를 형성하는 방법에 대해 공개되어 있다.

한편, TSV를 접합하기 위한 연구논문으로는 "TSV를 이용한 3D 패키징 공정 및 장비기술(한국정밀공학회지, 26권, 12호, 2009)"이 있는데, 이 연구논문에는 Cu-Cu의 열압착 접합방법 또는 Cu-Sn-Cu의 솔더링 접합방법에 대해 공개되어 있다.

그런데, 상기 특허문헌과 연구논문에 기술된 적층 칩의 접합 방법은 솔더링이나 열압착 방법에 관한 것으로서, 이와 같은 방법을 사용하면 접합 온도가 높거나 과도한 힘을 가하기 때문에 칩에 손상이 발생할 수 있는 단점이 있다.

따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 전기도금 공정으로 적층 칩을 한 번에 접합하여 생산성을 높이고, 저온에서 접합부를 형성하므로 신뢰성을 향상시키는 전기도금을 이용한 적층 칩 및 그 접합 방법을 제공하는 데 그 목적이 있다.

이 발명의 전기도금을 이용한 적층 칩의 접합 방법은, 칩의 상면 및 하면으로 돌출되는 금속 패드와 금속 범프를 각각 갖는 복수의 실리콘 관통전극(TSV : Through-Silicon Via)을 구비한 칩 복수개를 금속 패드와 금속 범프가 서로 접촉하도록 정렬하는 단계와, 정렬된 복수의 칩을 전해액이 채워진 도금조 내에 넣고, 제일 외측에 위치하는 칩의 TSV에 전원을 접속시키는 단계, 및 전원에서 전류를 인가하여 전원에 연결된 금속부재에 의해 서로 접촉하는 금속 패드와 금속 범프의 주위에 금속층을 도금해, 금속 범프와 금속 패드를 서로 접합하는 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합하는 단계를 포함하는 것을 특징으로 한다.

이 발명의 제일 외측에 위치하는 칩의 TSV는 전원에 연결된 금속판을 매개로 전원에 접속될 수 있다.

이 발명의 금속 범프는 그 끝 부분이 뾰족한 원추형 형상, 반구형 형상, 또는 평편한 평면 형상일 수 있다.

이 발명의 금속 부재는 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 주석(Sn), 납(Pb) 중 어느 하나일 수 있다.

이 발명의 전기도금을 이용한 적층 칩은 상기와 같이 기재된 접합 방법에 의해 접합되는 것을 특징으로 한다.

이 발명은 전기도금을 이용하여 TSV가 형성된 적층 칩의 금속 범프를 동시에 접합할 수 있으므로 가공 공정이 단순하고 생산성이 높은 장점이 있다.

또한, 이 발명은 저온에서 도금에 의해 접합부를 형성함에 따라 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있는 장점이 있다.

또한, 이 발명은 전기도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다.

도 1은 TSV가 형성된 칩의 구조를 설명하기 위한 개략도이고,
도 2는 전기도금 방법으로 TSV를 접합하여 이 발명에 따른 적층 칩을 제조한 과정을 설명하기 위한 개략도이고,
도 3은 도 2에 도시된 적층 칩을 접합하는 방법을 설명하기 위한 개략도이며,
도 4는 이 발명에 따른 전기도금 방법으로 TSV를 접합한 단면을 촬영한 사진이다.

아래에서, 이 발명에 따른 전기도금을 이용한 적층 칩 및 그 접합 방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도 1은 TSV가 형성된 칩의 구조를 설명하기 위한 개략도이다. 도 1에 도시된 바와 같이, 칩(100)은 다수의 실리콘 관통전극(110)(Through-Silicon Via, 이하, "TSV"라 함)을 갖는다. TSV(110)는 칩(100)의 두께 방향으로 관통하는 중공 실린더 형상인 관통 구멍(120)의 내부에 절연층(111)과 금속 시드층(112)이 순차적으로 형성되어 있으며, 금속 시드층(112)의 내부에 전기 전도성이 높은 구리 또는 주석과 같은 전도성 금속이 채워져 형성된 전도성 부재(113)를 갖는다.

한편, 전도성 부재(113)는 칩(100)의 상면으로 돌출되어 형성된 평편한 금속 패드(114)와, 칩(100)의 하면으로 돌출되며 끝 부분이 뾰족한 원추형 형상의 금속 범프(115)를 갖는다. 즉, TSV(110)의 상하부에는 칩(100)의 상하면으로 각각 돌출되는 금속 패드(114)와 금속 범프(115)를 갖는다. 여기서, 금속 범프(115)는 그 끝 부분이 볼록한 반구형 형상이나 평면형 형상이어도 무방하지만, 끝 부분이 뾰족한 원추형 형상일 경우에는 전기도금시 내부에 기공이 없는 금속 접합부를 형성할 수 있는 장점이 있다. 한편, 전도성 부재(113)를 형성함에 있어서, 에칭(etching) 방법을 사용하면 금속 범프(115)의 끝 부분을 뾰족한 원추형 형상이나 반구형 형상으로 수월하게 가공할 수 있다.

도 2는 전기도금 방법으로 TSV를 접합하여 이 발명에 따른 적층 칩을 제조한 과정을 설명하기 위한 개략도로서, 도 2의 (a)는 TSV가 형성된 복수의 칩을 정렬한 상태를 나타낸 것이고, 도 2의 (b)는 전기도금 방법으로 TSV를 접합하여 제조한 적층 칩을 나타낸 것이다.

적층 칩을 제조하기 위해서는, 먼저 도 1에 도시된 바와 같이 구성된 TSV(110)가 형성된 복수의 칩(100, 100a)을 도 2의 (a)와 같이 상하방향으로 정렬한다. 이때, 상부에 위치하는 칩(100)(이하, '상부 칩'이라 함)에 형성된 TSV(110)의 금속 범프(115)가 하부에 위치하는 칩(100a)(이하, '하부 칩'이라 함)에 형성된 TSV(110a)의 금속 패드(114a)에 접촉하도록 상하방향으로 정렬한다. 한편, 복수의 칩(100, 100a)은 지그를 이용해 상하 정렬된다. 그런 다음, 도 3을 참고하여 후술할 전기도금을 통해 상부에 위치하는 TSV(110)의 금속 범프(115)와 하부에 위치하는 TSV(110a)의 금속 패드(114a)의 주위에 금속층이 도금되고, 그로 인해 금속 범프(115)와 금속 패드(114a)가 서로 접합되는 금속 접합부(210)가 형성된다. 이렇게 형성된 금속 접합부(210)에 의해 상하방향으로 정렬된 복수의 칩(100, 100a)이 서로 접합되어 이 발명에 따른 적층 칩(200)이 제조된다.

도 3은 도 2에 도시된 적층 칩을 접합하는 방법을 설명하기 위한 개략도이다. 도 3에 도시된 바와 같이, 전해액(310)이 채워져 있는 도금조(300)의 내부에 도 2의 (a)와 같이 상하방향으로 정렬된 복수의 칩(100, 100a)을 담근다. 이때, 복수의 칩(100, 100a)은 상부 칩(100)에 형성된 TSV(110)의 금속 범프(115)가 하부 칩(100a)에 형성된 TSV(110a)의 금속 패드(114a)에 접촉한 상태로 상하방향으로 정렬된다.

그런 다음, 적층된 복수의 칩 중에서 제일 상단에 위치하는 칩(100)에 형성된 TSV(110)의 금속 패드(114)의 상단에 금속판(320)을 접촉시킨다. 이때, 금속판(320)에는 직류 전원(330)의 음극이 연결되고, 직류 전원(330)의 양극에는 도금하고자 하는 금속부재(340)가 연결된다. 여기서, 금속부재(340)는 도금조(300)의 내부에 위치한다. 이 상태에서 직류 전원(330)을 공급하면, 전류가 전해액을 통해 흐르면서 상부에 위치하는 TSV(110)의 금속 범프(115)와 하부에 위치하는 TSV(110a)의 금속 패드(114a)의 주위에 금속층이 도금되고, 그로 인해 금속 범프(115)와 금속 패드(114a)가 서로 접합되는 금속 접합부(210)가 도 2의 (b)와 같이 형성된다. 이렇게 형성된 금속 접합부(210)에 의해 상하방향으로 정렬된 복수의 칩(100, 100a)이 서로 접합되어 이 발명에 따른 적층 칩(200)이 제조된다(도 2의 (b) 참조). 한편, 이 실시예의 금속부재(340)로는 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 주석(Sn), 납(Pb) 등과 같은 금속 재료를 사용할 수 있다.

도 4는 이 발명에 따른 전기도금 방법으로 TSV를 접합한 단면을 촬영한 사진으로서, 도 4의 (a)는 원추형 형상의 금속 범프를, 도 4의 (b)는 평편한 실린더 형상의 금속 범프를 금속 패드에 각각 접합한 단면을 촬영한 사진이다. 도 4의 (a) 사진에서 알 수 있듯이, 원추형 형상의 금속 범프와 금속 패드 주위에 구리(Cu)가 치밀하게 도금되어 금속 접합부가 형성됨을 알 수 있다. 또한, 도 4의 (b) 사진에서 알 수 있듯이, 평편한 실린더 형상의 금속 범프와 금속 패드의 주위에 구리(Cu)가 도금되어 금속 접합부가 형성됨을 알 수 있다. 한편, 도 4의 (b) 사진의 경우에는 금속 접합부의 내부에 기공이 존재하지만 기계적 성능 및/또는 전기적 성능에는 큰 문제가 없다.

한편, 도 4의 사진에서 알 수 있듯이, 이 발명은 상부 칩과 하부 칩에 형성된 TSV의 금속 범프와 금속 패드가 접촉하지 않거나 정렬 오차가 발생하더라도 전기도금 방법으로 금속 접합부를 형성하는데 문제가 없음을 알 수 있다. 따라서, 이 발명에서는 상부 칩과 하부 칩에 형성된 TSV의 금속 범프와 금속 패드가 일부 접촉하지 않거나 정렬 오차가 발생하더라도, 전기도금에 의해 금속 접합부를 형성하여 서로 간에 접합된 적층 칩을 제조할 수 있다.

이상에서 이 발명의 전기도금을 이용한 적층 칩 및 그 접합 방법에 대한 기술사항을 첨부도면과 함께 서술하였지만, 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다.

또한, 이 기술 분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

100 : 칩 110 : TSV
114 : 금속 패드 115 : 금속 범프
200 : 적층 칩 210 : 금속 접합부

Claims

칩의 상면 및 하면으로 돌출되는 금속 패드와 금속 범프를 각각 갖는 복수의 실리콘 관통전극(TSV : Through-Silicon Via)을 구비한 칩 복수개를 상기 금속 패드와 상기 금속 범프가 서로 접촉하도록 정렬하는 단계와,
상기 정렬된 복수의 칩을 전해액이 채워진 도금조 내에 넣고, 제일 외측에 위치하는 칩의 TSV에 전원을 접속시키는 단계, 및
상기 전원에서 전류를 인가하여 상기 전원에 연결된 금속부재에 의해 서로 접촉하는 상기 금속 패드와 상기 금속 범프의 주위에 금속층을 도금해, 상기 금속 범프와 상기 금속 패드를 서로 접합하는 금속 접합부를 형성함으로써, 상기 복수의 칩을 서로 접합하는 단계를 포함하며,
상기 금속 범프는 그 끝 부분이 뾰족한 원추형 형상인 것을 특징으로 하는 전기도금을 이용한 적층 칩의 접합 방법.
청구항 1에 있어서,
상기 제일 외측에 위치하는 칩의 TSV는 상기 전원에 연결된 금속판을 매개로 상기 전원에 접속되는 것을 특징으로 하는 전기도금을 이용한 적층 칩의 접합 방법.
삭제
삭제
삭제
청구항 1 또는 청구항 2에 있어서,
상기 금속 부재는 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 주석(Sn), 납(Pb) 중 어느 하나인 것을 특징으로 하는 전기도금을 이용한 적층 칩의 접합 방법.
삭제