JP6802146B2 - 同軸配線を備える集積デバイス - Google Patents

同軸配線を備える集積デバイス Download PDF

Info

Publication number
JP6802146B2
JP6802146B2 JP2017500013A JP2017500013A JP6802146B2 JP 6802146 B2 JP6802146 B2 JP 6802146B2 JP 2017500013 A JP2017500013 A JP 2017500013A JP 2017500013 A JP2017500013 A JP 2017500013A JP 6802146 B2 JP6802146 B2 JP 6802146B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
wire
integrated device
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017500013A
Other languages
English (en)
Other versions
JP2017520929A (ja
JP2017520929A5 (ja
Inventor
ドン・ウク・キム
ヨン・キュ・ソン
キュ−ピュン・ファン
ホン・ボク・ウィ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017520929A publication Critical patent/JP2017520929A/ja
Publication of JP2017520929A5 publication Critical patent/JP2017520929A5/ja
Application granted granted Critical
Publication of JP6802146B2 publication Critical patent/JP6802146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

関連出願の相互参照
本出願は、その内容の全体が参照より本明細書に組み込まれている、２０１４年７月１１日に米国特許商標庁に出願された米国非仮出願第１４／３２９，６４６号の優先権および利益を主張するものである。
様々な特徴は全般に集積デバイスに関し、より詳細には、別の配線を取り囲みグラウンドへの接続を提供する配線を含む集積デバイスに関する。
図１は、従来の集積デバイス１００（たとえば、パッケージオンパッケージ（ＰｏＰ）集積デバイス）の第１の断面図を示す。従来の集積デバイス１００は、第１のパッケージ１０２および第２のパッケージ１０４を含む。第１のパッケージ１０２は、第１の基板１０６と、第１のダイ１０８と、はんだボールの第１のセット１１０と、配線の第１のセット１１２とを含み得る。はんだボールの第１のセット１１０は、第１の基板１０６を第１のダイ１０８に電気的に接続し得る。第１の基板１０６は、電気的配線１１４と誘電層１１６とを含み得る。電気的配線１１４は、第１の基板１０６全体を水平方向および／または垂直方向に横断し、第１の基板１０６と接触する様々な構成要素を電気的に接続し得る。たとえば、電気的配線１１４は、１つまたは複数のはんだボール１１０を１つまたは複数の配線１１２に電気的に接続し得る。電気的配線１１４は、誘電層１１６によって（少なくとも）部分的に取り囲まれ得る。
第２のパッケージ１０４は、第２の基板１１８と、第２のダイ１２０と、はんだボールの第２のセット１２２とを含み得る。はんだボールの第２のセット１２２は、第２の基板１１８を第２のダイ１２０に電気的に接続し得る。第２の基板１１８は、電気的配線１２４と誘電層１２８とを含み得る。第１の基板１０６と第２の基板１１８との間の空間の任意の部分に、モールド１２４が存在し得る。たとえば、モールド１２４は、配線の第１のセット１１２、はんだボールの第１のセット１１０、および／または第１のダイ１０８の（少なくとも）一部分を封入し得る。
配線の第１のセット１１２は、第１の基板１０６を第２の基板１１８に電気的に接続し得る。各配線１１２は、電源信号またはグラウンド信号（たとえば、グラウンドに接続された信号）を伝え得る。
図２は、従来の集積デバイス１００の第２の断面図である。図２に示される第２の断面図は、図１の線１２６に沿ったものである。図２に示されるように、いくつかの（たとえば、８本の）配線（たとえば、配線１１２１−８）が、第１の基板１０６を第２の基板１１８に電気的に接続し得る。しかしながら、そのような設計には制約がある。電源信号を伝えるいずれの２本の配線も、グラウンド信号を伝える少なくとも１本の配線によって分離されなければならない。そうでなければ、電源信号が互いに干渉することがあり、それによって、挿入損失および／または絶縁が許容できないレベルになることがある。図２に示される８本の配線１１２１−８のうちで、４本の交互の配線（たとえば、配線１１２１、１１２３、１１２５、１１２７）が電源信号を伝え得るが、他の４本の交互の配線（たとえば、１１２２、１１２４、１１２６、１１２８）がグラウンド信号を伝え得る。そのような設計では、電源信号がすべての配線１１２（たとえば、配線１１２１−８のすべて）を通って送信されることが可能ではない。たとえば、第１の基板１０６と第２の基板１１８との間で４つよりも多くの電源信号接続が必要とされる場合、（すでに図２に示されている８本の配線１１２１−８以外に）追加の配線１１２が追加されなければならない。追加の配線は、望ましくないことに、従来の集積デバイス１００全体のサイズを拡大させる。したがって、既存の設計は、電源信号がすべての配線を通って伝えられることを可能にしながら、絶縁および／または挿入損失を許容可能なレベルに維持するような改善から、利益を受け得る。
以下は、本開示の１つまたは複数の例および／または態様の簡略化された概要を、そのような態様の基本的な理解をもたらすように提示する。この要約は、本開示のすべての企図された特徴についての広範囲にわたる概説ではなく、また、本開示のすべての態様についての手がかりまたは重要な要素を特定することを意図したものでも、あるいは本開示の何らかの態様またはすべての態様の範囲を詳細に記述することを意図したものでもない。この要約の唯一の目的は、後で示されるより詳細な説明に対する序文として、本開示の１つまたは複数の態様のいくつかの概念を単純な形態で提供することである。
本明細書で説明される様々な特徴、装置、および方法は、基板と、基板に結合された第１の配線と、第１の配線を取り囲みグラウンドへの電気的接続を提供するように構成される第２の配線とを含む、集積デバイスを提供する。
第１の例は、基板と、基板に結合された第１の配線と、第１の配線を取り囲みグラウンドへの電気的接続を提供するように構成される第２の配線とを含む、集積デバイスを提供する。いくつかの態様によれば、第２の配線はプレートを含む。いくつかの態様によれば、集積デバイスは、第１の配線と第２の配線との間に誘電材料を含む。いくつかの態様によれば、モールドが第２の配線を取り囲む。いくつかの態様によれば、第１の配線は、電源信号を第１の方向に伝えるように構成される。いくつかの態様によれば、第２の配線は、グラウンド信号を第２の方向に伝えるように構成される。いくつかの態様によれば、第２の方向は第１の方向と異なる。いくつかの態様によれば、集積デバイスは、少なくともインターポーザ、パッケージデバイス、および／またはＰｏＰデバイスの１つを含む。いくつかの態様によれば、集積デバイスは、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータの少なくとも１つに組み込まれる。
第２の例は、基板と、基板に結合された第１の配線と、第１の配線を取り囲みグラウンドへの電気的接続を提供するように構成される第２の配線とを含む、装置を提供する。いくつかの態様によれば、第２の配線はプレートを含む。いくつかの態様によれば、装置は、第１の配線と第２の配線との間に誘電材料を含む。いくつかの態様によれば、モールドが第２の配線を取り囲む。いくつかの態様によれば、第１の配線は、電源信号を第１の方向に伝えるように構成される。いくつかの態様によれば、第２の配線は、グラウンド信号を第２の方向に伝えるように構成される。いくつかの態様によれば、第２の方向は第１の方向と異なる。いくつかの態様によれば、装置は、少なくともインターポーザ、パッケージデバイス、および／またはＰｏＰデバイスの１つを含む。いくつかの態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータの少なくとも１つに組み込まれる。
第３の例は、基板の上に第１の配線を設けるステップと、基板の上に第２の配線を設けるステップとを含む方法を提供し、第２の基板は、第１の基板を取り囲み、グラウンドへの電気的接続を提供するように構成される。いくつかの態様によれば、第２の配線はプレートを含む。いくつかの態様によれば、集積デバイスは、第１の配線と第２の配線との間に誘電材料を含む。いくつかの態様によれば、モールドが第２の配線を取り囲む。いくつかの態様によれば、第１の配線は、電源信号を第１の方向に伝えるように構成される。いくつかの態様によれば、第２の配線は、グラウンド信号を第２の方向に伝えるように構成される。いくつかの態様によれば、第２の方向は第１の方向と異なる。いくつかの態様によれば、集積デバイスは、少なくともインターポーザ、パッケージデバイス、および／またはＰｏＰデバイスの１つを含む。いくつかの態様によれば、集積デバイスは、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータの少なくとも１つに組み込まれる。
本開示のこれらおよび他の例および／または態様は、以下の詳細な説明を検討することによってより完全に理解されるようになるであろう。添付図面とともに本開示の特定の例示的実施形態の以下の説明を検討すれば、本開示の他の態様、特徴、および実施形態が当業者に明らかになろう。
同様の参照符号が全体を通じて対応するものを特定する図面と併せて読まれると、以下に記載される詳細な説明から、種々の特徴、性質、および利点が明らかになり得る。
従来の集積デバイスの第１の断面図である。 従来の集積デバイスの第２の断面図である。 第１の例示的な集積デバイスの断面図である。 第１の例示的な集積デバイスにおける例示的な同軸接続の側面透視図である。 第２の例示的な集積デバイスの断面図である。 第２の例示的な集積デバイスにおける例示的な同軸接続の側面透視図である。 例示的な同軸接続のある態様の図である。 例示的な同軸接続のある態様の図である。 例示的な同軸接続のある態様の図である。 例示的な同軸接続のある態様の図である。 第１の例示的な集積デバイスにおける例示的な同軸接続を提供／製造するための第１の例示的なシーケンスを示す図である。 第１の例示的な集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 第１の例示的な集積デバイスの上からの断面図である。 第２の例示的な集積デバイスの上からの断面図である。 第３の例示的な集積デバイスにおける例示的な同軸接続を提供／製造するための例示的なシーケンスを示す図である。 第３の例示的な集積デバイスを提供／製造するための例示的なシーケンスを示す図である。 第３の例示的な集積デバイスの上からの断面図である。 第４の例示的な集積デバイスの上からの断面透視図である。 集積デバイスを提供／製造するための方法の例示的な流れ図である。 本明細書で説明される集積デバイス、半導体デバイス、ダイ、集積回路、および／またはプリント回路基板（ＰＣＢ）を組み込み得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解を提供するために、具体的な詳細が与えられる。しかしながら、態様がこれらの具体的な詳細なしに実施され得ることが、当業者には理解されよう。たとえば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示されることがある。他の事例では、周知の回路、構造、および技法は、本開示の態様を不明瞭にしないために、詳細には示されないことがある。
概説
いくつかの新規な特徴は、基板と、基板に結合された第１の配線と、第１の配線を取り囲みグラウンドへの電気的接続を提供するように構成される第２の配線とを含む、集積デバイス（たとえば、パッケージオンパッケージ（ＰｏＰ）集積デバイス）に関連する。第２の配線はプレートを含み得る。集積デバイスは、第１の配線と第２の配線との間に誘電材料を含み得る。モールドは第２の配線を取り囲み得る。第１の配線は、電源信号を第１の方向に伝えるように構成され得る。第２の配線は、グラウンド信号を第２の方向に伝えるように構成され得る。第２の方向は第１の方向と異なり得る。集積デバイスは、少なくともインターポーザ、パッケージデバイス、および／またはＰｏＰデバイスの１つを含み得る。
用語および定義
配線は、２つの点、要素、および／または構成要素間の電気的接続を可能にするかまたは容易にする要素または構成要素である。いくつかの実装形態では、配線は、トレース、ビア、パッド、ピラー、再配線金属層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含み得る。いくつかの実装形態では、配線は、信号（たとえば、データ信号、グラウンド信号、電源信号）のための電気的経路を提供する導電性材料である。配線は、２つ以上の要素／構成要素を含み得る。
ネットリストは、集積デバイスにおける回路の接続性を形成および／または定義する配線のセット、能動素子（たとえば、トランジスタ）のセット、および／または受動素子（たとえば、抵抗、キャパシタ）のセットとして定義される。
第１の例示的な集積デバイス
図３は、第１のパッケージ３０２と第２のパッケージ３０４とを含む集積デバイス３００（たとえば、ＰｏＰ集積デバイス）を示す。第１のパッケージ３０２は、第１の基板３０６と、第１のダイ３０８と、はんだボールの第１のセット３１０と、少なくとも１つの同軸接続３１２とを含み得る。はんだボールの第１のセット３１０は、第１の基板３０６を第１のダイ３０８に電気的に接続し得る。本開示の範囲から逸脱することなく、第１の基板３０６は様々な材料を含み得る。非限定的な例として、第１の基板３０６は、シリコン、ガラス、セラミック、ウェハ、および／または様々な有機材料を含み得る。第１の基板３０６は、電気的配線３１４および３１５と、誘電層３１６とを含み得る。本開示の範囲から逸脱することなく、電気的配線３１４および／または３１５は様々な材料を含み得る。非限定的な例として、電気的配線３１４および／または３１５は銅を含み得る。配線３１４および／または３１５は、１つまたは複数のトレース、ビア、および／またはパッドを含み得る。電気的配線３１４および／または３１５は、第１の基板３０６全体を水平方向および／または垂直方向に横断し、第１の基板３０６と接触する様々な構成要素を電気的に接続し得る。たとえば、電気的配線３１４および／または３１５は、１つまたは複数のはんだボール３１０および１つまたは複数の同軸接続３１２を電気的に接続し得る。電気的配線３１４および／または３１５は、誘電層３１６によって（少なくとも）部分的に取り囲まれ得る。本開示の範囲から逸脱することなく、誘電層３１６は様々な材料を含み得る。非限定的な例として、誘電層３１６は窒化ケイ素（ＳｉＮ）を含み得る。
第２のパッケージ３０４は、第２の基板３１８と、第２のダイ３２０と、はんだボールの第２のセット３２２とを含み得る。はんだボールの第２のセット３２２は、第２の基板３１８を第２のダイ３２０に電気的に接続し得る。本開示の範囲から逸脱することなく、第２の基板３１８は様々な材料を含み得る。非限定的な例として、第２の基板３１８は、シリコン、ガラス、セラミック、ウェハ、および／または様々な有機材料を含み得る。第２の基板３１８は、電気的配線３２４と誘電層３２６とを含み得る。本開示の範囲から逸脱することなく、電気的配線３２４は様々な材料を含み得る。非限定的な例として、電気的配線３２４はＡｌを含み得る。電気的配線３２４は、第２の基板３１８全体を水平方向および／または垂直方向に横断し、第２の基板３１８と接触する様々な構成要素を電気的に接続し得る。たとえば、電気的配線３２４は、１つまたは複数のはんだボール３２２および１つまたは複数の同軸接続３１２を電気的に接続し得る。電気的配線３２４は、誘電層３２６によって（少なくとも）部分的に取り囲まれ得る。本開示の範囲から逸脱することなく、誘電層３２６は様々な材料を含み得る。非限定的な例として、誘電層３２６はＳｉＮを含み得る。
第１の基板３０６と第２の基板３１８との間の空間の任意の部分に、モールド３３４が存在し得る。たとえば、モールド３３４は、同軸接続３１２、はんだボールの第１のセット３１０、および／または第１のダイ３０８を（少なくとも）部分的に取り囲み得る。
同軸接続３１２（たとえば、同軸送信線）は、第１の基板３０６を第２の基板３１８に接続し得る。同軸接続３１２は、第１の配線３２８（たとえば、電源信号を送信するように構成される信号配線）、絶縁材料３３０、および第２の配線３３２（たとえば、グラウンドへの電気的接続を提供する配線）を含み得る。本開示の範囲から逸脱することなく、絶縁材料３３０は様々な材料を含み得る。非限定的な例として、絶縁材料３３０はＳｉＮを含み得る。いくつかの実装形態では、絶縁材料３３０は誘電層である。いくつかの実装形態では、絶縁材料３３０は封入層（たとえば、モールド、エポキシ）であり得る。いくつかの実装形態では、絶縁材料３３０はモールド３３４と同じ材料であり得る。
絶縁材料３３０は、第１の配線３２８の（少なくとも）一部分を取り囲み得る。絶縁材料３３０は、第２の配線３３２から第１の配線３２８を電気的に絶縁し、それにより、第１の配線３２８の信号が第２の配線３３２を通じて短絡するのを防ぐことができる。
第１の配線３２８は、第１の基板３０６を第２の基板３１８に電気的に接続し得る。たとえば、第１の配線３２８は、第１の基板３０６の電気的配線３１４を第２の基板３１８の電気的配線３２４に電気的に接続し得る。第１の配線３２８は、配線３１５にも結合され得る。第１の配線３２８は、第１の方向に、たとえば第１の基板３０６から第２の基板３１８に、電源信号を伝えるように構成され得る。
第２の配線３３２はプレートであり得る。プレートは金属（たとえば、Ａｌ）を含み得る。第２の配線３３２は、グラウンドへの電気的接続を提供するように構成され得る。第２の配線３３２は、絶縁材料３３０の（少なくとも）一部分を取り囲み得る。したがって、第２の配線３３２は、第１の配線３２８の（少なくとも）一部分を取り囲み得る。第２の配線３３２は、グラウンド信号（たとえば、グラウンドに向かう信号）のための電気的経路を第２の方向に提供するように構成され得る。第２の方向は（上で説明された）第１の方向と異なり得る。たとえば、グラウンド信号は、第２の基板３１８から第１の基板３０６に伝えられ得る。グラウンド信号は、当業者には容易に明らかであろう他の方向に伝えられ得る。第２の配線３３２は、配線３１４に電気的に結合され得る。
いくつかの実装形態では、配線３１４および／または第２の配線３３２は、集積デバイスの電力分配網（ＰＤＮ：ｐｏｗｅｒ ｄｉｓｔｒｉｂｕｔｉｏｎ ｎｅｔｗｏｒｋ）のための第１のネットリストの一部である。たとえば、配線３１４および／または第２の配線３３２は、集積デバイスのＰＤＮのためのグラウンドネットリストの一部であり得る。
いくつかの実装形態では、配線３１５および／または第１の配線３２８は、集積デバイスの電力分配網（ＰＤＮ）のための第２のネットリストの一部である。たとえば、配線３１５および／または第１の配線３２８は、集積デバイスのＰＤＮのための電源ネットリストまたはデータ信号ネットリストの一部であり得る。
図３に示される断面図は２つの同軸接続３１２（たとえば、左手側の同軸接続３１２および右手側の同軸接続３１２）を示すが、集積デバイス３００はまた、図４に示されるように、追加の同軸接続（たとえば、右手側の同軸接続３１２および／または左手側の同軸接続３１２の後方および／または前方の１つまたは複数の同軸接続）を含み得る。
図４は、第１の例示的な集積デバイス３００における例示的な同軸接続４００の斜視図を示す。いくつかの実装形態では、同軸接続４００は配線手段（たとえば、同軸配線手段）である。例示的な同軸接続４００は、ある行（たとえば、行４１０）の中にいくつかの（たとえば、８個の）個別の同軸接続（たとえば、同軸接続３１２、４０４）を含み得る。しかしながら、本開示の範囲から逸脱することなく、行４１０は１つの同軸接続（たとえば、唯一の同軸接続３１２）しか含まないことがあり、または、数百、数千、または数百万もの同軸接続（またはそれ以上）を含むことがあることを、当業者は理解するであろう。上でより詳細に説明されたように、各同軸接続３１２、４０４は、第１の配線３２８、４０６（たとえば、信号配線）、絶縁材料３３０、４０８、および第２の配線３３２（たとえば、グラウンド配線）を含み得る。第２の配線３３２は、１つまたは複数の同軸接続の間で共有される金属プレートであり得る（たとえば、同軸接続３１２、４０４は同じ第２の配線３３２を共有する）。第２の配線３３２は、同軸接続３１２の第１の配線３２８ならびに同軸接続４０４の第１の配線４０６を取り囲む。上でより詳細に説明されたように、第２の配線３３２は、グラウンドへの電気的接続または経路を提供するように構成され得る。
各同軸接続（たとえば、同軸接続３１２、４０４）は、電源信号とグラウンド信号（たとえば、グラウンドに向かう信号）の両方を伝え得る。図１〜図２に関して上で説明されたように、既存の集積デバイス（たとえば、従来の集積デバイス１００）は、電源信号またはグラウンド信号だけを送信できる基板（たとえば、基板１０６、１１８）の間の接続（たとえば、配線１１２、１１２１−８）を含む。したがって、既存の集積デバイスは、電源信号とグラウンド信号の両方を送信するために少なくとも２つの接続（たとえば、配線１１２１および配線１１２２）を必要とし得る。しかしながら、本開示は、電源信号とグラウンド信号の両方を送信できる同軸接続（たとえば、同軸接続３１２）の様々な例および態様を提供する。
いくつかの実装形態では、第１の配線３２８および配線４０６は、集積デバイスの電力分配網（ＰＤＮ）のための同一のネットリストまたは異なるネットリストの一部であり得る。
いくつかの実装形態では、絶縁材料によって取り囲まれる第１の配線（たとえば、配線３２８、４０６）の少なくとも１つまたは複数は、同軸配線／配線手段（たとえば、同軸配線手段）の内側配線である。いくつかの実装形態では、第２の配線３３２は同軸配線／配線手段（たとえば、同軸配線手段）の外側配線である。いくつかの実装形態では、１つまたは複数の内側配線は電源信号のための第１の電気的経路を提供し、外側配線はグラウンド信号のための第２の電気的経路を提供する。いくつかの実装形態では、第１の配線（たとえば、配線３２８、４０６）、絶縁材料、および／または第２の配線３３２の少なくとも１つまたは複数の組合せは、同軸配線／配線手段（たとえば、同軸配線手段）として動作するように構成される。
第２の例示的な集積デバイス
図５は、第２の例示的な集積デバイス５００の断面図を示す。第２の例示的な集積デバイス５００は同軸接続５０２を含み得る。同軸接続５０２は、第１の基板３０６を第２の基板３１８に接続し得る。基板３０６は、配線３１４、３１５、および５１５を含み得る。配線３１４、３１５、および／または５１５は、１つまたは複数のトレース、ビア、および／またはパッドを含み得る。同軸接続５０２は、２本（またはそれより多く）の第１の配線３２８、５０４（たとえば、電源信号を送信するように構成される信号配線）、絶縁材料３３０、および第２の配線３３２（たとえば、グラウンドへの電気的接続を提供する配線）を含み得る。第１の配線３２８、５０４は、第１の基板３０６を第２の基板３１８に電気的に接続し得る。たとえば、第１の配線３２８、５０４はそれぞれ、第１の基板３０６の電気的配線３１５および５１５を第２の基板３１８の電気的配線３２４に電気的に接続し得る。第１の配線３２８、５０４は、第１の方向に、たとえば第１の基板３０６から第２の基板３１８に、電源信号を伝えるように構成され得る。
絶縁材料３３０は、第１の配線３２８、５０４の（少なくとも）一部分を取り囲み得る。絶縁材料３３０は、第２の配線３３２から第１の配線３２８、５０４を電気的に絶縁し、それにより、第１の配線３２８、５０４の信号が第２の配線３３２を通じて短絡するのを防ぐことができる。各々の第１の配線３２８、５０４を取り囲む絶縁材料３３０は、様々な設計パラメータに基づいて変化し得る。たとえば、第１の配線３２８、５０４における信号の電力および／または電流量は、第１の配線３２８、５０４を取り囲む絶縁材料３３０の種類および／または量に影響を与え得る。
第２の配線３３２は、グラウンドへの電気的接続を提供するように構成され得る。第２の配線３３２はプレートであり得る。プレートは金属（たとえば、Ａｌ）を含み得る。第２の配線３３２は、絶縁材料３３０の（少なくとも）一部分を取り囲み得る。したがって、第２の配線３３２は、第１の配線３２８、５０４の（少なくとも）一部分を取り囲み得る。第２の配線３３２は、グラウンド信号（たとえば、グラウンドに向かう信号）を第２の方向に伝えるように構成され得る。第２の方向は（上で説明された）第１の方向と異なり得る。たとえば、グラウンド信号は、第２の基板３１８から第１の基板３０６に伝えられ得る。グラウンド信号は、当業者には容易に明らかであろう他の方向に伝えられ得る。第２の配線３３２は、第１の配線３１４に電気的に結合され得る。
第１の基板３０６と第２の基板３１８との間の空間の任意の部分に、モールド３３４が存在し得る。たとえば、モールド３３４は、同軸接続５０２、はんだボールの第１のセット３１０、および／または第１のダイ３０８を取り囲み得る。
各同軸接続５０２は、２つ（またはそれより多く）の電源信号（たとえば、第１の配線３２８における電源信号および第１の配線５０４における別の電源信号）ならびにグラウンド信号（たとえば、第２の配線３３２におけるグラウンドに向かう信号）を伝え得る。図１〜図２に関して上で説明されたように、既存の集積デバイス（たとえば、図１〜図２の従来の集積デバイス１００）は、電源信号またはグラウンド信号だけを送信する基板（たとえば、図１〜図２の基板１０６、１１８）の間の接続（たとえば、図１〜図２の配線１１２、１１２１−８）を含む。したがって、既存の集積デバイスは、電源信号とグラウンド信号の両方を送信するために少なくとも２つの接続（たとえば、図２の配線１１２１および配線１１２２）を必要とし得る。しかしながら、本開示は、２つ（またはそれよりも多く）の電源信号とグラウンド信号を送信する同軸接続（たとえば、図５の同軸接続５０２）の様々な例を提供する。
いくつかの実装形態では、配線３１４および／または第２の配線３３２は、集積デバイスの電力分配網（ＰＤＮ）のための第１のネットリストの一部である。たとえば、配線３１４および／または第２の配線３３２は、集積デバイスのＰＤＮのためのグラウンドネットリストの一部であり得る。
いくつかの実装形態では、配線３１５および／または第１の配線３２８は、集積デバイスの電力分配網（ＰＤＮ）のための第２のネットリストの一部である。たとえば、配線３１５および／または第１の配線３２８は、集積デバイスのＰＤＮのための電源ネットリストまたはデータ信号ネットリストの一部であり得る。
いくつかの実装形態では、配線５１５および／または配線５０４は、集積デバイスの電力分配網（ＰＤＮ）のための第３のネットリストの一部である。たとえば、配線５１５および／または配線５０４は、集積デバイスのＰＤＮのための電源ネットリストまたはデータ信号ネットリストの一部であり得る。
いくつかの実装形態では、第２のネットリストおよび第３のネットリストは同じネットリストの一部であるが、いくつかの事例では、第２のネットリストおよび第３のネットリストは異なるネットリストである。
図５に示される断面図は２つの同軸接続５０２（たとえば、左手側の同軸接続５０２および右手側の同軸接続５０２）を示すが、集積デバイス５００はまた、図６に示されるように、追加の同軸接続（たとえば、右手側の同軸接続５０２および／または左手側の同軸接続５０２の後方および／または前方の１つまたは複数の同軸接続）を含み得る。
図６は、第２の例示的な集積デバイス５００における例示的な同軸接続６００の側面透視図である。例示的な同軸接続６００は、ある行（たとえば、行６０４および行６０６）の中にいくつかの（たとえば、８個の）個別の同軸接続（たとえば、同軸接続５０２、６０２）を含み得る。しかしながら、本発明の範囲から逸脱することなく、各行（たとえば、行６０４および／または行６０６）は１つの同軸接続しか含まないことがあり、または、数百もの同軸接続（またはそれ以上）を含むことがあることを、当業者は理解するであろう。上でより詳細に説明されたように、各同軸接続（たとえば、同軸接続５０２）は、２つ（またはそれよりも多く）の第１の配線３２８、５０４（たとえば、信号配線）、絶縁材料３３０、および第２の配線３３２（たとえば、グラウンド配線）を含み得る。第２の配線３３２は、１つまたは複数の同軸接続の間で共有される金属プレートであり得る（たとえば、同軸接続５０２、６０２は同じ第２の配線３３２を共有する）。第２の配線３３２は、同軸接続５０２の第１の配線３２８、５０４、ならびに同軸接続６０２の第１の配線６０８、６１０を取り囲み得る。上でより詳細に説明されたように、第２の配線３３２は、グラウンドへの電気的接続を提供するように構成され得る。
いくつかの実装形態では、絶縁材料によって取り囲まれる第１の配線（たとえば、配線３２８、４０６、６０８、６１０）の少なくとも１つまたは複数は、同軸配線／配線手段（たとえば、同軸配線手段）の内側配線である。いくつかの実装形態では、第２の配線３３２は同軸配線／配線手段（たとえば、同軸配線手段）の外側配線である。いくつかの実装形態では、１つまたは複数の内側配線は電源信号のための第１の電気的経路を提供し、外側配線はグラウンド信号のための第２の電気的経路を提供する。いくつかの実装形態では、第１の配線（たとえば、配線３２８、４０６）、絶縁材料、および／または第２の配線３３２の少なくとも１つまたは複数の組合せは、同軸配線／配線手段（たとえば、同軸配線手段）として動作するように構成される。
同軸接続／配線の例示的な態様
一般に、図７Ａ〜図７Ｄは、同軸接続（たとえば、同軸接続３１２）の様々な態様を示す。具体的には、図７Ａは例示的な同軸接続３１２の上からの断面図を示す。第１の配線３２８は直径７０２を有し得る。たとえば、およそ５０オームという特性インピーダンス値を満たすために、直径７０２は約１０μｍ〜１００μｍという例示的な値を有し得る。第１の配線３２８および絶縁材料３３０は集合的に、直径７０４を有し得る。直径７０４の値の例示的な範囲は、約４０μｍ〜４００μｍである。絶縁材料３３０は、直径７０４と直径７０２との差に等しい厚みを有し得る。絶縁材料３３０の厚みの値の例示的な範囲（たとえば、直径７０４と直径７０２の差）は、（絶縁材料３３０の誘電率に応じて）約３０μｍ〜３００μｍである。
図７Ｂは、例示的な同軸接続３１２の側面透視図を示す。上でより詳細に説明されたように、第１の例示的な同軸接続３１２は、第１の配線３２８と絶縁材料３３０とを含み得る。いくつかの構成では、第１の例示的な同軸接続３１２はまた、絶縁材料３３０の（少なくとも）一部分を取り囲むシールド７１２を含み得る。シールド７１２は、第１の配線３２８および／または絶縁材料３３０に対する構造的および／または機械的な支持を提供し得る。たとえば、シールド７１２は、第１の配線３２８の周りに絶縁材料３３０を保持し得る。
図７Ｃは、例示的な同軸接続３１２の様々な電気的な態様の上面図を示す。上でより詳細に説明されたように、絶縁材料３３０は、２つの配線（たとえば、第１の配線３２８および第２の配線３３２）の間に配置され得る。したがって、誘電材料３３０はある静電容量７２２を有し得る。一般に、静電容量は、配線プレートの表面積（たとえば、第１の配線３２８の周囲の長さおよび第２の配線３３２の周囲の長さ）に正比例し、プレート間の離隔距離（たとえば、上でより詳細に説明されたように、誘電材料３３０の厚み）に反比例する。また、静電容量は、誘電体（たとえば、誘電材料３３０）の誘電率の関数であり得る。
誘電材料３３０は２つの配線（たとえば、第１の配線３２８および第２の配線３３２）の間に位置するので、２つの配線の間（たとえば、第１の配線３２８と第２の配線３３２の間）には磁場７２４が存在し得る。たとえば、第１の配線３２８における電流が下方向に（たとえば、ページに向かって）流れる場合、磁場７２４は図７Ｃに示されるように時計回りの方向となる。磁場７２４の値は、アンペールの法則などの当業者に知られている様々な方法を使用して決定され得る。
図７Ｄは、例示的な同軸接続３１２の様々な電気的な態様の側面図を示す。第１の配線３２８は、電気信号（たとえば、電源信号）を第１の方向７３２に（たとえば、上から下に）伝えるように構成され得る。第２の配線３３２（図７Ａ、図７Ｃ参照）は、電気信号（たとえば、グラウンドに向かう信号などのグラウンド信号）を第２の方向７３４に（たとえば、下から上に）伝えるように構成され得る。図７Ｄに示されるように、第２の方向７３４は第１の方向７３２と異なり得る。上でより詳細に説明されたように、誘電材料３３０は静電容量７２２を有することがあり、第１の配線３２８と第２の配線３３２の間には磁場７２４が存在することがある（図７Ａ、図７Ｃ参照）。
第１の例示的な集積デバイスにおいて例示的な同軸接続を提供／製造するための例示的なシーケンス
図８は、第１の例示的な集積デバイス３００における例示的な同軸接続４００を提供／製造するための第１の例示的なシーケンス８００を示す。シーケンス８００は様々な段階を含み得る。図８に示される段階の一部の順序は、本開示の範囲から逸脱することなく変更され得ることを、当業者は理解するだろう。いくつかの実装形態では、いくつかの段階が単一の段階へと組み合わされ得る。下で言及される様々な要素の詳細な説明が上で与えられているので、繰り返されない。
図８の段階１は、配線（たとえば、第２の配線３３２）が設けられた後の状態を示す。第２の配線３３２は、１つまたは複数の穴８０２を含み得る。
段階２は、別の配線（たとえば、第１の配線３２８）がメッキ処理を使用して基板（たとえば、基板３０６）の上に（たとえば、上面に）設けられた後の状態を示す。メッキ処理は、導電性材料の複数のレイヤを互いの上面に設けて、基板３０６から上方に延びる柱またはピラー様の形状を生成することを含み得る。この例ではメッキ処理に言及するが、本開示の範囲から逸脱することなく、基板３０６の上に第１の配線３２８を設けるために様々な技法が使用され得ることを、当業者は理解するだろう。いくつかの実装形態では、基板が設けられ（たとえば、形成され）、配線３２８を形成するようにメッキ処理が実行される。提供される基板は、１つまたは複数の配線（たとえば、トレース、ビア、パッド）を含み得る。
段階３は、第１の配線３２８が第２の配線３３２の穴８０２を貫通して／その内側に配置されるように、第２の配線３３２が基板３０６の上に（たとえば、上面に）設けられた後の状態を示す。その後、第１の配線３２８と第２の配線３３２との間に少なくともいくらかの空間８０４が存在し得る。
段階４は、誘電材料３３０が第１の配線３２８と第２の配線３３２との間の空間８０４に設けられた後の状態を示す。
段階５は、モールド３３４（たとえば、封入モールド）が設けられた後の状態を示す。モールド３３４は、第２の配線３３２の（少なくとも）一部分を取り囲み得る。モールド３３４は、第１の配線３２８、絶縁材料３３０、および／または第２の配線３３２に対する構造的／機械的な支持を提供し得る。いくつかの実装形態では、段階４は任意選択であってよく、モールド３３４は空間８０４の中に設けられてよい。
第１および第２の例示的な集積デバイスを提供／製造するための例示的なシーケンス
図９は、第１の例示的な集積デバイス３００を提供／製造するための例示的なシーケンス９００を示す。シーケンス９００は様々な段階を含み得る。図９に示される段階の一部の順序は、本開示の範囲から逸脱することなく変更され得ることを、当業者は理解するだろう。その上、いくつかの実装形態では、いくつかの段階が単一の段階として表され得る。下で言及される様々な要素の詳細な説明が上で与えられているので、繰り返されない。
図９の段階１は、基板（たとえば、基板３０６）が設けられた後の状態を示す。基板は誘電層と配線（たとえば、トレース、ビア、パッド）とを含む。
段階２は、上でより詳細に説明されたように、メッキ処理を使用して配線（たとえば、第１の配線３２８）が基板３０６の上に（たとえば、上面に）設けられた後の状態を示す。本開示の範囲から逸脱することなく、基板３０６の上に第１の配線３２８を設けるために様々な技法が使用され得ることを、当業者は理解するだろう。
段階３は、別の配線（たとえば、第２の配線３３２）が基板３０６の上に（たとえば、上面に）設けられ得る後の状態を示す。いくつかの構成では、第２の配線３３２は穴を伴う金属プレートである。第１の配線３２８と第２の配線３３２との間に少なくともいくらかの空間８０４が存在し得る。
段階４は、誘電材料３３０が第１の配線３２８と第２の配線３３２との間の空間８０４に設けられた後の状態を示す。
段階５は、ダイ３０８が基板に設けられた（たとえば、結合された）後の状態を示す。段階５において示されるように、ダイ３０８は、はんだボールのセット３１０に結合される。はんだボールのセット３１０は、基板３０６の配線に結合される。ダイ３０８は、はんだボールのセット３１０との電気的接続と基板３０６の配線とを形成し得る。いくつかの実装形態では、ダイ３０８は、配線３２８および／または３３２が基板上に設けられる（たとえば、形成される）前に設けられてよく、基板に結合されてよい。
段階６は、モールド３３４（たとえば、封入モールド）が設けられた後の状態を示す。モールド３３４は、第１の配線３２８、第２の配線３３２、誘電材料３３０、はんだボールのセット３１０、および／またはダイ３０８の（少なくとも）一部分を取り囲み得る。モールド３３４は、第１の配線３２８、第２の配線３３２、誘電材料３３０、はんだボールのセット３１０、および／またはダイ３０８に対する構造的および／または機械的な支持を提供し得る。
図１０は、第１の例示的な集積デバイス３００の上からの断面図を示す。集積デバイス３００は、ダイ３０８の１つまたは複数の側部の行４１０の中に１つまたは複数の同軸接続３１２を含み得る。各同軸接続３１２は、第１の配線３２８、第１の配線３２８を取り囲む第２の配線３３２、および第１の配線３２８と第２の配線３３２との間の絶縁材料３３０を含み得る。同軸接続３１２の行４１０は、モールド３３４によって取り囲まれ得る。上で言及された様々な要素の詳細な説明がすでに本明細書で与えられているので、繰り返されない。
図１１は、第２の例示的な集積デバイス５００の上からの透視図を示す。集積デバイス５００は、ダイ３０８の１つまたは複数の側部の行６０４、６０６の中に同軸接続５０２の１つまたは複数を含み得る。各同軸接続５０２は、第１の配線３２８、５０４、第１の配線３２８、５０４を取り囲む第２の配線３３２、および第１の配線３２８、５０４と第２の配線３３２との間の絶縁材料３３０を含み得る。同軸接続５０２の行６０４、６０６は、モールド３３４によって取り囲まれ得る。上で言及された様々な要素の詳細な説明がすでに本明細書で与えられているので、繰り返されない。
第３の例示的な集積デバイスにおいて例示的な同軸接続を提供／製造するための例示的なシーケンス
図１２は、第３の例示的な集積デバイス（たとえば、図１４に示される集積デバイス１４００）における例示的な同軸接続を提供／製造するための例示的なシーケンス１２００を示す。シーケンス１２００は様々な段階を含み得る。いくつかの実装形態では、いくつかの段階が単一の段階として表され得る。図１２に示される段階の一部の順序は、本開示の範囲から逸脱することなく変更され得ることを、当業者は理解するだろう。下で言及される様々な要素の詳細な説明が上で与えられているので、繰り返されない。
図１２の段階１は、配線（たとえば、第２の配線３３２）が設けられた後の状態を示す。第２の配線３３２は、１つまたは複数の穴８０２を含み得る。
段階２は、別の配線（たとえば、第１の配線１２０２）が基板（たとえば、基板３０６）の上に設けられた後の状態を示す。いくつかの実施態様では、配線１２０２はワイヤボンドである。第１の配線１２０２は、ワイヤボンディング処理を使用して基板３０６の上に（たとえば、上面に）設けられ得る。本開示の範囲から逸脱することなく、様々なタイプのワイヤボンディングが実施され得る。たとえば、「ワイヤボンディング」は、ボールボンディング、ウェッジボンディング、および／またはコンプライアントボンディングを指し得る。ワイヤボンディング処理は、第１の配線１２０２の丸まった端部（たとえば、第１の配線１２０２の下端におけるはんだボール状の部分）と、その丸まった端部の上方に延びる垂直な部分とを生成し得る。この例ではワイヤボンディング処理に言及するが、本開示の範囲から逸脱することなく、基板３０６の上に第１の配線１２０２を設けるために様々な他の技法が使用され得ることを、当業者は理解するだろう。
段階３は、第１の配線１２０２が第２の配線３３２の穴８０２を貫通して／その内側に配置されるように、第２の配線３３２が基板３０６の上に（たとえば、上面に）設けられた後の状態を示す。その後、第１の配線１２０２と第２の配線３３２との間に少なくともいくらかの空間８０４が存在し得る。
段階４は、誘電材料３３０が第１の配線３２８と第２の配線３３２との間の空間８０４に設けられた後の状態を示す。例示的な同軸接続１２０４は、第１の配線１２０２、絶縁材料３３０、および第２の配線３３２を含む。いくつかの実装形態では、同軸接続１２０４はいくつかの第１の配線を含み得る。
段階５は、モールド３３４（たとえば、封入モールド）が設けられた後の状態を示す。モールド３３４は、第２の配線３３２の（少なくとも）一部分を取り囲み得る。モールド３３４は、第１の配線１２０２、絶縁材料３３０、および／または第２の配線３３２に対する構造的／機械的な支持を提供し得る。
いくつかの実装形態では、絶縁材料８０４によって取り囲まれる第１の配線（たとえば、配線１２０２）の少なくとも１つまたは複数は、同軸配線／配線手段（たとえば、同軸配線手段）の内側配線である。いくつかの実装形態では、第２の配線３３２は同軸配線／配線手段（たとえば、同軸配線手段）の外側配線である。いくつかの実装形態では、１つまたは複数の内側配線は電源信号のための第１の電気的経路を提供し、外側配線はグラウンド信号のための第２の電気的経路を提供する。いくつかの実装形態では、第１の配線（たとえば、配線１２０２）、絶縁材料８０４、および／または第２の配線３３２の少なくとも１つまたは複数の組合せは、同軸配線／配線手段（たとえば、同軸配線手段）として動作するように構成される。
第３および第４の例示的な集積デバイスを提供／製造するための例示的なシーケンス
図１３は、第３の例示的な集積デバイス（たとえば、図１４に示される集積デバイス１４００）を提供／製造するための例示的なシーケンス１３００を示す。シーケンス１３００は様々な段階を含み得る。図１３に示される段階の一部の順序は、本開示の範囲から逸脱することなく変更され得ることを、当業者は理解するだろう。下で言及される様々な要素の詳細な説明が上で与えられているので、繰り返されない。
図１３の段階１は、基板（たとえば、基板３０６）が設けられた後の状態を示す。基板は誘電層と１つまたは複数の配線（たとえば、トレース、ビア、パッド）とを含み得る。
段階２は、上でより詳細に説明されたように、ワイヤボンディング処理を使用して配線（たとえば、第１の配線１２０２）が基板３０６の上に（たとえば、上面に）設けられた後の状態を示す。いくつかの実施態様では、配線１２０２はワイヤボンドである。本開示の範囲から逸脱することなく、基板３０６の上に第１の配線１２０２を設けるために様々な技法が使用され得ることを、当業者は理解するだろう。
段階３は、別の配線（たとえば、第２の配線３３２）が基板３０６の上に（たとえば、上面に）設けられた後の状態を示す。第２の配線３３２は穴を伴う金属プレートであり得る。第１の配線１２０２と第２の配線３３２との間に少なくともいくらかの空間８０４が存在し得る。
段階４は、誘電材料３３０が第１の配線１２０２と第２の配線３３２との間の空間８０４に設けられた後の状態を示す。
段階５は、ダイ３０８が基板に設けられた（たとえば、結合された）後の状態を示す。段階５において示されるように、ダイ３０８は、はんだボールのセット３１０に結合される。はんだボールのセット３１０は、基板３０６の配線に結合される。ダイ３０８は、はんだボールのセット３１０との電気的接続と基板３０６の配線とを形成し得る。
段階６は、モールド３３４（たとえば、封入モールド）が設けられ得る後の状態を示す。モールド３３４は、第２の配線３３２の（少なくとも）一部分を取り囲み得る。モールド３３４は、第１の配線３２８、第２の配線１２０２、誘電材料３３０、はんだボールのセット３１０、および／またはダイ３０８に対する構造的／機械的な支持を提供し得る。
いくつかの実装形態では、絶縁材料８０４によって取り囲まれる第１の配線（たとえば、配線１２０２）の少なくとも１つまたは複数は、同軸配線／配線手段（たとえば、同軸配線手段）の内側配線である。いくつかの実装形態では、第２の配線３３２は同軸配線／配線手段（たとえば、同軸配線手段）の外側配線である。いくつかの実装形態では、１つまたは複数の内側配線は電源信号のための第１の電気的経路を提供し、外側配線はグラウンド信号のための第２の電気的経路を提供する。いくつかの実装形態では、第１の配線（たとえば、配線１２０２）、絶縁材料８０４、および／または第２の配線３３２の少なくとも１つまたは複数の組合せは、同軸配線／配線手段（たとえば、同軸配線手段）として動作するように構成される。
いくつかの実装形態では、配線３３２および／または基板３０６中の配線は、集積デバイスの電力分配網（ＰＤＮ）のための第１のネットリストの一部である。たとえば、配線３３２および／または基板３０６中の配線は、集積デバイスのＰＤＮのためのグラウンドネットリストの一部であり得る。
いくつかの実装形態では、配線１２０２および／または基板３０６中の別の配線は、集積デバイスの電力分配網（ＰＤＮ）のための第２のネットリストの一部である。たとえば、配線１２０２および／または基板３０６中の別の配線は、集積デバイスのＰＤＮのための電源ネットリストまたはデータ信号ネットリストの一部であり得る。
いくつかの実装形態では、配線１２０２（たとえば、ワイヤボンド）の少なくともいくつかは、ＰＤＮの同じネットリストの一部であり得る。いくつかの実装形態では、配線１２０２（たとえば、ワイヤボンド）の少なくともいくつかは、ＰＤＮの同じネットリストの一部であり得る。
図１４は、第３の例示的な集積デバイス１４００の上からの断面図を示す。第３の例示的な集積デバイス１４００は、ダイ３０８の１つまたは複数の側部の行１４０２の中に１つまたは複数の同軸接続１２０４を含み得る。各同軸接続１２０４は、第１の配線１２０２、第１の配線１２０２を取り囲む第２の配線３３２、および第１の配線１２０２と第２の配線３３２との間の絶縁材料３３０を含み得る。同軸接続１２０４の行１４０２は、モールド３３４によって取り囲まれ得る。上で言及された様々な要素の詳細な説明がすでに本明細書で与えられているので、繰り返されない。
図１５は、第４の例示的な集積デバイス１５００の上からの断面図を示す。第４の例示的な集積デバイス１５００は、ダイ３０８の１つまたは複数の側部の行１５０６、１５０８の中に同軸接続１５０２の１つまたは複数のセットを含み得る。各同軸接続１５０２は、第１の配線１２０２、１５０４、第１の配線１２０２、１５０４を取り囲む第２の配線３３２、および第１の配線１２０２、１５０４と第２の配線３３２との間の絶縁材料３３０を含み得る。同軸接続１５０２の行１５０６、１５０８は、モールド３３４によって取り囲まれ得る。上で言及された様々な要素の詳細な説明がすでに本明細書で与えられているので、繰り返されない。
同軸接続を含む集積デバイスを提供／製造するための例示的な方法
図１６は、同軸接続を含む集積デバイスを提供／製造するための例示的な方法の例示的な流れ図を示す。例示的な方法は、上に示された集積デバイスの任意の１つまたは複数を提供／製造することができる。図１６に示されるブロックの一部の順序は、本開示の範囲から逸脱することなく変更され得ることを、当業者は理解するだろう。また、図１６に示されるブロックの任意の１つまたは複数が、本開示の範囲から逸脱することなく組み合わされ得ることも、当業者は理解するだろう。任意選択のブロックは、破線の中で示されている。下で言及される様々な要素の詳細な説明が上で与えられているので、繰り返されない。本明細書で説明される例示的な方法は、装置（たとえば、製造デバイス）によって実行され得る。
ブロック１６０２において、装置は基板の上に（たとえば、上面に）第１の配線を設ける（たとえば、形成する）ことができる。たとえば、図８の段階２を参照すると、第１の配線３２８が基板３０６の上に設けられ得る（たとえば、形成され得る）。上でより詳細に説明されたように、第１の配線３２８は様々な技法を使用して基板３０６の上に設けられ得る（たとえば、形成され得る）。上でより詳細に説明されたように、そのような技法の例はメッキ処理である。したがって、基板の上に第１の配線を設けることは、基板３０６の上に第１の配線３２８をメッキすることを含み得る（たとえば、図８参照）。上でより詳細に説明されたように、そのような技法の別の例はワイヤボンディング処理である。したがって、基板の上に第１の配線を設けることは、基板３０６の上に第１の配線１２０２をワイヤボンディングすることを含み得る（たとえば、図１２参照）。基板の上に第１の配線を設けるための代替的な技法が当業者に知られており、したがって本開示の範囲内にある。
ブロック１６０４において、装置は基板の上に第２の配線を設ける（たとえば、形成する）ことができる。第２の基板は、第１の配線を取り囲み、グラウンドへの接続を提供するように構成され得る。たとえば、図８の段階３を参照すると、装置は基板３０６の上に第２の配線３３２を設け得る（たとえば、形成し得る）。いくつかの構成では、第２の配線３３２は穴８０２を含む金属プレートであり得る。第１の配線３２８は、第２の配線３３２の穴８０２の内側に／それを貫通して設けられ得る（たとえば、配置され得る）。図７Ａ、図７Ｃに示されるように、第２の配線３３２は第１の配線３２８を取り囲む。第２の配線３３２は、グラウンドへの電気的接続を提供するように構成され得る。
ブロック１６０６において、装置は、第１の配線と第２の配線との間に誘電材料を設け得る（たとえば、形成し得る）。たとえば、図８の段階３を（再び）参照すると、第１の配線３２８と第２の配線３３２との間に少なくともいくらかの空間８０４が存在し得る。図８の段階４に示されるように、誘電材料３３０は、第１の配線３２８と第２の配線３３２との間の空間８０４に設けられ得る（たとえば、形成され得る）。
ブロック１６０８において、装置は第２の配線を取り囲む封入モールドを設け得る（たとえば、形成し得る）。たとえば、図８の段階５を参照すると、モールド３３４が第２の配線３３２を取り囲んで設けられ得る（たとえば、形成され得る）。モールド３３４は、第１の配線３２８、第１の配線３２８を取り囲む第２の配線３３２、および／または第１の配線３２８と第２の配線３３２との間の絶縁材料３３０に対する機械的および／または構造的な支持を提供し得る。
例示的な電子デバイス
図１７は、上述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、および／またはパッケージのいずれかと統合され得る様々な電子デバイスを示す。たとえば、携帯電話１７０２、ラップトップコンピュータ１７０４、および固定位置端末１７０６が、本明細書で説明される集積デバイス１７００を含み得る。集積デバイス１７００は、たとえば、本明細書で説明される集積回路、ダイ、インターポーザ、またはパッケージのいずれかであってよい。図１７に示されるデバイス１７０２、１７０４、１７０６は例にすぎない。他の電子デバイスはまた、限定はされないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、またはそれらの任意の組合せを含む、集積デバイス１７００を特徴とし得る。
図３、図４、図５、図６、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、および／もしくは図１６に示される構成要素、ステップ、特徴、および／または機能の１つまたは複数は、単一の構成要素、ステップ、特徴もしくは機能へと再構成され、および／もしくは組み合わされ、または、いくつかの構成要素、ステップ、もしくは機能で具現化され得る。追加の要素、構成要素、ステップ、および／または機能も、本開示から逸脱することなく追加され得る。本開示における図３、図４、図５、図６、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、および／または図１６と、その対応する説明とは、ダイおよび／または（集積回路）ＩＣに限定されない。いくつかの実装形態では、図３、図４、図５、図６、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、および／または図１６と、その対応する説明とは、集積デバイスを製造し、作製し、設け、かつ／または生産するために使用され得る。いくつかの実施態様では、集積デバイスは、ダイパッケージ、ＩＣ、ウェハ、半導体デバイス、および／またはインターポーザを含み得る。
「例示的」という単語は、本明細書では、「例、事例、または例示として機能する」ことを意味するために使用される。「例示的」として本明細書で説明された任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が議論される特徴、利点、または動作のモードを含むことを要求するものではない。「結合された」という用語は、本明細書では、２つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していない場合でも、それでも互いに結合されていると見なされ得る。
また、実施形態は、フローチャート、流れ図、構造線図またはブロック図として描かれているプロセスとして記述され得ることに留意されたい。フローチャートは、動作を逐次プロセスとして説明し得るが、動作の多くは、並列にまたは同時に実行され得る。加えて、動作の順序は並べ替えられ得る。プロセスは、その動作が完了したとき、終了される。
本明細書で説明される本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用されることが可能であり、多くの代替、修正、および変形が当業者には明らかとなろう。
１００ 従来の集積デバイス
１０２ 第１のパッケージ
１０４ 第２のパッケージ
１０６ 第１の基板
１０８ 第１のダイ
１１０ はんだボール
１１２ 配線
１１４ 電気的配線
１１６ 誘電層
１１８ 第２の基板
１２０ 第２のダイ
１２２ はんだボール
１２４ 電気的配線
１２６ 線
１２８ 誘電層
３００ 集積デバイス
３０２ 第１のパッケージ
３０４ 第２のパッケージ
３０６ 第１の基板
３０８ 第１のダイ
３１０ はんだボール
３１２ 同軸接続
３１４ 電気的配線
３１５ 電気的配線
３１６ 誘電層
３１８ 第２の基板
３２０ 第２のダイ
３２２ はんだボール
３２４ 電気的配線
３２６ 誘電層
３２８ 第１の配線
３３０ 絶縁材料
３３２ 第２の配線
３３４ モールド
４００ 例示的な同軸接続
４０４ 同軸接続
４０６ 第１の配線
４０８ 絶縁材料
４１０ 行
５００ 第２の例示的な集積デバイス
５０２ 同軸接続
５０４ 第１の配線
５１５ 配線
６００ 例示的な同軸接続
６０２ 同軸接続
６０４ 行
６０６ 行
６０８ 第１の配線
６１０ 第１の配線
７０２ 直径
７０４ 直径
７１２ シールド
７２２ 静電容量
７２４ 磁場
７３２ 第１の方向
７３４ 第２の方向
８００ 第１の例示的なシーケンス
８０２ 穴
８０４ 空間
９００ 例示的なシーケンス
１２００ 例示的なシーケンス
１２０２ 配線
１２０４ 同軸接続
１３００ 例示的なシーケンス
１４００ 第３の例示的な集積デバイス
１４０２ 行
１５００ 第４の例示的な集積デバイス
１５０２ 同軸接続
１５０４ 第１の配線
１５０６ 行
１５０８ 行
１７００ 集積デバイス
１７０２ デバイス
１７０４ デバイス
１７０６ デバイス

Claims (15)

  1. 第１の電気的配線を伴う第１の基板と、
    第２の電気的配線を伴う第２の基板と、
    前記第１の基板の前記第１の電気的配線に電気的に結合するように構成され、前記第２の基板の前記第２の電気的配線に電気的に結合するように構成される、複数の内側配線と、
    前記複数の内側配線を取り囲む連続的な外側配線であって、グラウンドへの電気的接続を提供するように構成され、前記複数の内側配線の上面と前記外側配線の上面が同一平面にあり、前記複数の内側配線の下面と前記外側配線の下面が同一平面にある、外側配線と、
    前記第１の基板と前記第２の基板との間に位置するダイと、
    前記ダイを前記第１の電気的配線に電気的に結合するように構成される複数のはんだボールと、
    前記第１の基板と前記第２の基板との間の空間を埋めるモールドとを備え、
    前記モールドが、少なくとも部分的に、前記ダイ、前記複数のはんだボール、および前記外側配線を封入し、
    第１のパッケージが、前記第１の基板、前記複数の内側配線、前記外側配線、前記ダイ、前記複数のはんだボール及び前記モールドを備え、第２のパッケージが、前記第２の基板を備え、前記第１のパッケージと前記第２のパッケージが直接接続される、集積デバイス。
  2. 前記外側配線がプレートを備える、請求項１に記載の集積デバイス。
  3. 前記内側配線と前記外側配線との間に誘電材料をさらに備える、請求項１に記載の集積デバイス。
  4. 前記内側配線が、電源信号のための電気的経路を第１の方向に提供するように構成される、請求項１に記載の集積デバイス。
  5. 前記外側配線が、グラウンド信号のための電気的経路を第２の方向に提供するように構成される、請求項４に記載の集積デバイス。
  6. 前記内側配線が、少なくともメッキされた配線および／またはワイヤボンドの１つである、請求項１に記載の集積デバイス。
  7. 少なくともインターポーザ、パッケージデバイス、および／またはパッケージオンパッケージ（ＰｏＰ）デバイスの１つを備える、請求項１に記載の集積デバイス。
  8. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータの少なくとも１つに組み込まれる、請求項１に記載の集積デバイス。
  9. 集積デバイスを製造する方法であって、
    第１の電気的配線を伴う第１の基板を形成するステップと、
    第２の電気的配線を伴う第２の基板を形成するステップと、
    複数のはんだボールをダイに結合するステップと、
    前記第１の基板の前記第１の電気的配線に複数の内側配線を電気的に結合するように構成され、前記第２の基板の前記第２の電気的配線に前記複数の内側配線を電気的に結合するように構成される、前記複数の内側配線を形成するステップと、
    前記複数の内側配線を取り囲むように構成され、グラウンドへの電気的接続を提供するように構成される、連続的な外側配線を形成するステップであって、前記複数の内側配線の上面と前記外側配線の上面が同一平面にあり、前記複数の内側配線の下面と前記外側配線の下面が同一平面にある、ステップと、
    前記第１の基板と前記第２の基板との間の空間の中のモールドを形成し、前記ダイ、前記複数のはんだボール、および前記外側配線を少なくとも部分的に前記モールド内に封入するステップとを備え、
    第１のパッケージが、前記第１の基板、前記複数の内側配線、前記外側配線、前記ダイ、前記複数のはんだボール及び前記モールドを備え、第２のパッケージが、前記第２の基板を備え、前記第１のパッケージと前記第２のパッケージが直接接続される、方法。
  10. 前記第１の基板の上に前記内側配線を前記形成するステップが、前記第１の基板の上に前記内側配線をメッキするステップを備える、請求項９に記載の方法。
  11. 前記第１の基板の上に前記内側配線を前記形成するステップが、前記第１の基板の上に前記内側配線をワイヤボンディングするステップを備える、請求項９に記載の方法。
  12. 前記外側配線がプレートを備える、請求項９に記載の方法。
  13. 前記内側配線と前記外側配線との間に誘電層を形成するステップをさらに備える、請求項９に記載の方法。
  14. 前記内側配線が、電源信号のための電気的経路を第１の方向に提供するように構成される、請求項９に記載の方法。
  15. 前記外側配線が、グラウンド信号のための電気的経路を第２の方向に提供するように構成される、請求項１４に記載の方法。
JP2017500013A 2014-07-11 2015-07-09 同軸配線を備える集積デバイス Active JP6802146B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/329,646 2014-07-11
US14/329,646 US9385077B2 (en) 2014-07-11 2014-07-11 Integrated device comprising coaxial interconnect
PCT/US2015/039678 WO2016007706A1 (en) 2014-07-11 2015-07-09 Integrated device comprising coaxial interconnect

Publications (3)

Publication Number Publication Date
JP2017520929A JP2017520929A (ja) 2017-07-27
JP2017520929A5 JP2017520929A5 (ja) 2018-08-02
JP6802146B2 true JP6802146B2 (ja) 2020-12-16

Family

ID=53719982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500013A Active JP6802146B2 (ja) 2014-07-11 2015-07-09 同軸配線を備える集積デバイス

Country Status (8)

Country Link
US (1) US9385077B2 (ja)
EP (1) EP3167483A1 (ja)
JP (1) JP6802146B2 (ja)
KR (1) KR102411667B1 (ja)
CN (2) CN115036287A (ja)
AU (1) AU2015287804B2 (ja)
BR (1) BR112017000154B1 (ja)
WO (1) WO2016007706A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381303B2 (en) * 2016-07-01 2019-08-13 Vanguard International Semiconductor Corporation Semiconductor device structures
TWI594338B (zh) * 2016-08-09 2017-08-01 矽品精密工業股份有限公司 電子堆疊結構及其製法
US10070525B2 (en) * 2016-12-28 2018-09-04 Intel Corporation Internal to internal coaxial via transition structures in package substrates
WO2018182652A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Semiconductor package having a coaxial first layer interconnect
US10734334B2 (en) * 2018-01-29 2020-08-04 Marvell Asia Pte, Ltd. Coaxial-interconnect structure for a semiconductor component
KR20220124583A (ko) * 2021-03-03 2022-09-14 삼성전자주식회사 인터포저를 포함하는 전자 장치
US20230036650A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Sense lines for high-speed application packages
US20240047319A1 (en) * 2022-08-04 2024-02-08 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
JP3601462B2 (ja) * 2001-03-05 2004-12-15 オムロン株式会社 電子部品のパッケージ構造
US6476476B1 (en) 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
US7045893B1 (en) * 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
DE102005002707B4 (de) 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
KR100663265B1 (ko) 2005-05-10 2007-01-02 삼성전기주식회사 다층 기판 및 그 제조 방법
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US20080158842A1 (en) * 2006-12-29 2008-07-03 Texas Instruments Incorporated Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate
US7952196B1 (en) 2008-04-21 2011-05-31 Lockheed Martin Corporation Affordable high performance high frequency multichip module fabrication and apparatus
TWI366890B (en) * 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
EP2244291A1 (en) 2009-04-20 2010-10-27 Nxp B.V. Multilevel interconnection system
US8288844B2 (en) * 2009-12-17 2012-10-16 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2012256675A (ja) 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5682496B2 (ja) * 2011-07-28 2015-03-11 富士通セミコンダクター株式会社 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
JP5775789B2 (ja) 2011-10-18 2015-09-09 新光電気工業株式会社 積層型半導体パッケージ
US9041208B2 (en) * 2011-11-02 2015-05-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Laminate interconnect having a coaxial via structure

Also Published As

Publication number Publication date
JP2017520929A (ja) 2017-07-27
AU2015287804B2 (en) 2020-02-27
US9385077B2 (en) 2016-07-05
AU2015287804A1 (en) 2017-01-05
CN115036287A (zh) 2022-09-09
WO2016007706A1 (en) 2016-01-14
BR112017000154B1 (pt) 2022-05-17
KR20170028901A (ko) 2017-03-14
BR112017000154A2 (pt) 2017-11-07
US20160013125A1 (en) 2016-01-14
EP3167483A1 (en) 2017-05-17
KR102411667B1 (ko) 2022-06-20
CN106489191A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
JP6802146B2 (ja) 同軸配線を備える集積デバイス
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
WO2014126818A1 (en) Dual substrate, power distribution and thermal solution for direct stacked integrated devices
JP2019528568A (ja) スイッチおよびフィルタを備えるパッケージ
US9490226B2 (en) Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
US9799628B2 (en) Stacked package configurations and methods of making the same
US10049999B2 (en) Electronic device
KR101831680B1 (ko) 통합 디바이스 패키지, 와이어-투-다이 커넥터, 및 이들과 관련된 장치
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件
JP6306707B2 (ja) 基板上の集積受動デバイス（ｉｐｄ）
US9807884B2 (en) Substrate comprising embedded elongated capacitor
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
JP2012174826A (ja) 電子デバイス及びその製造方法
KR20120078686A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201126

R150 Certificate of patent or registration of utility model

Ref document number: 6802146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250