CN115036287A - 包括同轴互连的集成器件 - Google Patents

包括同轴互连的集成器件 Download PDF

Info

Publication number
CN115036287A
CN115036287A CN202210862033.1A CN202210862033A CN115036287A CN 115036287 A CN115036287 A CN 115036287A CN 202210862033 A CN202210862033 A CN 202210862033A CN 115036287 A CN115036287 A CN 115036287A
Authority
CN
China
Prior art keywords
interconnect
substrate
integrated device
electrical
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210862033.1A
Other languages
English (en)
Inventor
D·W·金
Y·K·宋
K-P·黄
H·B·蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN115036287A publication Critical patent/CN115036287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本公开涉及一种包括同轴互连的集成器件，该集成器件包括：基板、耦合到该基板的第一互连、以及围绕该第一互连的第二互连。第二互连可被配置成提供至接地的电连接。在一些实现中，第二互连包括极板。在一些实现中，该集成器件还包括在第一互连与第二互连之间的电介质材料。在一些实现中，该集成器件还包括围绕第二互连的模塑。在一些实现中，第一互连被配置成在第一方向上传导功率信号。在一些实现中，第二互连被配置成在第二方向上传导接地信号。在一些实现中，第二方向不同于第一方向。在一些实现中，该集成器件可以是层叠封装(PoP)器件。

Description

包括同轴互连的集成器件
本申请是申请日为2015年7月9日、申请号为201580036954.0(国际申请号PCT/US2015/039678)、发明名称为“包括同轴互连的集成器件”的中国专利申请的分案申请。
相关申请的交叉引用
本申请要求于2014年7月11日向美国专利局提交的美国非临时申请No.14/329,646的优先权和权益，其全部内容通过援引纳入于此。
技术领域
各种特征一般涉及集成器件，尤其涉及包括围绕另一互连并提供至接地的连接的互连的集成器件。
背景技术
图1解说了常规集成器件100(例如，层叠封装(PoP)集成器件)的第一横截面视图。常规集成器件100包括第一封装102和第二封装104。第一封装102可包括第一基板106、第一管芯108、第一组焊球110、以及第一组互连112。第一组焊球110可将第一基板106与第一管芯108电连接。第一基板106可包括电互连114和电介质层116。电互连114可横向地和/或纵向地穿过整个第一基板106，以电连接接触第一基板106的各个组件。例如，电互连114可将一个或多个焊球110与一个或多个互连112电连接。电互连114可(至少)部分地被电介质层116围绕。
第二封装104可包括第二基板118、第二管芯120、以及第二组焊球122。第二组焊球122可将第二基板118与第二管芯120电连接。第二基板118可包括电互连124和电介质层128。模塑124可存在于第一基板106与第二基板118之间的空间的任何部分中。例如，模塑124可封装第一组互连112、第一组焊球110、和/或第一管芯108的(至少)一部分。
第一组互连112可将第一基板106与第二基板118电连接。每个互连112可携带功率信号或接地信号(例如，连接到接地的信号)。
图2是常规集成器件100的第二横截面视图。图2中所解说的第二横截面视图沿着图1中的线126。如图2中所解说的，数个(例如，八个)互连(例如，互连1121-8)可将第一基板106与第二基板118电连接。然而，此类设计具有限制。携带功率信号的任何两个互连必须由携带接地信号的至少一个互连分开；否则，功率信号可能彼此干扰，从而导致不可接受的插入损耗和/或隔离水平。在图2中所示出的八个互连1121-8中，四个交替的互连(例如，1121、1123、1125、1127)可携带功率信号，而其它四个交替的互连(例如，1122、1124、1126、1128)可携带接地信号。此类设计不允许通过每个互连(例如，全部互连1121-8)传送功率信号。例如，如果第一基板106与第二基板118之间需要四个以上功率信号连接，则必须添加附加的互连112(除了图2中已解说的八个互连1121-8以外)。附加的互连将不期望地扩大总体常规集成器件100的尺寸。因此，现有的设计可从允许通过每个互连传导功率信号、同时保持可接受的隔离和/或插入损耗水平的增强中受益。
发明内容
以下给出本公开的一个或多个示例和/或方面的简要概述，以便提供对这些方面的基本理解。此概述不是本公开的所有构想到的特征的详尽综览，并且既非旨在标识出本公开的所有方面的关键性或决定性要素亦非试图界定本公开的任何或所有方面的范围。其唯一目的是以简化形式给出本公开的一个或多个方面的一些概念作为稍后给出的更详细描述之序言。
本文中所描述的各种特征、装备和方法提供了一种集成器件，所述集成器件包括：基板、耦合到所述基板的第一互连、以及围绕所述第一互连并且被配置成提供至接地的电连接的第二互连。
第一示例提供了一种集成器件，所述集成器件包括：基板、耦合到所述基板的第一互连、以及围绕所述第一互连并且被配置成提供至接地的电连接的第二互连。根据一些方面，所述第二互连包括极板。根据一些方面，所述集成器件包括在所述第一互连与所述第二互连之间的电介质材料。根据一些方面，模塑围绕所述第二互连。根据一些方面，所述第一互连被配置成：在第一方向上传导功率信号。根据一些方面，所述第二互连被配置成：在第二方向上传导接地信号。根据一些方面，所述第二方向不同于所述第一方向。根据一些方面，所述集成器件包括至少中介体、封装器件、和/或PoP器件中的一者。在一些方面中，所述集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第二示例提供了一种装备，所述装备包括：基板、耦合到所述基板的第一互连、以及围绕所述第一互连并且被配置成提供至接地的电连接的第二互连。根据一些方面，所述第二互连包括极板。根据一些方面，所述装备包括在所述第一互连与所述第二互连之间的电介质材料。根据一些方面，模塑围绕所述第二互连。根据一些方面，所述第一互连被配置成：在第一方向上传导功率信号。根据一些方面，所述第二互连被配置成：在第二方向上传导接地信号。根据一些方面，所述第二方向不同于所述第一方向。根据一些方面，所述装备包括至少中介体、封装器件、和/或PoP器件中的一者。在一些方面中，所述装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种方法，所述方法包括：在基板之上提供第一互连，并且在所述基板之上提供第二互连，其中，第二基板围绕第一基板并且被配置成提供至接地的电连接。根据一些方面，所述第二互连包括极板。根据一些方面，所述集成器件包括在所述第一互连与所述第二互连之间的电介质材料。根据一些方面，模塑围绕所述第二互连。根据一些方面，所述第一互连被配置成：在第一方向上传导功率信号。根据一些方面，所述第二互连被配置成：在第二方向上传导接地信号。根据一些方面，所述第二方向不同于所述第一方向。根据一些方面，所述集成器件包括至少中介体、封装器件、和/或PoP器件中的一者。在一些方面中，所述集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
本公开的这些和其他示例和/或方面将在阅览以下详细描述后得到更全面的理解。在结合附图研读了下文对本公开的具体示例性实施例的描述之后，本公开的其他方面、特征和实施例对于本领域普通技术人员将是明显的。
附图说明
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相同的附图标记始终作相应标识。
图1解说了常规集成器件的第一横截面视图。
图2解说了常规集成器件的第二横截面视图。
图3解说了第一示例性集成器件的横截面视图。
图4解说了第一示例性集成器件中的示例性同轴连接的立体侧视图。
图5解说了第二示例性集成器件的横截面视图。
图6解说了第二示例性集成器件中的示例性同轴连接的立体侧视图。
图7A-7D解说了示例性同轴连接的各个方面。
图8解说了用于提供/制造第一示例性集成器件中的示例性同轴连接的第一示例性顺序。
图9解说了用于提供/制造第一示例性集成器件的示例性顺序。
图10解说了第一示例性集成器件的横截面俯视图。
图11解说了第二示例性集成器件的横截面俯视图。
图12解说了用于提供/制造第三示例性集成器件中的示例性同轴连接的示例性顺序。
图13解说了用于提供/制造第三示例性集成器件的示例性顺序。
图14解说了第三示例性集成器件的横截面俯视图。
图15解说了第四示例性集成器件的俯视横截面立体图。
图16解说了用于提供/制造集成器件的方法的示例性流程图。
图17解说了可集成本文中所描述的集成器件、半导体器件、管芯、集成电路和/或印刷电路板(PCB)的各种电子设备。
具体实施方式
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。
概览
一些新颖特征涉及一种集成器件(例如，层叠封装(PoP)集成器件)，该集成器件包括基板、耦合到基板的第一互连、以及围绕第一互连并且被配置成提供至接地的电连接的第二互连。第二互连可包括极板。该集成器件可包括在第一互连与第二互连之间的电介质材料。模塑可围绕第二互连。第一互连可被配置成：在第一方向上传导功率信号。第二互连可被配置成：在第二方向上传导接地信号。第二方向可不同于第一方向。该集成器件可包括至少中介体、封装器件、和/或PoP器件中的一者。
术语和定义
互连是允许或者促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可以包括迹线、通孔、焊盘、柱、重分布金属层、和/或凸块下金属化(UBM)层。在一些实现中，互连是为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可包括一个以上元件/组件。
网表被定义为形成和/或定义集成器件中的电路的连通性的一组互连、一组有源元件(例如，晶体管)和/或一组无源元件(例如，电阻器、电容器)。
第一示例性集成器件
图3解说了集成器件300(例如，PoP集成器件)，该集成器件300包括第一封装302和第二封装304。第一封装302可包括第一基板306、第一管芯308、第一组焊球310、以及至少一个同轴连接312。第一组焊球310可将第一基板306与第一管芯308电连接。第一基板306可包括各种材料而不会脱离本公开的范围。作为非限定性示例，第一基板306可包括硅、玻璃、陶瓷、晶片、和/或各种有机材料。第一基板306可包括电互连314和315、以及电介质层316。电互连314和/或315可包括各种材料而不会脱离本公开的范围。作为非限定性示例，电互连314和/或315可包括铜。互连314和/或315可包括一个或多个迹线、通孔和/或焊盘。电互连314和/或315可横向地和/或纵向地穿过整个第一基板306，以电连接接触第一基板306的各个组件。例如，电互连314和/或315可电连接一个或多个焊球310和一个或多个同轴连接312。电互连314和/或315可(至少)部分地被电介质层316围绕。电介质层316可包括各种材料而不会脱离本公开的范围。作为非限定性示例，电介质层316可包括氮化硅(SiN)。
第二封装304可包括第二基板318、第二管芯320、以及第二组焊球322。第二组焊球322可将第二基板318与第二管芯320电连接。第二基板318可包括各种材料而不会脱离本公开的范围。作为非限定性示例，第二基板318可包括硅、玻璃、陶瓷、晶片、和/或各种有机材料。第二基板318可包括电互连324和电介质层326。电互连324可包括各种材料而不会脱离本公开的范围。作为非限定性示例，电互连324可包括Al。电互连324可横向地和/或纵向地穿过整个第二基板318，以电连接接触第二基板318的各个组件。例如，电互连324可电连接一个或多个焊球322和一个或多个同轴连接312。电互连324可(至少)部分地被电介质层326围绕。电介质层326可包括各种材料而不会脱离本公开的范围。作为非限定性示例，电介质层326可包括SiN。
模塑334可存在于第一基板306与第二基板318之间的空间的任何部分中。例如，模塑334可(至少)部分地围绕同轴连接312、第一组焊球310、和/或第一管芯308。
同轴连接312(例如，同轴传输线)可将第一基板306与第二基板318连接。同轴连接312可包括第一互连328(例如，被配置成传送功率信号的信号互连)、绝缘材料330、以及第二互连332(例如，提供至接地的电连接的互连)。绝缘材料330可包括各种材料而不会脱离本公开的范围。作为非限定性示例，绝缘材料330可包括SiN。在一些实现中，绝缘材料330是电介质层。在一些实现中，绝缘材料330可以是封装层(例如，模塑、环氧树脂)。在一些实现中，绝缘材料330可以是与模塑334相同的材料。
绝缘材料330可围绕第一互连328的(至少)一部分。绝缘材料330可使第一互连328与第二互连332电绝缘，从而防止第一互连328中的信号通过第二互连332短路。
第一互连328可将第一基板306与第二基板318电连接。例如，第一互连328可将第一基板306的电互连314与第二基板318的电互连324电连接。第一互连328也可电耦合到互连315。第一互连328可被配置成在第一方向上传导功率信号，诸如从第一基板306到第二基板318。
第二互连332可以是极板。极板可包括金属(例如，Al)。第二互连332可被配置成提供至接地的电连接。第二互连332可围绕绝缘材料330的(至少)一部分。如此，第二互连332可围绕第一互连328的(至少)一部分。第二互连332可被配置成：在第二方向上为接地信号(例如，以接地为目的地的信号)提供电路径。第二方向可不同于第一方向(如前文所述)。例如，接地信号可从第二基板318被传导到第一基板306。接地信号可以在本领域普通技术人员将容易明白的其他方向上被传导。第二互连332可电耦合到互连314。
在一些实现中，互连314和/或第二互连332是用于集成器件的功率分配网络(PDN)的第一网表的一部分。例如，互连314和/或第二互连332可以是用于集成器件的PDN的接地网表的一部分。
在一些实现中，互连315和/或第一互连328是用于集成器件的功率分配网络(PDN)的第二网表的一部分。例如，互连315和/或第一互连328可以是用于集成器件的PDN的功率网表或数据信号网表的一部分。
虽然图3中所解说的横截面视图示出了两个同轴连接312(例如，左手侧同轴连接312和右手侧同轴连接312)，但集成器件300还可包括附加的同轴连接(例如，在右手侧同轴连接312和/或左手侧同轴连接312的后面和/或前面的一个或多个同轴连接)，如图4中所解说的。
图4解说了第一示例性集成器件300中的示例性同轴连接400的倾斜立体图。在一些实现中，同轴连接400是互连装置(例如，同轴互连装置)。示例性同轴连接400可包括行(例如，行410)中的数个(例如，八个)个体同轴连接(例如，同轴连接312、404)。然而，本领域普通技术人员将理解，行410可包括少至一个同轴连接(例如，仅同轴连接312)或者多至数百、数千或数百万个同轴连接(或更多)而不会脱离本公开的范围。如前文更详细描述的，每个同轴连接312、404可包括：第一互连328、406(例如，信号互连)；绝缘材料330、408；以及第二互连332(例如，接地互连)。第二互连332可以是在一个或多个同轴连接(例如，共享相同的第二互连332的同轴连接312、404)之间共享的金属极板。第二互连332围绕同轴连接312的第一互连328以及同轴连接404的第一互连406。如前文更详细描述的，第二互连332可被配置成提供至接地的电连接或电路径。
每个同轴连接(例如，同轴连接312、404)可传导功率信号以及接地信号(例如，以接地为目的地的信号)两者。如前文参照图1-2所描述的，现有的集成器件(例如，常规集成器件100)包括基板(例如，基板106、118)之间的可仅传送功率信号或接地信号的连接(例如，互连112、1121-8)。如此，现有的集成器件可能需要至少两个连接(例如，互连1121和互连1122)来传送功率信号以及接地信号两者。然而，本公开提供了可传送功率信号以及接地信号两者的同轴连接(例如，同轴连接312)的各种示例和方面。
在一些实现中，第一互连328和互连406可以是集成器件的功率分配网络(PDN)的相同网表或不同网表的一部分。
在一些实现中，被绝缘材料围绕的第一互连(例如，互连328、406)中的至少一个或多个互连是同轴互连/互连装置(例如，同轴互连装置)的内部互连。在一些实现中，第二互连332是同轴互连/互连装置(例如，同轴互连装置)的外部互连。在一些实现中，一个或多个内部互连为功率信号提供第一电路径，并且外部互连为接地信号提供第二电路径。在一些实现中，第一互连(例如，互连328、406)、绝缘材料、和/或第二互连332中的至少一者或多者的组合被配置成作为同轴互连/互连装置(例如，同轴互连装置)来操作。
第二示例性集成器件
图5解说了第二示例性集成器件500的横截面视图。第二示例性集成器件500可包括同轴连接502。同轴连接502可将第一基板306与第二基板318连接。基板306可包括互连314、315和515。互连314、315和/或515可包括一个或多个迹线、通孔和/或焊盘。同轴连接502可包括：两个(或更多个)第一互连328、504(例如，被配置成传送功率信号的信号互连)；绝缘材料330；以及第二互连332(例如，提供至接地的电连接的互连)。第一互连328、504可将第一基板306与第二基板318电连接。例如，第一互连328、504可分别将第一基板306的电互连315和515与第二基板318的电互连324电连接。第一互连328、504可被配置成在第一方向上传导功率信号，诸如从第一基板306到第二基板318。
绝缘材料330可围绕第一互连328、504的(至少)一部分。绝缘材料330可使第一互连328、504与第二互连332电绝缘，从而防止第一互连328、504中的信号通过第二互连332短路。围绕每个第一互连328、504的绝缘材料330可基于各种设计参数而变化。例如，第一互连328、504中信号的功率和/或安培可影响围绕该第一互连328、504的绝缘材料330的类型和/或数量。
第二互连332可被配置成提供至接地的电连接。第二互连332可以是极板。极板可包括金属(例如，Al)。第二互连332可围绕绝缘材料330的(至少)一部分。如此，第二互连332可围绕第一互连328、504的(至少)一部分。第二互连332可被配置成在第二方向上传导接地信号(例如，以接地为目的地的信号)。第二方向可不同于第一方向(如前文所述)。例如，接地信号可从第二基板318被传导到第一基板306。接地信号可在本领域普通技术人员将容易明白的其他方向上被传导。第二互连332可电耦合到第一互连314。
模塑334可存在于第一基板306与第二基板318之间的空间的任何部分中。例如，模塑334可围绕同轴连接502、第一组焊球310、和/或第一管芯308。
每个同轴连接502可传导两个(或更多个)功率信号(例如，第一互连328中的功率信号和第一互连504中的另一功率信号)以及接地信号(例如，第二互连332中的并且以接地为目的地的信号)。如前文参照图1-2所描述的，现有的集成器件(例如，图1-2中的常规集成器件100)包括基板(例如，图1-2中的基板106、118)之间的可仅传送功率信号或接地信号的连接(例如，图1-2中的互连112、1121-8)。如此，现有的集成器件可能需要至少两个连接(例如，图2中的互连1121和互连1122)来传送功率信号以及接地信号两者。然而，本公开提供了传送两个(或更多个)功率信号以及接地信号的同轴连接(例如，图5中的同轴连接502)的各种示例。
在一些实现中，互连314和/或第二互连332是用于集成器件的功率分配网络(PDN)的第一网表的一部分。例如，互连314和/或第二互连332可以是用于集成器件的PDN的接地网表的一部分。
在一些实现中，互连315和/或第一互连328是用于集成器件的功率分配网络(PDN)的第二网表的一部分。例如，互连315和/或第一互连328可以是用于集成器件的PDN的功率网表或数据信号网表的一部分。
在一些实现中，互连515和/或互连504是用于集成器件的功率分配网络(PDN)的第三网表的一部分。例如，互连515和/或互连504可以是用于集成器件的PDN的功率网表或数据信号网表的一部分。
在一些实现中，第二网表和第三网表是相同网表的一部分，而在一些实例中，第二网表和第三网表是不同的网表。
虽然图5中所解说的横截面视图示出了两个同轴连接502(例如，左手侧同轴连接502和右手侧同轴连接502)，但集成器件500还可包括附加的同轴连接(例如，在右手侧同轴连接502和/或左手侧同轴连接502的后面和/或前面的一个或多个同轴连接)，如图6中所解说的。
图6解说了第二示例性集成器件500中的示例性同轴连接600的立体侧视图。示例性同轴连接600可包括行(例如，行604和行606)中的数个(例如，八个)个体同轴连接(例如，同轴连接502、602)。然而，本领域普通技术人员将理解，每行(例如，行604和/或行606)可包括少至一个同轴连接或者多至数百个同轴连接(或更多)而不会脱离本公开的范围。如前文更详细描述的，每个同轴连接(例如，同轴连接502)可包括：两个(或更多个)第一互连328、504(例如，信号互连)；绝缘材料330；以及第二互连332(例如，接地互连)。第二互连332可以是在一个或多个同轴连接(例如，共享相同的第二互连332的同轴连接502、602)之间共享的金属极板。第二互连332可围绕同轴连接502的第一互连328、504以及同轴连接602的第一互连608、610。如前文更详细描述的，第二互连332可被配置成提供至接地的电连接。
在一些实现中，被绝缘材料围绕的第一互连(例如，互连328、406、608、610)中的至少一个或多个互连是同轴互连/互连装置(例如，同轴互连装置)的内部互连。在一些实现中，第二互连332是同轴互连/互连装置(例如，同轴互连装置)的外部互连。在一些实现中，一个或多个内部互连为功率信号提供第一电路径，并且外部互连为接地信号提供第二电路径。在一些实现中，第一互连(例如，互连328、406)、绝缘材料、和/或第二互连332中的至少一者或多者的组合被配置成作为同轴互连/互连装置(例如，同轴互连装置)来操作。
同轴连接/互连的示例性方面
一般而言，图7A-7D解说了同轴连接(例如，同轴连接312)的各个方面。具体而言，图7A示出了示例性同轴连接312的横截面俯视图。第一互连328可具有直径702。例如，为了满足约50欧的特征阻抗值，直径702可具有大约10μm–100μm的示例性值。第一互连328和绝缘材料330共同地可具有直径704。直径704的值的示例性范围是大约40μ–400μm。绝缘材料330可具有等于直径704与直径702之差的厚度。绝缘材料330的厚度(例如，直径704与直径702之差)的值的示例性范围是大约30μm–300μm(取决于绝缘材料330的介电常数)。
图7B示出了示例性同轴连接312的立体侧视图。如前文更详细描述的，第一示例性同轴连接312可包括第一互连328和绝缘材料330。在一些配置中，第一示例性同轴连接312还可包括围绕绝缘材料330的(至少)一部分的屏蔽712。屏蔽712可向第一互连328和/或绝缘材料330提供结构和/或机械支持。例如，屏蔽712可使绝缘材料330保持在第一互连328周围。
图7C示出了示例性同轴连接312的各个电气方面的俯视图。如前文更详细描述的，绝缘材料330可位于两个互连(例如，第一互连328和第二互连332)之间。因此，电介质材料330可具有电容722。一般而言，电容与互连极板的表面面积(例如，第一互连328的圆周和第二互连332的圆周)成正比，并且与极板之间的分隔距离(例如，电介质材料330的厚度，如前文更详细描述的)成反比。而且，电容可以是电介质(例如，电介质材料330)的介电常数的函数。
由于电介质材料330位于两个互连(例如，第一互连328和第二互连332)之间，因此两个互连之间(例如，第一互连328与第二互连332之间)可存在磁场724。例如，如果第一互连328中的电流向下行进(例如，进入页面中)，则磁场724将在顺时针方向上，如图7C中所解说的。可使用本领域普通技术人员已知的各种方法(诸如，安培定律)来确定磁场724的值。
图7D示出了示例性同轴连接312的各个电气方面的侧视图。第一互连328可被配置成：在第一方向732上(例如，从顶至底)传导电信号(例如功率信号)。第二互连332(参见图7A、7C)可被配置成：在第二方向734上(例如，从底至顶)传导电信号(例如，接地信号，诸如以接地为目的地的信号)。如图7D中所解说的，第二方向734可不同于第一方向732。如前文更详细描述的，电介质材料330可具有电容722，并且第一互连328与第二互连332之间可存在磁场724(参见图7A、7C)。
用于提供/制造第一示例性集成器件中的示例性同轴连接的示例性顺序
图8解说了用于提供/制造第一示例性集成器件300中的示例性同轴连接400的第一示例性顺序800。顺序800可包括各个阶段。本领域普通技术人员将理解，图8中所解说的一些阶段的次序可改变，而会不脱离本公开的范围。在一些实现中，可将若干阶段组合成单个阶段。下文提及的各种元素的详细描述在前文提供，并且因此将不再重复。
图8的阶段1解说了在提供互连(例如，第二互连332)之后的状态。第二互连332可包括一个或多个孔802。
阶段2解说了在使用镀敷工艺在基板(例如，基板306)之上(例如，在其顶部)提供另一互连(例如，第一互连328)之后的状态。镀敷工艺可包括：提供彼此相叠的多层导电材料，以产生从基板306向上延伸的柱或柱状形状。虽然该示例提及镀敷工艺，但本领域普通技术人员将理解，各种技术可用于在基板306之上提供第一互连328，而不会脱离本公开的范围。在一些实现中，提供(例如，形成)基板并且执行镀敷工艺以形成互连328。所提供的基板可包括一个或多个互连(例如，迹线、通孔、焊盘)。
阶段3解说了在基板306之上(例如，在其顶部)提供第二互连332以使得第一互连328被放置成穿过第二互连332的孔802/放置在第二互连332的孔802内部之后的状态。此后，第一互连328与第二互连332之间可存在至少一些空间804。
阶段4解说了在第一互连328与第二互连332之间的空间804中提供电介质材料330之后的状态。
阶段5解说了在提供模塑334(例如，封装模塑)之后的状态。模塑334可围绕第二互连332的(至少)一部分。模塑334可向第一互连328、绝缘材料330、和/或第二互连332提供结构/机械支持。在一些实现中，阶段4可以是可任选的，并且可在空间804中提供模塑334。
用于提供/制造第一和第二示例性集成器件的示例性顺序
图9解说了用于提供/制造第一示例性集成器件300的示例性顺序900。顺序900可包括各个阶段。本领域普通技术人员将理解，图9中所解说的一些阶段的次序可改变，而不会脱离本公开的范围。此外，在一些实现中，可将若干阶段表示成单个阶段。下文提及的各种元素的详细描述在前文提供，并且因此将不再重复。
图9的阶段1解说了在提供基板(例如，基板306)之后的状态。基板包括电介质层和互连(例如，迹线、通孔、焊盘)。
阶段2解说了在使用镀敷工艺在基板306之上(例如，在其顶部)提供互连(例如，第一互连328)之后的状态，如前文更详细描述的。本领域普通技术人员将理解，各种技术可用于在基板306之上提供第一互连328，而不会脱离本公开的范围。
阶段3解说了可在基板306之上(例如，在其顶部)提供另一互连(例如，第二互连332)之后的状态。在一些配置中，第二互连332是具有孔的金属极板。第一互连328与第二互连332之间可存在至少一些空间804。
阶段4解说了在第一互连328与第二互连332之间的空间804中提供电介质材料330之后的状态。
阶段5解说了在将管芯308提供给(例如，耦合到)基板之后的状态。如阶段5中所示出的，管芯308耦合到一组焊球310。该组焊球310耦合到基板306的互连。管芯308可形成与该组焊球310以及基板306的互连的电连接。在一些实现中，可在基板上提供(例如，形成)互连328和/或332之前将管芯308提供给并耦合到基板。
阶段6解说了在提供模塑334(例如，封装模塑)之后的状态。模塑334可围绕第一互连328、第二互连332、电介质材料330、该组焊球310、和/或管芯308的(至少)一部分。模塑334可向第一互连328、第二互连332、电介质材料330、该组焊球310、和/或管芯308提供结构和/或机械支持。
图10解说了第一示例性集成器件300的横截面俯视图。集成器件300可包括在管芯308的一侧或多侧上的行410中的一个或多个同轴连接312。每个同轴连接312可包括第一互连328、围绕第一互连328的第二互连332、以及在第一互连328与第二互连332之间的绝缘材料330。(诸)同轴连接312的行410可被模塑334围绕。下文提及的各种元素的详细描述已在本文中提供，并且因此将不再重复。
图11解说了第二示例性集成器件500的立体俯视图。集成器件500可包括在管芯308的一侧或多侧上的行604、606中的一组或多组同轴连接502。每个同轴连接502可包括：第一互连328、504；围绕第一互连328、504的第二互连332；以及在第一互连328、504与第二互连332之间的绝缘材料330。(诸)同轴连接502的行604、606可被模塑334围绕。下文提及的各种元素的详细描述已在本文中提供，并且因此将不再重复。
用于提供/制造第三示例性集成器件中的示例性同轴连接的示例性顺序
图12解说了用于提供/制造第三示例性集成器件(例如，图14中所解说的集成器件1400)中的示例性同轴连接的示例性顺序1200。顺序1200可包括各个阶段。在一些实现中，可将若干阶段表示为单个阶段。本领域普通技术人员将理解，图12中所解说的一些阶段的次序可改变，而不会脱离本公开的范围。下文提及的各种元素的详细描述在前文提供，并且因此将不再重复。
图12的阶段1解说了在提供互连(例如，第二互连332)之后的状态。第二互连332可包括一个或多个孔802。
阶段2解说了在基板(例如，基板306)上提供另一互连(例如，第一互连1202)之后的状态。在一些实现中，互连1202是焊线。可使用线焊工艺在基板306之上(例如，在其顶部)提供第一互连1202。可实现各种类型的线焊而不会脱离本公开的范围。例如，“线焊”可指代球焊、楔形焊接、和/或柔性焊接。线焊工艺可产生第一互连1202的圆端(例如，在第一互连1202的底端的焊球状部分)以及在该圆端之上延伸的纵向部分。虽然该示例提及线焊工艺，但本领域普通技术人员将理解，各种其他技术可用于在基板306之上提供第一互连1202，而不会脱离本公开的范围。
阶段3解说了在基板306之上(例如，在其顶部)提供第二互连332以使得第一互连1202被放置成穿过第二互连332的孔802/放置在第二互连332的孔802内部之后的状态。此后，第一互连1202与第二互连332之间可存在至少一些空间804。
阶段4解说了在第一互连328与第二互连332之间的空间804中提供电介质材料330之后的状态。示例性同轴连接1204包括第一互连1202、绝缘材料330、以及第二互连332。在一些实现中，同轴连接1204可包括若干第一互连。
阶段5解说了在提供模塑334(例如，封装模塑)之后的状态。模塑334可围绕第二互连332的(至少)一部分。模塑334可向第一互连1202、绝缘材料330、和/或第二互连332提供结构/机械支持。
在一些实现中，被绝缘材料804围绕的第一互连(例如，互连1202)中的至少一个或多个互连是同轴互连/互连装置(例如，同轴互连装置)的内部互连。在一些实现中，第二互连332是同轴互连/互连装置(例如，同轴互连装置)的外部互连。在一些实现中，一个或多个内部互连为功率信号提供第一电路径，并且外部互连为接地信号提供第二电路径。在一些实现中，第一互连(例如，互连1202)、绝缘材料804、和/或第二互连332中的至少一者或多者的组合被配置成作为同轴互连/互连装置(例如，同轴互连装置)来操作。
用于提供/制造第三和第四示例性集成器件的示例性顺序
图13解说了用于提供/制造第三示例性集成器件(例如，图14中所解说的集成器件1400)的示例性顺序1300。顺序1300可包括各个阶段。本领域普通技术人员将理解，图13中所解说的一些阶段的次序可改变，而不会脱离本公开的范围。下文提及的各种元素的详细描述在前文提供，并且因此将不再重复。
图13的阶段1解说了在提供基板(例如，基板306)之后的状态。基板可包括电介质层以及一个或多个互连(例如，迹线、通孔、焊盘)。
阶段2解说了在使用线焊工艺在基板306之上(例如，在其顶部)提供互连(例如，第一互连1202)之后的状态，如前文更详细描述的。在一些实现中，互连1202是焊线。本领域普通技术人员将理解，各种技术可用于在基板306之上提供第一互连1202，而不会脱离本公开的范围。
阶段3解说了在基板306之上(例如，在其顶部)提供另一互连(例如，第二互连332)之后的状态。第二互连332可以是具有孔的金属极板。第一互连1202与第二互连332之间可存在至少一些空间804。
阶段4解说了在第一互连1202与第二互连332之间的空间804中提供电介质材料330之后的状态。
阶段5解说了在将管芯308提供给(例如，耦合到)基板之后的状态。如阶段5中所示出的，管芯308耦合到一组焊球310。该组焊球310耦合到基板306的互连。管芯308可形成与该组焊球310以及基板306的互连的电连接。
阶段6解说了在可提供模塑334(例如，封装模塑)之后的状态。模塑334可围绕第二互连332的(至少)一部分。模塑334可向第一互连328、第二互连1202、电介质材料330、该组焊球310、和/或管芯308提供结构/机械支持。
在一些实现中，被绝缘材料804围绕的第一互连(例如，互连1202)中的至少一个或多个互连是同轴互连/互连装置(例如，同轴互连装置)的内部互连。在一些实现中，第二互连332是同轴互连/互连装置(例如，同轴互连装置)的外部互连。在一些实现中，一个或多个内部互连为功率信号提供第一电路径，并且外部互连为接地信号提供第二电路径。在一些实现中，第一互连(例如，互连1202)、绝缘材料804、和/或第二互连332中的至少一者或多者的组合被配置成作为同轴互连/互连装置(例如，同轴互连装置)来操作。
在一些实现中，互连332和/或基板306中的互连是用于集成器件的功率分配网络(PDN)的第一网表的一部分。例如，互连332和/或基板306中的互连可以是用于集成器件的PDN的接地网表的一部分。
在一些实现中，互连1202和/或基板306中的另一互连是用于集成器件的功率分配网络(PDN)的第二网表的一部分。例如，互连1202和/或基板306中的另一互连可以是用于集成器件的PDN的功率网表或数据信号网表的一部分。
在一些实现中，互连1202(例如，焊线)中的至少一些互连可以是PDN的相同网表的一部分。在一些实现中，互连1202(例如，焊线)中的至少一些互连可以是PDN的相同网表的一部分。
图14解说了第三示例性集成器件1400的横截面俯视图。第三示例性集成器件1400可包括在管芯308的一侧或多侧上的行1402中的一个或多个同轴连接1204。每个同轴连接1204可包括第一互连1202、围绕第一互连1202的第二互连332、以及在第一互连1202与第二互连332之间的绝缘材料330。(诸)同轴连接1204的行1402可被模塑334围绕。下文提及的各种元素的详细描述已在本文中提供，并且因此将不再重复。
图15解说了第四示例性集成器件1500的横截面俯视图。第四示例性集成器件1500可包括在管芯308的一侧或多侧上的行1506、1508中的一组或多组同轴连接1502。每个同轴连接1502可包括：第一互连1202、1504；围绕第一互连1202、1504的第二互连332；以及在第一互连1202、1504与第二互连332之间的绝缘材料330。(诸)同轴连接1502的行1506、1508可被模塑334围绕。下文提及的各种元素的详细描述已在本文中提供，并且因此将不再重复。
用于提供/制造包括同轴连接的集成器件的示例性方法
图16解说了用于提供/制造包括同轴连接的集成器件的示例性方法的示例性流程图。这些示例性方法可提供/制造前文所解说的集成器件中的任何一个或多个集成器件。本领域普通技术人员将理解，图16中所解说的一些框的次序可改变，而不会脱离本公开的范围。而且，本领域普通技术人员还将理解，可组合图16中所解说的任何一个或多个框，而不会脱离本公开的范围。可任选的框以虚线解说。下文提及的各种元素的详细描述在前文提供，并且因此将不再重复。本文中所描述的示例性方法可由一装备(例如，制造设备)来执行。
在框1602处，该装备可在基板之上(例如，在其顶部)提供(例如，形成)第一互连。例如，参照图8中的阶段2，可在基板306上提供(例如，形成)第一互连328。如前文更详细描述的，可使用各种技术在基板306上提供(例如，形成)第一互连328。此类技术的示例是镀敷工艺，如前文更详细描述的。因此，在基板之上提供第一互连可包括将第一互连328镀敷在基板306上(参见例如图8)。此类技术的另一示例是线焊工艺，如前文更详细描述的。因此，在基板之上提供第一互连可包括将第一互连1202线焊在基板306上(参见例如图12)。用于在基板上提供第一互连的替换技术对于本领域普通技术人员而言已知，并且因此落在本公开的范围内。
在框1604处，该装备可在基板之上提供(例如，形成)第二互连。第二基板可围绕第一互连并且被配置成提供至接地的连接。例如，参照图8中的阶段3，该装备可在基板306上提供(例如，形成)第二互连332。在一些配置中，第二互连332可以是包括孔802的金属极板。可在第二互连332的孔802内部/穿过第二互连332的孔802提供(例如，放置)第一互连328。如图7A、7C中所解说的，第二互连332围绕第一互连328。第二互连332可被配置成提供至接地的电连接。
在框1606处，该装备可在第一互连与第二互连之间提供(例如，形成)电介质材料。例如，(再次)参照图8中的阶段3，第一互连328与第二互连332之间可存在至少一些空间804。可在第一互连328与第二互连332之间的空间804中提供(例如，形成)电介质材料330，如图8中的阶段4中所解说的。
在框1608处，该装备可围绕第二互连提供(例如，形成)封装模塑。例如，参照图8中的阶段5，可围绕第二互连332提供(例如，形成)模塑334。模塑334可向第一互连328、围绕第一互连328的第二互连332、和/或第一互连328与第二互连332之间的绝缘材料330提供机械和/或结构支持。
示例性电子设备
图17解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体或封装中的任何一者的各种电子设备。例如，移动电话1702、膝上型计算机1704、以及固定位置终端1706可包括本文中所描述的集成器件1700。集成器件1700可以是例如本文中所描述的集成电路、管芯、中介体、或封装中的任何一者。图17中所解说的设备1702、1704、1706仅是示例性的。其它电子设备也能以集成器件1700为其特征，此类电子设备包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装置)、通信设备、智能电话、平板计算机或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图3、4、5、6、7A、7B、7C、7D、8、9、10、11、12、13、14、15和/或16中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本公开。本公开中的图3、4、5、6、7A、7B、7C、7D、8、9、10、11、12、13、14、15和/或16及其对应描述不限于管芯和/或(集成电路)IC。在一些实现中，图3、4、5、6、7A、7B、7C、7D、8、9、10、11、12、13、14、15和/或16及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，集成器件可包括管芯封装、IC、晶片、半导体器件、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，诸实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中的许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (20)

1.一种集成器件，包括：
具有第一电互连的第一基板；
具有第二电互连的第二基板；
同轴连接，所述同轴连接包括第一互连、绝缘材料和第二互连，其中所述第一互连被配置成电耦合到所述第一基板的第一电互连并且被配置成电耦合到所述第二基板的第二电互连，其中所述绝缘材料围绕所述第一互连，并且其中所述第二互连围绕所述绝缘材料并且被配置成提供至接地的电连接且电耦合到所述第一基板的另一电互连；
位于所述第一基板与所述第二基板之间的第一管芯；
第一多个焊球，所述第一多个焊球被配置成将所述第一管芯电耦合到所述第一电互连；以及
模塑，所述模塑填充所述第一基板与所述第二基板之间的空间，其中所述模塑至少部分地封装所述第一管芯、所述第一多个焊球以及所述同轴连接。
2.如权利要求1所述的集成器件，其中，所述第二互连包括极板。
3.如权利要求1所述的集成器件，进一步包括在所述第一互连与所述第二互连之间的电介质材料。
4.如权利要求1所述的集成器件，进一步包括：
第二管芯；以及
第二多个焊球，所述第二多个焊球被配置成将所述第二管芯电耦合到所述第二电互连。
5.如权利要求1所述的集成器件，其中，所述第一互连被配置成：在第一方向上为功率信号提供电路径。
6.如权利要求5所述的集成器件，其中，所述第二互连被配置成：在第二方向上为接地信号提供电路径。
7.如权利要求1所述的集成器件，其中，所述第一互连是至少经镀敷的互连和/或焊线中的一者。
8.如权利要求1所述的集成器件，其中，所述集成器件包括至少中介体、封装器件、和/或层叠封装(PoP)器件中的一者。
9.如权利要求1所述的集成器件，其中，所述集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
10.一种制造集成器件的方法，所述方法包括：
形成具有第一电互连的第一基板；
形成具有第二电互连的第二基板；
形成同轴连接，所述同轴连接包括第一互连、绝缘材料和第二互连，其中所述第一互连被配置成电耦合到所述第一基板的第一电互连并且被配置成电耦合到所述第二基板的第二电互连，其中所述绝缘材料围绕所述第一互连，并且其中所述第二互连围绕所述绝缘材料并且被配置成提供至接地的电连接且电耦合到所述第一基板的另一电互连；
形成位于所述第一基板与所述第二基板之间的第一管芯；
形成第一多个焊球，所述第一多个焊球被配置成将所述第一管芯电耦合到所述第一电互连；以及
形成模塑，所述模塑填充所述第一基板与所述第二基板之间的空间，其中所述模塑至少部分地封装所述第一管芯、所述第一多个焊球以及所述同轴连接。
11.如权利要求10所述的方法，其中，形成所述第一互连包括：将所述第一互连镀敷在所述第一基板上。
12.如权利要求10所述的方法，其中，形成所述第一互连包括：将所述第一互连线焊在所述第一基板上。
13.如权利要求10所述的方法，其中，所述第二互连包括极板。
14.如权利要求10所述的方法，进一步包括在所述第一互连与所述第二互连之间形成电介质层。
15.如权利要求10所述的方法，进一步包括：
形成第二管芯；以及
形成第二多个焊球，所述第二多个焊球被配置成将所述第二管芯电耦合到所述第二电互连。
16.如权利要求10所述的方法，其中，所述第一互连被配置成：在第一方向上为功率信号提供电路径。
17.如权利要求16所述的方法，其中，所述第二互连被配置成：在第二方向上为接地信号提供电路径。
18.如权利要求17所述的方法，其中，所述第二方向不同于所述第一方向。
19.如权利要求10所述的方法，其中，所述集成器件包括至少中介体、封装器件、和/或层叠封装(PoP)器件中的一者。
20.如权利要求10所述的方法，其中，所述集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
CN202210862033.1A 2014-07-11 2015-07-09 包括同轴互连的集成器件 Pending CN115036287A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/329,646 US9385077B2 (en) 2014-07-11 2014-07-11 Integrated device comprising coaxial interconnect
US14/329,646 2014-07-11
PCT/US2015/039678 WO2016007706A1 (en) 2014-07-11 2015-07-09 Integrated device comprising coaxial interconnect
CN201580036954.0A CN106489191A (zh) 2014-07-11 2015-07-09 包括同轴互连的集成器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580036954.0A Division CN106489191A (zh) 2014-07-11 2015-07-09 包括同轴互连的集成器件

Publications (1)

Publication Number Publication Date
CN115036287A true CN115036287A (zh) 2022-09-09

Family

ID=53719982

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210862033.1A Pending CN115036287A (zh) 2014-07-11 2015-07-09 包括同轴互连的集成器件
CN201580036954.0A Pending CN106489191A (zh) 2014-07-11 2015-07-09 包括同轴互连的集成器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580036954.0A Pending CN106489191A (zh) 2014-07-11 2015-07-09 包括同轴互连的集成器件

Country Status (8)

Country Link
US (1) US9385077B2 (zh)
EP (1) EP3167483A1 (zh)
JP (1) JP6802146B2 (zh)
KR (1) KR102411667B1 (zh)
CN (2) CN115036287A (zh)
AU (1) AU2015287804B2 (zh)
BR (1) BR112017000154B1 (zh)
WO (1) WO2016007706A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381303B2 (en) * 2016-07-01 2019-08-13 Vanguard International Semiconductor Corporation Semiconductor device structures
TWI594338B (zh) * 2016-08-09 2017-08-01 矽品精密工業股份有限公司 電子堆疊結構及其製法
US10070525B2 (en) 2016-12-28 2018-09-04 Intel Corporation Internal to internal coaxial via transition structures in package substrates
WO2018182652A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Semiconductor package having a coaxial first layer interconnect
US10734334B2 (en) * 2018-01-29 2020-08-04 Marvell Asia Pte, Ltd. Coaxial-interconnect structure for a semiconductor component
KR20220124583A (ko) * 2021-03-03 2022-09-14 삼성전자주식회사 인터포저를 포함하는 전자 장치
US20230036650A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Sense lines for high-speed application packages
US20240047319A1 (en) * 2022-08-04 2024-02-08 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
JP3601462B2 (ja) * 2001-03-05 2004-12-15 オムロン株式会社 電子部品のパッケージ構造
US6476476B1 (en) 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
US7045893B1 (en) * 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
DE102005002707B4 (de) 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
KR100663265B1 (ko) 2005-05-10 2007-01-02 삼성전기주식회사 다층 기판 및 그 제조 방법
US7157372B1 (en) 2005-06-14 2007-01-02 Cubic Wafer Inc. Coaxial through chip connection
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US20080158842A1 (en) * 2006-12-29 2008-07-03 Texas Instruments Incorporated Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate
US7952196B1 (en) 2008-04-21 2011-05-31 Lockheed Martin Corporation Affordable high performance high frequency multichip module fabrication and apparatus
TWI366890B (en) * 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
EP2244291A1 (en) 2009-04-20 2010-10-27 Nxp B.V. Multilevel interconnection system
US8288844B2 (en) * 2009-12-17 2012-10-16 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2012256675A (ja) 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5682496B2 (ja) * 2011-07-28 2015-03-11 富士通セミコンダクター株式会社 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
JP5775789B2 (ja) * 2011-10-18 2015-09-09 新光電気工業株式会社 積層型半導体パッケージ
US9041208B2 (en) * 2011-11-02 2015-05-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Laminate interconnect having a coaxial via structure

Also Published As

Publication number Publication date
KR20170028901A (ko) 2017-03-14
WO2016007706A1 (en) 2016-01-14
US9385077B2 (en) 2016-07-05
AU2015287804A1 (en) 2017-01-05
US20160013125A1 (en) 2016-01-14
BR112017000154A2 (pt) 2017-11-07
CN106489191A (zh) 2017-03-08
KR102411667B1 (ko) 2022-06-20
JP6802146B2 (ja) 2020-12-16
AU2015287804B2 (en) 2020-02-27
JP2017520929A (ja) 2017-07-27
BR112017000154B1 (pt) 2022-05-17
EP3167483A1 (en) 2017-05-17

Similar Documents

Publication Publication Date Title
AU2015287804B2 (en) Integrated device comprising coaxial interconnect
US9653427B2 (en) Integrated circuit package with probe pad structure
KR102100731B1 (ko) 필터 및 스위치를 제공하기 위한 패키지 및 장치, 그리고 이를 제조하기 위한 방법
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
CN107735860B (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
US9490226B2 (en) Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
CN107567656B (zh) 包括管芯到线缆连接器的管芯封装以及被配置成耦合至管芯封装的线缆到管芯连接器
CN108604585A (zh) 包括集成电路(ic)封装之间的柔性连接器的集成器件
US9807884B2 (en) Substrate comprising embedded elongated capacitor
US20230130354A1 (en) Three-dimensional semiconductor package having a stacked passive device
CN113644044A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination