KR102411667B1 - 동축 상호접속부를 포함하는 통합 디바이스 - Google Patents

동축 상호접속부를 포함하는 통합 디바이스 Download PDF

Info

Publication number
KR102411667B1
KR102411667B1 KR1020167036601A KR20167036601A KR102411667B1 KR 102411667 B1 KR102411667 B1 KR 102411667B1 KR 1020167036601 A KR1020167036601 A KR 1020167036601A KR 20167036601 A KR20167036601 A KR 20167036601A KR 102411667 B1 KR102411667 B1 KR 102411667B1
Authority
KR
South Korea
Prior art keywords
interconnect
substrate
electrical
interconnects
coaxial
Prior art date
Application number
KR1020167036601A
Other languages
English (en)
Other versions
KR20170028901A (ko
Inventor
동 욱 김
영 규 송
규-평 황
홍 복 위
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20170028901A publication Critical patent/KR20170028901A/ko
Application granted granted Critical
Publication of KR102411667B1 publication Critical patent/KR102411667B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

일부 신규한 특징들은 기판, 기판에 결합되는 제 1 상호접속부, 및 제 1 상호접속부를 둘러싸는 제 2 상호접속부를 포함하는 통합 디바이스에 관한 것이다. 제 2 상호접속부는 접지에 대한 전기 연결을 제공하도록 구성될 수 있다. 일부 구현들에서, 제 2 상호접속부는 플레이트를 포함한다. 일부 구현들에서, 통합 디바이스는 또한 제 1 상호접속부와 제 2 상호접속부 사이에 유전체 재료를 포함할 수 있다. 일부 구현들에서, 통합 디바이스는 또한 제 2 상호접속부를 둘러싸는 몰드를 포함한다. 일부 구현들에서, 제 1 상호접속부는 제 1 방향으로 전력 신호를 전도하도록 구성될 수 있다. 일부 구현들에서, 제 2 상호접속부는 제 2 방향으로 접지 신호를 전도하도록 구성될 수 있다. 일부 구현들에서, 제 2 방향은 제 1 방향과 상이하다. 일부 구현들에서, 통합 디바이스는 PoP(package-on-package) 디바이스일 수 있다.

Description

동축 상호접속부를 포함하는 통합 디바이스{INTEGRATED DEVICE COMPRISING COAXIAL INTERCONNECT}
관련 출원의 교차 참조
[0001] 본 출원은, 2014년 7월 11일에 미국 특허청에 출원된 미국 정규 출원 제14/329,646호의 혜택과 이를 우선권으로 주장하며, 상기 출원의 전체 내용이 인용에 의해 본원에 포함된다.
[0002] 다양한 특징들은 일반적으로 통합 디바이스에 관한 것이며, 보다 구체적으로, 다른 상호접속부를 둘러싸는 상호접속부를 포함하고 접지에 대한 연결을 제공하는 통합 디바이스에 관한 것이다.
[0003] 도 1은 종래의 통합 디바이스(100)(예컨대, PoP(package-on-package) 통합 디바이스)의 제 1 단면도를 도시한다. 종래의 통합 디바이스(100)는 제 1 패키지(102) 및 제 2 패키지(104)를 포함한다. 제 1 패키지(102)는 제 1 기판(106), 제 1 다이(108), 솔더 볼들(110)의 제 1 세트 및 상호접속부들(112)의 제 1 세트를 포함할 수 있다. 솔더 볼들(110)의 제 1 세트는 제 1 기판(106)을 제 1 다이(108)와 전기적으로 연결할 수 있다. 제 1 기판(106)은 전기적 상호접속부들(114) 및 유전체 층들(116)을 포함할 수 있다. 전기적 상호접속부들(114)은 제 1 기판(106)과 접촉하는 다양한 컴포넌트들을 전기적으로 연결하기 위해 제 1 기판(106) 전체에 걸쳐 수평 및/또는 수직으로 이동할 수 있다. 예컨대, 전기적 상호접속부들(114)은 하나 또는 그 초과의 솔더 볼들(110)을 하나 또는 그 초과의 상호접속부들(112)과 전기적으로 연결할 수 있다. 전기적 상호접속부들(114)은 유전체 층들(116)에 의해 (적어도) 부분적으로 둘러싸여질 수 있다.
[0004] 제 2 패키지(104)는 제 2 기판(118), 제 2 다이(120) 및 솔더 볼들(122)의 제 2 세트를 포함할 수 있다. 솔더 볼들(122)의 제 2 세트는 제 2 기판(118)을 제 2 다이(120)와 전기적으로 연결할 수 있다. 제 2 기판(118)은 전기적 상호접속부들(124) 및 유전체 층들(128)을 포함할 수 있다. 몰드(124)는 제 1 기판(106)과 제 2 기판(118) 사이의 공간의 임의의 부분에 존재할 수 있다. 예컨대, 몰드(124)는 상호접속부들(112)의 제 1 세트, 솔더 볼들(110)의 제 1 세트 및/또는 제 1 다이(108)의 (적어도) 일 부분을 캡슐화할 수 있다.
[0005] 상호접속부들(112)의 제 1 세트는 제 1 기판(106)을 제 2 기판(118)과 전기적으로 연결할 수 있다. 각각의 상호접속부(112)는 전력 신호 또는 접지 신호(예컨대, 접지로 연결되는 신호)를 전달할 수 있다.
[0006] 도 2는 종래의 통합 디바이스(100)의 제 2 단면도이다. 도 2에 도시된 제 2 단면도는 도 1의 라인(126)을 따르는 것이다. 도 2에 도시된 바와 같이, 다수 개(예컨대, 8개)의 상호접속부들(예컨대, 상호접속부들(1121-8)은 1 기판(106)을 제 2 기판(118)과 전기적으로 연결할 수 있다. 그러나, 그러한 설계들에는 제한들이 있다. 전력 신호를 전달하는 임의의 2개의 상호접속부들은 접지 신호를 전달하는 적어도 하나의 상호접속부에 의해 분리되어야 하고; 그렇지 않으면, 전력 신호들이 서로 간섭할 수 있음으로써, 허용할 수 없는 수준의 삽입 손실 및/또는 격리를 발생시킨다. 도 2에 도시된 8개의 상호접속부들(1121-8) 중, 4개의 교호적인 상호접속부들(예컨대, 상호접속부들(1121, 1123, 1125, 1127))이 전력 신호를 전달하는 동안 다른 4개의 교번 상호접속부들(예컨대, 상호접속부들(1122, 1124, 1126, 1128))은 접지 신호를 전달할 수 있다. 이러한 설계들은 전력 신호가 모든 각각의 상호접속부(112)(예컨대, 상호접속부들(1121-8) 모두)를 통해 송신되는 것을 허용하지 않는다. 예컨대, 제 1 기판(106)과 제 2 기판(118) 사이에 5개 이상의 전력 신호 연결부들이 필요하면, 추가의 상호접속부들(112)이 (도 2에 이미 도시된 8개의 상호접속부들(1121-8) 이상으로) 추가되어야 한다. 추가적인 상호접속부들은 전체적인 종래의 통합 디바이스(100)의 크기를 바람직하지 않게 확장시킬 것이다. 따라서, 기존 설계들은, 허용가능한 수준들의 격리 및/또는 삽입 손실을 유지하면서 모든 각각의 상호접속부를 통해 전력 신호들이 전도(conduct)될 수 있게 하는 향상들로 인해 유익할 수 있다.
[0007] 다음은, 본 개시내용의 하나 또는 그 초과의 예들 및/또는 양상들의 기본적인 이해를 제공하기 위해, 하나 또는 그 초과의 양상들의 간략화된 요약을 제시한다. 이 요약은 본 개시내용의 고려되는 모든 특징들의 포괄적인 개요가 아니며, 본 개시내용의 모든 양상들의 주요 또는 핵심 엘리먼트들을 식별하려는 것으로도, 본 개시내용의 임의의 또는 모든 양상들의 범위를 기술하려는 것으로도 의도되지 않는다. 이러한 요약의 유일한 목적은, 이후에 제시되는 더 상세한 설명에 대한 서론으로서 간략화된 형태로 본 개시내용의 하나 또는 그 초과의 양상들 중 일부 개념들을 제시하는 것이다.
[0008] 본원에 설명된 다양한 특징들, 장치 및 방법들은, 기판, 기판에 결합되는 제 1 상호접속부, 및 제 1 상호접속부를 둘러싸고 접지에 대한 전기 연결을 제공하도록 구성되는 제 2 상호접속부를 포함하는 통합 디바이스를 제공한다.
[0009] 제 1 예는, 기판, 기판에 결합되는 제 1 상호접속부, 및 제 1 상호접속부를 둘러싸고 접지에 대한 전기 연결을 제공하도록 구성되는 제 2 상호접속부를 포함하는 통합 디바이스를 제공한다. 일부 양상들에 따르면, 제 2 상호접속부는 플레이트를 포함한다. 일부 양상들에 따르면, 통합 디바이스는 제 1 상호접속부와 제 2 상호접속부 사이에 유전체 재료를 포함한다. 일부 양상들에 따르면, 몰드는 제 2 상호접속부를 둘러싼다. 일부 양상들에 따르면, 제 1 상호접속부는 제 1 방향으로 전력 신호를 전도하도록 구성된다. 일부 양상들에 따르면, 제 2 상호접속부는 제 2 방향으로 접지 신호를 전도하도록 구성된다. 일부 양상들에 따르면, 제 2 방향은 제 1 방향과 상이하다. 일부 양상들에 따르면, 통합 디바이스는 적어도 인터포저, 패키지 디바이스 및/또는 PoP 디바이스 중 하나를 포함한다. 일부 양상들에서, 통합 디바이스는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 전화, 스마트 폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 포함된다.
[0010] 제 2 예는, 기판, 기판에 결합되는 제 1 상호접속부, 및 제 1 상호접속부를 둘러싸고 접지에 대한 전기 연결을 제공하도록 구성되는 제 2 상호접속부를 포함하는 장치를 제공한다. 일부 양상들에 따르면, 제 2 상호접속부는 플레이트를 포함한다. 일부 양상들에 따르면, 장치는 제 1 상호접속부와 제 2 상호접속부 사이에 유전체 재료를 포함한다. 일부 양상들에 따르면, 몰드는 제 2 상호접속부를 둘러싼다. 일부 양상들에 따르면, 제 1 상호접속부는 제 1 방향으로 전력 신호를 전도하도록 구성된다. 일부 양상들에 따르면, 제 2 상호접속부는 제 2 방향으로 접지 신호를 전도하도록 구성된다. 일부 양상들에 따르면, 제 2 방향은 제 1 방향과 상이하다. 일부 양상들에 따르면, 장치는 적어도 인터포저, 패키지 디바이스 및/또는 PoP 디바이스 중 하나를 포함한다. 일부 양상들에서, 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 전화, 스마트 폰, 개인 휴대 보조 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 포함된다.
[0011] 제 3 예는, 기판 위에 제 1 상호접속부를 제공하고 기판 위에 제 2 상호접속부를 제공하는 것을 포함하는 방법을 제공하며, 제 2 기판은 제 1 기판을 둘러싸고 접지에 대한 전기 연결을 제공하도록 구성된다. 일부 양상들에 따르면, 제 2 상호접속부는 플레이트를 포함한다. 일부 양상들에 따르면, 통합 디바이스는 제 1 상호접속부와 제 2 상호접속부 사이에 유전체 재료를 포함한다. 일부 양상들에 따르면, 몰드는 제 2 상호접속부를 둘러싼다. 일부 양상들에 따르면, 제 1 상호접속부는 제 1 방향으로 전력 신호를 전도하도록 구성된다. 일부 양상들에 따르면, 제 2 상호접속부는 제 2 방향으로 접지 신호를 전도하도록 구성된다. 일부 양상들에 따르면, 제 2 방향은 제 1 방향과 상이하다. 일부 양상들에 따르면, 통합 디바이스는 적어도 인터포저, 패키지 디바이스 및/또는 PoP 디바이스 중 하나를 포함한다. 일부 양상들에서, 통합 디바이스는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 전화, 스마트 폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 포함된다.
[0012] 본 개시내용의 이러한 그리고 다른 예들 및/또는 양상들은 하기의 상세한 설명의 검토시 더 충분히 이해될 것이다. 본 개시내용의 다른 양상들, 특징들 및 실시예들은 첨부 도면들과 함께 본 개시내용의 특정한 예시적인 실시예들의 하기 설명의 검토 시, 당업자에게 명백해질 것이다.
[0013] 다양한 특징들, 성질 및 이점들은, 동일한 참조 문자들이 명세서 전체에서 대응되도록 식별되는 도면들과 함께 취해질 때, 아래에 설명되는 상세한 설명으로부터 명백해 질 수 있다.
[0014] 도 1은 종래의 통합 디바이스의 제 1 단면도를 도시한다.
[0015] 도 2는 종래의 통합 디바이스의 제 2 단면도를 도시한다.
[0016] 도 3은 제 1 예시적인 통합 디바이스의 단면도를 도시한다.
[0017] 도 4는 제 1 예시적인 통합 디바이스에서의 예시적인 동축 연결부들의 측면 사시도를 도시한다.
[0018] 도 5는 제 2 예시적인 통합 디바이스의 단면도를 도시한다.
[0019] 도 6은 제 2 예시적인 통합 디바이스에서의 예시적인 동축 연결부들의 측면 사시도를 도시한다.
[0020] 도 7a 내지 도 7d는 예시적인 동축 연결부의 다양한 양상들을 도시한다.
[0021] 도 8은 제 1 예시적인 통합 디바이스에서 예시적인 동축 연결부를 제공/제조하기 위한 제 1 예시적인 시퀀스를 도시한다.
[0022] 도 9는 제 1 예시적인 통합 디바이스를 제공/제조하기 위한 예시적인 시퀀스를 도시한다.
[0023] 도 10은 제 1 예시적인 통합 디바이스의 상부 단면도를 도시한다.
[0024] 도 11은 제 2 예시적인 통합 디바이스의 상부 단면도를 도시한다.
[0025] 도 12는 제 3 예시적인 통합 디바이스에서 예시적인 동축 연결부들을 제공/제조하기 위한 예시적인 시퀀스를 도시한다.
[0026] 도 13은 제 3 예시적인 통합 디바이스를 제공/제조하기 위한 예시적인 시퀀스를 도시한다.
[0027] 도 14은 제 3 예시적인 통합 디바이스의 상부 단면도를 도시한다.
[0028] 도 15는 제 4 예시적인 통합 디바이스의 상부 단면 사시도를 도시한다.
[0029] 도 16은 통합 디바이스를 제공/제조하기 위한 방법의 예시적인 흐름도를 도시한다.
[0030] 도 17은 본원에 설명된 통합 디바이스, 반도체 디바이스, 다이, 집적 회로 및/또는 PCB(printed circuit board)를 통합할 수 있는 다양한 전자 장치들을 도시한다.
[0031] 다음 설명에서, 본 개시내용의 다양한 양상들의 완전한 이해를 제공하기 위해서 특정 상세들이 주어진다. 그러나, 당업자는, 이 양상들이 이러한 특정 상세들 없이도 실시될 수 있다는 것을 이해할 것이다. 예컨대, 회로들은 불필요한 상세들에서 양상들을 모호하게 하는 것을 방지하기 위해서 블록도들로 도시될 수 있다. 다른 예들에서, 잘 알려진 회로들, 구조들 및 기술들은 본 개시내용의 양상들을 모호하게 하지 않기 위해서 상세하게 도시되지 않을 수 있다.
개관
[0032] 일부 신규한 특징들은, 기판, 기판에 결합되는 제 1 상호접속부, 및 제 1 상호접속부를 둘러싸고 접지에 대한 전기 연결을 제공하도록 구성되는 제 2 상호접속부를 포함하는 통합 디바이스(예컨대, PoP(package-on-package) 통합 디바이스)에 관한 것이다. 제 2 상호접속부는 플레이트를 포함할 수 있다. 통합 디바이스는 제 1 상호접속부와 제 2 상호접속부 사이에 유전체 재료를 포함할 수 있다. 몰드가 제 2 상호접속부를 둘러쌀 수 있다. 제 1 상호접속부는 제 1 방향으로 전력 신호를 전도하도록 구성될 수 있다. 제 2 상호접속부는 제 2 방향으로 접지 신호를 전도하도록 구성될 수 있다. 제 2 방향은 제 1 방향과 다를 수 있다. 통합 디바이스는 적어도 인터포저, 패키지 디바이스 및/또는 PoP 디바이스 중 하나를 포함할 수 있다.
용어 및 정의
[0033] 상호접속부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이에서 전기 연결을 허용하거나 또는 촉진하는 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호접속부는 트레이스, 비아, 패드, 필라, 재배선 금속층 및/또는 UBM(bump metallization) 층을 포함할 수 있다. 일부 구현들에서에서, 상호접속부는 신호(예컨대, 데이터 신호, 접지 신호, 전력 신호)를 위한 전기적 경로를 제공하는 전기적 전도성 재료이다. 상호접속부는 2개 이상의 엘리먼트/컴포넌트를 포함할 수 있다.
[0034] 네트리스트(netlist)는 통합 디바이스에서 회로의 연결을 형성 및/또는 정의하는 상호접속부들의 세트, 능동 엘리먼트들(예컨대, 트랜지스터)의 세트 및/또는 수동 엘리먼트들(예컨대, 저항기, 캐패시터)의 세트로서 정의된다.
제 1 예시적인 통합 디바이스
[0035] 도 3은 제 1 패키지(302) 및 제 2 패키지(304)를 포함하는 통합 디바이스(300)(예컨대, PoP 통합 디바이스)를 도시한다. 제 1 패키지(302)는 제 1 기판(306), 제 1 다이(308), 솔더 볼들(310)의 제 1 세트 및 적어도 하나의 동축 연결부(312)를 포함할 수 있다. 솔더 볼들(310)의 제 1 세트는 제 1 기판(306)을 제 1 다이(308)와 전기적으로 연결할 수 있다. 제 1 기판(306)은 본 개시내용의 범위를 벗어나지 않고 다양한 재료들을 포함할 수 있다. 비제한적인 예들로서, 제 1 기판(306)은 실리콘, 유리, 세라믹, 웨이퍼 및/또는 다양한 유기 재료들을 포함할 수 있다. 제 1 기판(306)은 전기적 상호접속부들(314 및 315) 및 유전체 층들(316)을 포함할 수 있다. 전기적 상호접속부들(314 및/또는 315)은 본 개시내용의 범위를 벗어나지 않고 다양한 재료들을 포함할 수 있다. 비제한적인 예로서, 전기적 상호접속부들(314 및/또는 315)은 구리를 포함할 수 있다. 상호접속부들(314 및/또는 315)은 하나 또는 그 초과의 트레이스들, 비아들 및/또는 패드들을 포함할 수 있다. 전기적 상호접속부들(314 및/또는 315)은 제 1 기판(306)과 접촉하는 다양한 컴포넌트들을 전기적으로 연결하기 위해 제 1 기판(306) 전체에 걸쳐 수평 및/또는 수직으로 이동할 수 있다. 예컨대, 전기적 상호접속부들(314 및/또는 315)은 하나 또는 그 초과의 솔더 볼들(310) 및 하나 또는 그 초과의 동축 연결부들(312)을 전기적으로 연결할 수 있다. 전기적 상호접속부들(314 및/또는 315)은 유전체 층들(316)에 의해 (적어도) 부분적으로 둘러싸여질 수 있다. 유전체 층들(316)은 본 개시내용의 범위를 벗어나지 않고 다양한 재료들을 포함할 수 있다. 비제한적인 예로서, 유전체 층들(316)은 실리콘 나이트라이드(SiN)를 포함할 수 있다.
[0036] 제 2 패키지(304)는 제 2 기판(318), 제 2 다이(320) 및 솔더 볼들(322)의 제 2 세트를 포함할 수 있다. 솔더 볼들(322)의 제 2 세트는 제 2 기판(318)을 제 2 다이(320)와 전기적으로 연결할 수 있다. 제 2 기판(318)은 본 개시내용의 범위를 벗어나지 않고 다양한 재료들을 포함할 수 있다. 비제한적인 예들로서, 제 2 기판(318)은 실리콘, 유리, 세라믹, 웨이퍼 및/또는 다양한 유기 재료들을 포함할 수 있다. 제 2 기판(318)은 전기적 상호접속부들(324) 및 유전체 층들(326)을 포함할 수 있다. 전기적 상호접속부들(324)은 본 개시내용의 범위를 벗어나지 않고 다양한 재료들을 포함할 수 있다. 비제한적인 예로서, 전기적 상호접속부들(324)은 Al을 포함할 수 있다. 전기 상호접속부들(324)은 제 2 기판(318)과 접촉하는 다양한 컴포넌트들을 전기적으로 연결하기 위해 제 2 기판(318) 전체에 걸쳐 수평 및/또는 수직으로 이동할 수 있다. 예컨대, 전기 상호접속부들(324)은 하나 또는 그 초과의 솔더 볼들(322) 및 하나 또는 그 초과의 동축 연결부들(312)을 전기적으로 연결할 수 있다. 전기 상호접속부들(324)은 유전체 층들(326)에 의해 (적어도) 부분적으로 둘러싸여질 수 있다. 유전체 층들(326)은 본 개시내용의 범위를 벗어나지 않고 다양한 재료들을 포함할 수 있다. 비제한적인 예로서, 유전체 층들(326)은 SiN을 포함할 수 있다.
[0037] 몰드(334)는 제 1 기판(306)과 제 2 기판(318) 사이의 공간의 임의의 부분에 존재할 수 있다. 예컨대, 몰드(334)는 동축 연결부들(312), 솔더 볼들(310)의 제 1 세트 및/또는 제 1 다이(308)를 (적어도) 부분적으로 둘러쌀 수 있다.
[0038] 동축 연결부(312)(예컨대, 동축 송신 라인)는 제 1 기판(306)을 제 2 기판(318)과 연결시킬 수 있다. 동축 연결부(312)는 제 1 상호접속부(328)(예컨대, 전력 신호를 송신하도록 구성되는 신호 상호접속부), 절연 재료(330), 및 제 2 상호접속부(332)(예컨대, 접지에 대한 전기 연결을 제공하는 상호접속부)를 포함할 수 있다. 절연 재료(330)는 본 개시내용의 범위를 벗어나지 않고 다양한 재료들을 포함할 수 있다. 비제한적인 예로서, 절연 재료(330)는 SiN을 포함할 수 있다. 일부 구현들에서, 절연 재료(330)는 유전체층이다. 일부 구현들에서, 절연 재료(330)는 캡슐화 층(예컨대, 몰드, 에폭시)일 수 있다. 일부 구현들에서, 절연 재료(330)는 몰드(334)와 동일한 재료일 수 있다.
[0039] 절연 재료(330)는 제 1 상호접속부(328)의 (적어도) 일 부분을 둘러쌀 수 있다. 절연 재료(330)는 제 2 상호접속부(332)로부터 제 1 상호접속부(328)를 전기적으로 절연시킬 수 있으며, 이에 의해 제 1 상호접속부(328)의 신호들이 제 2 상호접속부(332)를 통해 단락되는 것이 방지된다.
[0040] 제 1 상호접속부들(328)은 제 1 기판(306)을 제 2 기판(318)과 전기적으로 연결할 수 있다. 예컨대, 제 1 상호접속부(328)는 제 1 기판(306)의 전기적 상호접속부들(314)을 제 2 기판(318)의 전기적 상호접속부들(324)과 전기적으로 연결할 수 있다. 제 1 상호접속부(328)는 또한 상호접속부(315)에 전기적으로 결합될 수 있다. 제 1 상호접속부(328)는 제 1 방향으로, 이를 테면, 제 1 기판(306)으로부터 제 2 기판(318)으로 전력 신호를 전도하도록 구성될 수 있다.
[0041] 제 2 상호접속부(332)는 플레이트일 수 있다. 플레이트는 금속(예컨대, Al)을 포함할 수 있다. 제 2 상호접속부(332)는 접지에 대한 전기 연결을 제공하도록 구성될 수 있다. 제 2 상호접속부(332)는 절연 재료(330)의 (적어도) 일 부분을 둘러쌀 수 있다. 이와 같이, 제 2 상호접속부(332)는 제 1 상호접속부(328)의 (적어도) 일 부분을 둘러쌀 수 있다. 제 2 상호접속부(332)는 제 2 방향으로 접지 신호(예컨대, 접지를 목적지로 하는 신호)를 위한 전기 경로를 제공하도록 구성될 수 있다. 제 2 방향은 제 1 방향과 다를 수 있다(상기 설명됨). 예컨대, 접지 신호는 제 2 기판(318)으로부터 제 1 기판(306)으로 전도될 수 있다. 접지 신호는 당업자에게 쉽게 자명한 바와 같이 다른 방향들로 전도될 수 있다. 제 2 상호접속부(332)는 상호접속부(314)에 전기적으로 결합될 수 있다.
[0042] 일부 구현들에서, 상호접속부(314) 및/또는 제 2 상호접속부(332)는 통합 디바이스의 PDN(power distribution network)에 대한 제 1 네트리스트의 부분이다. 예컨대, 상호접속부(314) 및/또는 제 2 상호접속부(332)는 통합 디바이스의 PDN에 대한 접지 네트리스트의 부분일 수 있다.
[0043] 일부 구현들에서, 상호접속부(315) 및/또는 제 1 상호접속부(328)는 통합 디바이스의 PDN(power distribution network)에 대한 제 2 네트리스트의 부분이다. 예컨대, 상호접속부(315) 및/또는 제 1 상호접속부(328)는 통합 디바이스의 PDN에 대한 데이터 신호 네트리스트 또는 전력 네트리스트의 부분일 수 있다.
[0044] 도 3에 도시된 단면도는 2개의 동축 연결부들(312)(예컨대, 좌측편 동축 연결부(312) 및 우측편 동축 연결부(312))을 도시하지만, 통합 디바이스(300)는 또한, 도 4에 도시된 바와 같이, 추가 동축 연결부들(예컨대, 우측편 동축 연결부(312) 및/또는 좌측편 동축 연결부(312)의 뒤 및/또는 앞의 하나 또는 그 초과의 동축 연결부들)을 포함할 수 있다.
[0045] 도 4는 제 1 예시적인 통합 디바이스(300)에서의 예시적인 동축 연결부들(400)의 경사 사시도를 도시한다. 일부 구현들에서, 동축 연결부들(400)은 상호접속부 수단(예컨대, 동축 상호접속부 수단)이다. 예시적인 동축 연결부(400)는 로우(row)(예컨대, 로우(410))에서 다수 개(예컨대, 8개)의 개별 동축 연결부들(예컨대, 동축 연결부들(312, 404))을 포함할 수 있다. 그러나, 당업자는, 로우(410)가 본 개시내용의 범위를 벗어나지 않고 하나의 동축 연결부와 같이 적은 수의 동축 연결부(예컨대, 동축 연결부(312)만)를 포함하거나 또는 수백 개, 수천 개, 또는 수백만 개(또는 그 이상)의 동축 연결부들과 같이 많은 수의 동축 연결부들을 포함할 수 있음을 이해할 것이다. 상기에서 더욱 상세하게 설명된 바와 같이, 각각의 동축 연결부(312, 404)는 제 1 상호접속부(328, 406)(예컨대, 신호 상호접속부), 절연 재료(330, 408), 및 제 2 상호접속부(332)(예컨대, 접지 상호접속부)를 포함할 수 있다. 제 2 상호접속부(332)는 하나 또는 그 초과의 동축 연결부들 사이에서 공유되는 금속 플레이트일 수 있다(예컨대, 동축 연결부들(312, 404)이 동일한 제 2 상호접속부(332)를 공유함). 제 2 상호접속부(332)는 동축 연결부(312)의 제 1 상호접속부들(328)뿐만 아니라 동축 연결부(404)의 제 1 상호접속부들(406)을 둘러쌀 수 있다. 상기에서 더욱 상세하게 설명된 바와 같이, 제 2 상호접속부(332)는 접지에 대한 전기 연결 또는 경로를 제공하도록 구성될 수 있다.
[0046] 각각의 동축 연결부(예컨대, 동축 연결부(312, 404))는 전력 신호뿐만 아니라 접지 신호(예컨대, 접지를 목적지로 하는 신호) 둘 모두를 전도할 수 있다. 도 1 및 도 2를 참조하여 상기 설명된 바와 같이, 기존의 통합 디바이스들(예컨대, 종래의 통합 디바이스(100))은 전력 신호 또는 접지 신호만을 송신할 수 있는 기판들(예컨대, 기판들(106, 118)) 사이의 연결부들(예컨대, 상호접속부들(112, 1121-8))을 포함한다. 이와 같이, 기존 통합 디바이스들은 전력 신호뿐만 아니라 접지 신호 둘 모두를 송신하기 위해 적어도 2개의 연결부들(예컨대, 상호접속부(1121) 및 상호접속부(1122))을 필요로 할 수 있다. 그러나, 본 개시내용은 전력 신호뿐만 아니라 접지 신호 둘 모두를 전송할 수 있는 동축 연결부(예컨대, 동축 연결부(312))의 다양한 예들 및 양상들을 제공한다.
[0047] 일부 구현들에서, 제 1 상호접속부(328) 및 상호접속부(406)는 통합 디바이스의 PDN(power distribution network)의 동일한 네트리스트 또는 상이한 네트리스트의 부분일 수 있다.
[0048] 일부 구현들에서, 절연 재료에 의해 둘러싸인 제 1 상호접속부들(예컨대, 상호접속부들(328, 406) 중 적어도 하나 또는 그 초과의 것은 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 내부 상호접속부들이다. 일부 구현들에서, 제 2 상호접속부(332)는 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 외부 상호접속부이다. 일부 구현들에서, 하나 또는 그 초과의 내부 상호접속부들은 전력 신호를 위한 제 1 전기 경로를 제공하고, 외부 상호접속부는 접지 신호를 위한 제 2 전기 경로를 제공한다. 일부 구현들에서, 제 1 상호접속부들(예컨대, 상호접속부들(328, 406)), 절연 재료 및/또는 제 2 상호접속부(332) 중 적어도 하나 또는 그 초과의 것의 조합은 동축 상호접속부들/상호접속부들 수단(예컨대, 동축 상호접속부들 수단)으로서 동작하도록 구성된다.
제 2 예시적인 통합 디바이스
[0049] 도 5는 제 2 예시적인 통합 디바이스(500)의 단면도를 도시한다. 제 2 예시적인 통합 디바이스(500)는 동축 연결부(502)를 포함할 수 있다. 동축 연결부(502)는 제 1 기판(306)을 제 2 기판(318)과 연결할 수 있다. 기판(306)은 상호접속부들(314, 315 및 515)을 포함할 수 있다. 상호접속부들(314, 315 및/또는 515)은 하나 또는 그 초과의 트레이스들, 비아들 및/또는 패드들을 포함할 수 있다. 동축 연결부(502)는 2개 (또는 그 초과의) 제 1 상호접속부들(328, 504)(예컨대, 전력 신호를 송신하도록 구성되는 신호 상호접속부들), 절연 재료(330), 및 제 2 상호접속부(332)(예컨대, 접지에 대한 전기 연결을 제공하는 상호접속부)를 포함할 수 있다. 제 1 상호접속부들(328, 504)은 제 1 기판(306)을 제 2 기판(318)과 전기적으로 연결할 수 있다. 예컨대, 제 1 상호접속부들(328, 504)은 제 1 기판(306)의 전기적 상호접속부들(315 및 515)을 제 2 기판(318)의 전기적 상호접속부들(324)과 각각 전기적으로 연결할 수 있다. 제 1 상호접속부들(328, 504)은 제 1 방향으로, 이를 테면, 제 1 기판(306)으로부터 제 2 기판(318)으로 전력 신호들을 전도하도록 구성될 수 있다.
[0050] 절연 재료(330)는 제 1 상호접속부들(328, 504)의 (적어도) 일 부분을 둘러쌀 수 있다. 절연 재료(330)는 제 2 상호접속부(332)로부터 제 1 상호접속부들(328, 504)을 전기적으로 절연시킬 수 있으며, 이에 의해 제 1 상호접속부(328, 504)의 신호들이 제 2 상호접속부(332)를 통해 단락되는 것이 방지된다. 각각의 제 1 상호접속부들(328, 504)을 둘러싸는 절연 재료(330)는 다양한 설계 파라미터들에 기초하여 변할 수 있다. 예를 들어, 제 1 상호접속부들(328, 504)에서의 신호의 전력 및/또는 전류의 세기(amperage)는 제 1 상호접속부들(328, 504)을 둘러싸는 절연 재료(330)의 타입 및/또는 양에 영향을 줄 수 있다.
[0051] 제 2 상호접속부(332)는 접지에 대한 전기 연결을 제공하도록 구성될 수 있다. 제 2 상호접속부(332)는 플레이트일 수 있다. 플레이트는 금속(예컨대, Al)을 포함할 수 있다. 제 2 상호접속부(332)는 절연 재료(330)의 (적어도) 일 부분을 둘러쌀 수 있다. 이와 같이, 제 2 상호접속부(332)는 제 1 상호접속부들(328, 504)의 (적어도) 일 부분을 둘러쌀 수 있다. 제 2 상호접속부(332)는 제 2 방향으로 접지 신호(예컨대, 접지를 목적지로 하는 신호)를 전도하도록 구성될 수 있다. 제 2 방향은 제 1 방향과 다를 수 있다(상기에 설명되었음). 예컨대, 접지 신호는 제 2 기판(318)으로부터 제 1 기판(306)으로 전도될 수 있다. 접지 신호는 당업자에게 쉽게 자명한 바와 같이 다른 방향들로 전도될 수 있다. 제 2 상호접속부(332)는 또한 제 1 상호접속부(314)에 전기적으로 결합될 수 있다.
[0052] 몰드(334)는 제 1 기판(306)과 제 2 기판(318) 사이의 공간의 임의의 부분에 존재할 수 있다. 예컨대, 몰드(334)는 동축 연결부(502), 솔더 볼들(310)의 제 1 세트 및/또는 제 1 다이(308)를 둘러쌀 수 있다.
[0053] 각각의 동축 연결부(502)는 2개 (또는 그 초과의) 전력 신호들(예컨대, 제 1 상호접속부(328)의 전력 신호 및 제 1 상호접속부(504)의 다른 전력 신호)뿐만 아니라 접지 신호(예컨대, 제 2 상호접속부(332)의 그리고 접지를 목적지로 하는 신호)를 전도할 수 있다. 도 1 및 도 2를 참조하여 상기 설명된 바와 같이, 기존의 통합 디바이스들(예컨대, 도 1 및 도 2의 종래의 통합 디바이스(100))은 전력 신호 또는 접지 신호만을 송신할 수 있는 기판들(예컨대, 도 1 및 도 2의 기판들(106, 118)) 사이의 연결부들(예컨대, 도 1 및 도 2의 상호접속부들(112, 1121-8))을 포함한다. 이와 같이, 기존의 통합 디바이스들은 전력 신호뿐만 아니라 접지 신호 둘 모두를 송신하기 위해 적어도 2개의 연결부들(예컨대, 도 2의 상호접속부(1121) 및 상호접속부(1122))을 필요로 할 수 있다. 그러나, 본 개시내용은 2개의 (또는 그 초과의) 전력 신호들뿐만 아니라 접지 신호 둘 모두를 송신하는 동축 연결부(예컨대, 도 5의 동축 연결부(502))의 다양한 예들을 제공한다.
[0054] 일부 구현들에서, 상호접속부(314) 및/또는 제 2 상호접속부(332)는 통합 디바이스의 PDN(power distribution network)에 대한 제 1 네트리스트의 부분이다. 예컨대, 상호접속부(314) 및/또는 제 2 상호접속부(332)는 통합 디바이스의 PDN에 대한 접지 네트리스트의 부분일 수 있다.
[0055] 일부 구현들에서, 상호접속부(315) 및/또는 제 1 상호접속부(328)는 통합 디바이스의 PDN(power distribution network)에 대한 제 2 네트리스트의 부분이다. 예컨대, 상호접속부(315) 및/또는 제 1 상호접속부(328)는 통합 디바이스의 PDN에 대한 데이터 신호 네트리스트 또는 전력 네트리스트의 부분일 수 있다.
[0056] 일부 구현들에서, 상호접속부(515) 및/또는 상호접속부(504)는 통합 디바이스의 PDN(power distribution network)에 대한 제 3 네트리스트의 부분이다. 예컨대, 상호접속부(515) 및/또는 상호접속부(504)는 통합 디바이스의 PDN에 대한 데이터 신호 네트리스트 또는 전력 네트리스트의 부분일 수 있다.
[0057] 일부 구현들에서는, 제 2 네트리스트 및 제 3 네트리스트는 동일한 네트리스트의 부분인 반면, 어떤 경우들에서, 제 2 네트리스트 및 제 3 네트리스트는 상이한 네트리스트이다.
[0058] 도 5에 도시된 단면도는 2개의 동축 연결부들(502)(예컨대, 좌측편 동축 연결부(502) 및 우측편 동축 연결부(502))을 도시하지만, 통합 디바이스(500)는 또한, 도 6에 도시된 바와 같이, 추가 동축 연결부들(예컨대, 우측편 동축 연결부(502) 및/또는 좌측편 동축 연결부(502)의 뒤 및/또는 앞의 하나 또는 그 초과의 동축 연결부들)을 포함할 수 있다.
[0059] 도 6은 제 2 예시적인 통합 디바이스(500)에서의 예시적인 동축 연결부들(600)의 측면 사시도를 도시한다. 예시적인 동축 연결부(600)는 로우들(예컨대, 로우(604) 및 로우(606))에서 다수 개(예컨대, 8개)의 개별 동축 연결부들(예컨대, 동축 연결부들(502, 602))을 포함할 수 있다. 그러나, 당업자는, 각각의 로우(예컨대, 로우(604) 및/또는 로우(606))가 본 개시내용의 범위를 벗어나지 않고 하나의 동축 연결부와 같이 적은 수의 동축 연결부를 포함하거나 또는 수백 개(또는 그 이상)의 동축 연결부들과 같이 많은 수의 동축 연결부들을 포함할 수 있음을 이해할 것이다. 상기에서 더욱 상세하게 설명된 바와 같이, 각각의 동축 연결부(예컨대, 동축 연결부(502))는 2개 (또는 그 이상)의 제 1 상호접속부들(328, 504)(예컨대, 신호 상호접속부), 절연 재료(330), 및 제 2 상호접속부(332)(예컨대, 접지 상호접속부)를 포함할 수 있다. 제 2 상호접속부(332)는 하나 또는 그 초과의 동축 연결부들 사이에서 공유되는 금속 플레이트일 수 있다(예컨대, 동축 연결부들(502, 602)이 동일한 제 2 상호접속부(332)를 공유함). 제 2 상호접속부(332)는 동축 연결부(502)의 제 1 상호접속부들(328, 504)뿐만 아니라 동축 연결부(602)의 제 1 상호접속부들(608, 610)을 둘러쌀 수 있다. 상기에서 더욱 상세하게 설명된 바와 같이, 제 2 상호접속부(332)는 접지에 대한 전기 연결을 제공하도록 구성될 수 있다.
[0060] 일부 구현들에서, 절연 재료에 의해 둘러싸인 제 1 상호접속부들(예컨대, 상호접속부들(328, 406, 608, 610) 중 적어도 하나 또는 그 초과의 것은 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 내부 상호접속부들이다. 일부 구현들에서, 제 2 상호접속부(332)는 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 외부 상호접속부이다. 일부 구현들에서, 하나 또는 그 초과의 내부 상호접속부들은 전력 신호를 위한 제 1 전기 경로를 제공하고, 외부 상호접속부는 접지 신호를 위한 제 2 전기 경로를 제공한다. 일부 구현들에서, 제 1 상호접속부들(예컨대, 상호접속부들(328, 406)), 절연 재료 및/또는 제 2 상호접속부(332) 중 적어도 하나 또는 그 초과의 것의 조합은 동축 상호접속부들/상호접속부들 수단(예컨대, 동축 상호접속부들 수단)으로서 동작하도록 구성된다.
동축 연결부/ 상호접속부들의 예시적인 양상들
[0061] 전반적으로, 도 7a 내지 도 7d는 동축 연결부(예컨대, 동축 연결부(312))의 다양한 양상들을 도시한다. 구체적으로, 도 7a는 예시적인 동축 연결부(312)의 상부 단면도를 도시한다. 제 1 상호접속부(328)는 직경(702)을 가질 수 있다. 예컨대, 약 50 옴의 특성 임피던스 값을 충족시키기 위해서, 직경(702)은 약 10㎛ 내지 100㎛의 예시적인 값들을 가질 수 있다. 제 1 상호접속부(328) 및 절연 재료(330)는 총괄적으로 직경(704)을 가질 수 있다. 직경(704)에 대한 값들의 예시적인 범위는 약 40㎛ 내지 400㎛이다. 절연 재료(330)는 직경(704)과 직경(702) 사이의 차와 동일한 두께를 가질 수 있다. 절연 재료(330)의 두께(예컨대, 직경(704)과 직경(702)간의 차)에 대한 값들의 예시적인 범위는 (절연 재료(330)의 유전 상수에 따라) 약 30㎛-300㎛이다.
[0062] 도 7b는 예시적인 동축 연결부(312)의 측면 사시도를 도시한다. 상기에서 더욱 상세하게 설명된 바와 같이, 제 1 예시적인 동축 연결부(312)는 제 1 상호접속부(328) 및 절연 재료(330)를 포함할 수 있다. 일부 구성들에서, 제 1 예시적인 동축 연결부(312)는 또한 절연 재료(330)의 (적어도) 일 부분을 둘러싸는 실드(712)를 포함할 수 있다. 실드(712)는 제 1 상호접속부(328) 및/또는 절연 재료(330)에 구조적 및/또는 기계적 지지를 제공할 수 있다. 예컨대, 실드(712)는 제 1 상호접속부(328) 둘레에 절연 재료(330)를 유지할 수 있다.
[0063] 도 7c는 예시적인 동축 연결부(312)의 다양한 전기적 양상들의 평면도를 도시한다. 상기에서 더욱 상세하게 설명된 바와 같이, 절연 재료(330)는 2개의 상호접속부들(예컨대, 제 1 상호접속부(328) 및 제 2 상호접속부(332)) 사이에 위치될 수 있다. 이에 따라, 유전체 재료(330)는 커패시턴스(722)를 구비할 수 있다. 일반적으로, 커패시턴스는 상호접속부 플레이트들의 표면적(예컨대, 제 1 상호접속부(328)의 원주와 제 2 상호접속부(332)의 원주)에 정비례하며 플레이트들 사이의 이격 거리(예컨대, 상기에서 더욱 상세하게 설명된 바와 같이, 유전체 재료(330)의 두께)에 반비례한다. 또한, 커패시턴스는 유전체(예컨대, 유전체 재료(330))의 유전율의 함수일 수 있다.
[0064] 유전체 재료(330)가 2개의 상호접속부들(예컨대, 제 1 상호접속부(328) 및 제 2 상호접속부(332)) 사이에 위치되기 때문에, 자기장(724)이 2개의 상호접속부들 사이에 (예컨대, 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이에) 존재할 수 있다. 예컨대, 제 1 상호접속부(328)의 전류가 하방으로(예컨대, 페이지 안쪽으로) 이동하는 경우, 자기장(724)은, 도 7c에 도시된 바와 같이, 시계 방향일 것이다. 자기장(724)의 값은, 암페어(Ampere)의 법칙과 같이, 당업자에게 공지된 다양한 방법들을 이용하여 결정될 수 있다.
[0065] 도 7d는 예시적인 동축 연결부(312)의 다양한 전기적 양상들의 측면도를 도시한다. 제 1 상호접속부(328)는 제 1 방향(732)으로 (예컨대, 상부에서 바닥으로) 전기 신호(예컨대, 전력 신호)를 전도하도록 구성될 수 있다. 제 2 상호접속부(332)(도 7a, 도 7c 참조)는 제 2 방향(734)으로 (예컨대, 바닥에서 상부로) 전기 신호(예컨대, 접지 신호, 이를 테면, 접지를 목적지로 하는 신호)를 전도하도록 구성될 수 있다. 도 7d에 도시된 바와 같이, 제 2 방향(734)은 제 1 방향(732)과 상이할 수 있다. 상기에서 더욱 상세하게 설명된 바와 같이, 유전체 재료(330)는 커패시턴스(722)를 구비할 수 있고, 자기장(724)은 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이에 존재할 수 있다(도 7a 및 도 7c 참조).
제 1 예시적인 통합 디바이스에서 예시적인 동축 연결부들을 제공/제조하기 위한 예시적인 시퀀스
[0066] 도 8은 제 1 예시적인 통합 디바이스(300)에서 예시적인 동축 연결부들(400)을 제공/제조하기 위한 제 1 예시적인 시퀀스(800)를 도시한다. 시퀀스(800)는 다양한 스테이지들을 포함할 수 있다. 당업자는, 도 8에 도시된 스테이지들 중 일부의 순서가 본 개시내용의 범위를 벗어나지 않고 변경될 수 있다는 것을 이해할 것이다. 일부 구현들에서, 몇 개의 스테이지들이 단일의 스테이지로 결합될 수 있다. 아래에 언급되는 다양한 엘리먼트들의 상세한 설명들은 상기에서 제공되었으므로 반복하지 않을 것이다.
[0067] 도 8의 스테이지 1은 상호접속부(예컨대, 제 2 상호접속부(332))가 제공된 후의 상태를 도시한다. 제 2 상호접속부(332)는 하나 그 초과의 홀들(802)을 포함할 수 있다.
[0068] 스테이지 2는, 다른 상호접속부(예컨대, 제 1 상호접속부(328))가 도금 프로세스를 이용하여 기판(예컨대, 기판(306)) 위에 (예컨대, 기판의 상부에) 제공된 후의 상태를 도시한다. 도금 프로세스는, 기판(306)으로부터 상방으로 연장되는 기둥 또는 필라-형(pillar-like) 형상을 생성하기 위해서 전기-전도성 재료의 다수의 층들을, 하나의 층의 상부에 다른 층을 제공하는 식으로 제공하는 단계를 포함할 수 있다. 이 예는 도금 프로세스를 언급하지만, 당업자는, 다양한 기술들이 본 개시내용의 범위를 벗어나지 않고 기판(306) 위에 제 1 상호접속부(328)을 제공하는데 사용될 수 있음을 이해할 것이다. 일부 구현들에서, 기판이 제공되고(예컨대, 형성되고), 도금 프로세스가 수행되어 상호접속부(328)를 형성한다. 제공되는 기판은 하나 또는 그 초과의 상호접속부들(예컨대, 트레이스들, 비아들, 패드들)을 포함할 수 있다.
[0069] 스테이지 3은, 제 1 상호접속부들(328)이 제 2 상호접속부(332)의 홀들(802)을 관통하여/홀들(802) 내부에 배치되도록 제 2 상호접속부(332)가 기판(306) 위에 (예컨대, 기판(306)의 상부에) 제공된 후의 상태를 도시한다. 그 후, 적어도 약간의 공간(804)이 제 1 상호접속부(328)와 제 2 상호접속부 (332) 사이에 존재할 수 있다.
[0070] 스테이지 4는, 유전체 재료(330)가 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이의 공간(804)에 제공된 후의 상태를 도시한다.
[0071] 스테이지 5는 몰드(334)(예컨대, 캡슐화 몰드)가 제공된 후의 상태를 도시한다. 몰드(334)는 제 2 상호접속부(332)의 (적어도) 일 부분을 둘러쌀 수 있다. 몰드(334)는 제 1 상호접속부(328), 절연 재료(330), 및/또는 제 2 상호접속부(332)에 구조적/기계적 지지를 제공할 수 있다. 일부 구현들에서, 스테이지 4는 선택적일 수 있고 몰드(334)는 공간(804)에서 제공될 수 있다.
제 1 및 제 2 예시적인 통합 디바이스들을 제공/제조하기 위한 예시적인 시퀀스
[0072] 도 9는 제 1 예시적인 통합 디바이스(300)를 제공/제조하기 위한 예시적인 시퀀스(900)를 도시한다. 시퀀스(900)는 다양한 스테이지들을 포함할 수 있다. 당업자는, 도 9에 도시된 스테이지들 중 일부의 순서가 본 개시내용의 범위를 벗어나지 않고 변경될 수 있다는 것을 이해할 것이다. 또한, 일부 구현들에서, 몇 개의 스테이지들이 단일의 스테이지로 나타내어질 수 있다. 아래에 언급되는 다양한 엘리먼트들의 상세한 설명들은 상기에서 제공되었으므로 반복하지 않을 것이다.
[0073] 도 9의 스테이지 1은 기판(예컨대, 기판(306))이 제공된 후의 상태를 도시한다. 기판은 유전체 층들 및 상호접속부들(예컨대, 트레이스들, 비아들, 패드들)을 포함한다.
[0074] 스테이지 2는, 상기에서 더욱 상세하게 설명된 바와 같이, 상호접속부(예컨대, 제 1 상호접속부(328))가 도금 프로세스를 이용하여 기판(306) 위에 (예컨대, 기판(306)의 상부에) 제공된 후의 상태를 도시한다. 당업자는, 다양한 기술들이 본 개시내용의 범위를 벗어나지 않고 기판(306) 위에 제 1 상호접속부(328)를 제공하는데 사용될 수 있음을 이해할 것이다.
[0075] 스테이지 3은, 다른 상호접속부(예컨대, 제 2 상호접속부(332))가 기판(306) 위에 (예컨대, 기판(306)의 상부에) 제공된 후의 상태를 도시한다. 일부 구성들에서, 제 2 상호접속부(332)는 홀들을 갖는 금속 플레이트이다. 적어도 약간의 공간(804)이 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이에 존재할 수 있다.
[0076] 스테이지 4는, 유전체 재료(330)가 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이의 공간(804)에 제공된 후의 상태를 도시한다.
[0077] 스테이지 5는 다이(308)가 기판에 제공된(예컨대, 결합된) 후의 상태를 도시한다. 스테이지 5에 도시된 바와 같이, 다이(308)는 솔더 볼들(310)의 세트에 결합된다. 솔더 볼들(310)의 세트는 기판(306)의 상호접속부들에 결합된다. 다이(308)는 기판(306)의 상호접속부들 및 솔더 볼들(310)의 세트로 전기 연결부를 형성할 수 있다. 일부 구현들에서, 다이(308)는, 상호접속부들(328 및/또는 332)이 기판 상에 제공(예컨대, 형성)되기 전에 기판에 제공되고 결합될 수 있다.
[0078] 스테이지 6은 몰드(334)(예컨대, 캡슐화 몰드)가 제공된 후의 상태를 도시한다. 몰드(334)는 제 1 상호접속부(328), 제 2 상호접속부(332), 유전체 재료(330), 솔더 볼들(310)의 세트 및/또는 다이(308)의 (적어도) 일 부분을 둘러쌀 수 있다. 몰드(334)는 제 1 상호접속부(328), 제 2 상호접속부(332), 유전체 재료(330), 솔더 볼들(310)의 세트 및/또는 다이(308)에 구조적 및/또는 기계적 지지를 제공할 수 있다.
[0079] 도 10은 제 1 예시적인 통합 디바이스(300)의 상부 단면도를 도시한다. 통합 디바이스(300)는, 다이(308)의 하나 또는 그 초과의 면들 상의 로우(410)에 하나 또는 그 초과의 동축 연결부들(312)을 포함할 수 있다. 각각의 동축 연결부(312)는 제 1 상호접속부(328), 제 1 상호접속부(328)를 둘러싸는 제 2 상호접속부(332), 및 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이의 절연 재료(330)를 포함할 수 있다. 동축 연결부(들)(312)의 로우(410)는 몰드(334)에 의해 둘러싸여질 수 있다. 상기에서 언급된 다양한 엘리먼트들의 상세한 설명들은 본원에 이미 제공되었으므로 반복하지 않을 것이다.
[0080] 도 11은 제 2 예시적인 통합 디바이스(500)의 상부 사시도를 도시한다. 통합 디바이스(500)는, 다이(308)의 하나 또는 그 초과의 면들 상의 로우(604, 606)에 동축 연결부들(502)의 하나 또는 그 초과의 세트들을 포함할 수 있다. 각각의 동축 연결부(502)는 제 1 상호접속부들(328, 504), 제 1 상호접속부(328, 504)를 둘러싸는 제 2 상호접속부(332), 및 제 1 상호접속부들(328, 504)과 제 2 상호접속부(332) 사이의 절연 재료(330)를 포함할 수 있다. 동축 연결부(들)(502)의 로우들(604, 606)은 몰드(334)에 의해 둘러싸여질 수 있다. 언급된 다양한 엘리먼트들의 상세한 설명들은 본원에 이미 제공되었으므로 반복하지 않을 것이다.
제 3 예시적인 통합 디바이스에서 예시적인 동축 연결부들을 제공/제조하기 위한 예시적인 시퀀스
[0081] 도 12는 제 3 예시적인 통합 디바이스(예컨대, 도 14에 도시된 통합 디바이스(1400))에서 예시적인 동축 연결부들을 제공/제조하기 위한 예시적인 시퀀스(1200)를 도시한다. 시퀀스(1200)는 다양한 스테이지들을 포함할 수 있다. 일부 구현들에서, 몇 개의 스테이지들이 단일의 스테이지로 나타내어질 수 있다. 당업자는, 도 12에 도시된 스테이지들 중 일부의 순서가 본 개시내용의 범위를 벗어나지 않고 변경될 수 있다는 것을 이해할 것이다. 아래에 언급되는 다양한 엘리먼트들의 상세한 설명들은 상기에서 제공되었으므로 반복하지 않을 것이다.
[0082] 도 12의 스테이지 1은 상호접속부(예컨대, 제 2 상호접속부(332))가 제공된 후의 상태를 도시한다. 제 2 상호접속부(332)는 하나 그 초과의 홀들(802)을 포함할 수 있다.
[0083] 스테이지 2는, 다른 상호접속부(예컨대, 제 1 상호접속부(1202))가 기판(예컨대, 기판(306)) 위에 제공된 후의 상태를 도시한다. 일부 구현들에서, 상호접속부(1202)는 와이어 본드(wire bond)이다. 제 1 상호접속부(1202)는 와이어-본딩 프로세스를 이용하여 기판(306) 위에 (예컨대, 기판(306)의 상부에) 제공될 수 있다. 다양한 타입들의 와이어-본딩은 본 개시내용의 범위를 벗어나지 않고 구현될 수 있다. 예컨대, "와이어-본딩"은 볼 본딩, 웨지 본딩 및/또는 컴플라이언트 본딩을 지칭할 수 있다. 와이어 본딩 프로세스는 제 1 상호접속부(1202)의 둥근 단부(예컨대, 제 1 상호접속부(1202)의 바닥 단부에서의 솔더 볼-형 부분) 및 둥근 단부 위로 연장되는 수직 부분을 생성할 수 있다. 이 예는 와이어-본딩 프로세스를 언급하지만, 당업자는, 다양한 다른 기술들이 본 개시내용의 범위를 벗어나지 않고 기판(306) 위에 제 1 상호접속부(1202)를 제공하는데 사용될 수 있음을 이해할 것이다.
[0084] 스테이지 3은, 제 1 상호접속부들(1202)이 제 2 상호접속부(332)의 홀들(802)을 관통하여/홀들(802) 내부에 배치되도록 제 2 상호접속부(332)가 기판(306) 위에 (예컨대, 기판(306)의 상부에) 제공된 후의 상태를 도시한다. 그 후, 적어도 약간의 공간(804)이 제 1 상호접속부(1202)와 제 2 상호접속부 (332) 사이에 존재할 수 있다.
[0085] 스테이지 4는, 유전체 재료(330)가 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이의 공간(804)에 제공된 후의 상태를 도시한다. 예시적인 동축 연결부(1204)는 제 1 상호접속부(1202), 절연 재료(330), 및 제 2 상호접속부(332)를 포함한다. 일부 구현들에서, 동축 연결부(1204)는 몇 개의 제 1 상호접속부들을 포함할 수 있다.
[0086] 스테이지 5는 몰드(334)(예컨대, 캡슐화 몰드)가 제공된 후의 상태를 도시한다. 몰드(334)는 제 2 상호접속부(332)의 (적어도) 일 부분을 둘러쌀 수 있다. 몰드(334)는 제 1 상호접속부(1202), 절연 재료(330), 및/또는 제 2 상호접속부(332)에 구조적/기계적 지지를 제공할 수 있다.
[0087] 일부 구현들에서, 절연 재료(804)에 의해 둘러싸인 제 1 상호접속부들(예컨대, 상호접속부들(1202) 중 적어도 하나 또는 그 초과의 것은 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 내부 상호접속부들이다. 일부 구현들에서, 제 2 상호접속부(332)는 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 외부 상호접속부이다. 일부 구현들에서, 하나 또는 그 초과의 내부 상호접속부들은 전력 신호를 위한 제 1 전기 경로를 제공하고, 외부 상호접속부는 접지 신호를 위한 제 2 전기 경로를 제공한다. 일부 구현들에서, 제 1 상호접속부들(예컨대, 상호접속부들(1202)), 절연 재료(804) 및/또는 제 2 상호접속부(332) 중 적어도 하나 또는 그 초과의 것의 조합은 동축 상호접속부들/상호접속부들 수단(예컨대, 동축 상호접속부들 수단)으로서 동작하도록 구성된다.
제 3 및 제 4 예시적인 통합 디바이스들을 제공/제조하기 위한 예시적인 시퀀스
[0088] 도 13은 제 3 예시적인 통합 디바이스(예컨대, 도 14에 도시된 통합 디바이스(1400))를 제공/제조하기 위한 예시적인 시퀀스(1300)를 도시한다. 시퀀스(1300)는 다양한 스테이지들을 포함할 수 있다. 당업자는, 도 13에 도시된 스테이지들 중 일부의 순서가 본 개시내용의 범위를 벗어나지 않고 변경될 수 있다는 것을 이해할 것이다. 아래에 언급되는 다양한 엘리먼트들의 상세한 설명들은 상기에서 제공되었으므로 반복하지 않을 것이다.
[0089] 도 13의 스테이지 1은 기판(예컨대, 기판(306))이 제공된 후의 상태를 도시한다. 기판은 유전체 층들 및 하나 또는 그 초과의 상호접속부들(예컨대, 트레이스들, 비아들, 패드들)을 포함할 수 있다.
[0090] 스테이지 2는, 상기에서 더욱 상세하게 설명된 바와 같이, 상호접속부(예컨대, 제 1 상호접속부(1202))가 와이어-본딩 프로세스를 이용하여 기판(306) 위에 (예컨대, 기판(306)의 상부에) 제공된 후의 상태를 도시한다. 일부 구현들에서, 상호접속부(1202)는 와이어 본드이다. 당업자는, 다양한 기술들이 본 개시내용의 범위를 벗어나지 않고 기판(306) 위에 제 1 상호접속부(1202)를 제공하는데 사용될 수 있음을 이해할 것이다.
[0091] 스테이지 3은, 다른 상호접속부(예컨대, 제 2 상호접속부(332))가 기판(306) 위에 (예컨대, 기판(306)의 상부에) 제공된 후의 상태를 도시한다. 제 2 상호접속부(332)는 홀들을 갖는 금속 플레이트일 수 있다. 적어도 약간의 공간(804)이 제 1 상호접속부(1202)와 제 2 상호접속부(332) 사이에 존재할 수 있다.
[0092] 스테이지 4는, 유전체 재료(330)가 제 1 상호접속부(1202)와 제 2 상호접속부(332) 사이의 공간(804)에 제공된 후의 상태를 도시한다.
[0093] 스테이지 5는 다이(308)가 기판에 제공된(예컨대, 결합된) 후의 상태를 도시한다. 스테이지 5에 도시된 바와 같이, 다이(308)는 솔더 볼들(310)의 세트에 결합된다. 솔더 볼들(310)의 세트는 기판(306)의 상호접속부들에 결합된다. 다이(308)는 기판(306)의 상호접속부들 및 솔더 볼들(310)의 세트로 전기 연결부를 형성할 수 있다.
[0094] 스테이지 6은 몰드(334)(예컨대, 캡슐화 몰드)가 제공될 수 있는 이후의 상태를 도시한다. 몰드(334)는 제 2 상호접속부(332)의 (적어도) 일 부분을 둘러쌀 수 있다. 몰드(334)는 제 1 상호접속부(328), 제 2 상호접속부(1202), 유전체 재료(330), 솔더 볼들(310)의 세트 및/또는 다이(308)에 구조적/기계적 지지를 제공할 수 있다.
[0095] 일부 구현들에서, 절연 재료(804)에 의해 둘러싸인 제 1 상호접속부들(예컨대, 상호접속부들(1202) 중 적어도 하나 또는 그 초과의 것은 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 내부 상호접속부들이다. 일부 구현들에서, 제 2 상호접속부(332)는 동축 상호접속부/상호접속부 수단(예컨대, 동축 상호접속부 수단)의 외부 상호접속부이다. 일부 구현들에서, 하나 또는 그 초과의 내부 상호접속부들은 전력 신호를 위한 제 1 전기 경로를 제공하고, 외부 상호접속부는 접지 신호를 위한 제 2 전기 경로를 제공한다. 일부 구현들에서, 제 1 상호접속부들(예컨대, 상호접속부들(1202)), 절연 재료(804) 및/또는 제 2 상호접속부(332) 중 적어도 하나 또는 그 초과의 것의 조합은 동축 상호접속부들/상호접속부들 수단(예컨대, 동축 상호접속부들 수단)으로서 동작하도록 구성된다.
[0096] 일부 구현들에서, 기판(306)의 상호접속부(332) 및/또는 상호접속부는 통합 디바이스의 PDN(power distribution network)에 대한 제 1 네트리스트의 부분이다. 예컨대, 기판(306)의 상호접속부(332) 및/또는 상호접속부는 통합 디바이스의 PDN에 대한 접지 네트리스트의 부분일 수 있다.
[0097] 일부 구현들에서, 기판(306)의 상호접속부(1202) 및/또는 다른 상호접속부는 통합 디바이스의 PDN(power distribution network)에 대한 제 2 네트리스트의 부분이다. 예컨대, 기판(306)의 상호접속부(1202) 및/또는 다른 상호접속부는 통합 디바이스의 PDN에 대한 데이터 신호 네트리스트 또는 전력 네트리스트의 부분일 수 있다.
[0098] 일부 구현들에서, 상호접속부들(1202) 중 적어도 일부(예컨대, 와이어 본드)는 PDN의 동일한 네트리스트의 부분일 수 있다. 일부 구현들에서, 상호접속부들(1202) 중 적어도 일부(예컨대, 와이어 본드)는 PDN의 동일한 네트리스트의 부분일 수 있다.
[0099] 도 14는 제 3 예시적인 통합 디바이스(1400)의 상부 단면도를 도시한다. 제 3 예시적인 통합 디바이스(1400)는, 다이(308)의 하나 또는 그 초과의 면들 상의 로우(1402)에 하나 또는 그 초과의 동축 연결부들(1204)을 포함할 수 있다. 각각의 동축 연결부(1204)는 제 1 상호접속부(1202), 제 1 상호접속부(1202)를 둘러싸는 제 2 상호접속부(332), 및 제 1 상호접속부(1202)와 제 2 상호접속부(332) 사이의 절연 재료(330)를 포함할 수 있다. 동축 연결부(들)(1204)의 로우(1402)는 몰드(334)에 의해 둘러싸여질 수 있다. 다양한 엘리먼트들의 상세한 설명들은 본원에 이미 제공되었으므로 반복하지 않을 것이다.
[00100] 도 15는 제 4 예시적인 통합 디바이스(1500)의 상부 단면도를 도시한다. 제 4 예시적인 통합 디바이스(1500)는, 다이(308)의 하나 또는 그 초과의 면들 상의 로우들(1506, 1508)에 동축 연결부들(1502)의 하나 또는 그 초과의 세트들을 포함할 수 있다. 각각의 동축 연결부(1502)는 제 1 상호접속부들(1202, 1504), 제 1 상호접속부(1202, 1504)를 둘러싸는 제 2 상호접속부(332), 및 제 1 상호접속부들(1202, 1504)과 제 2 상호접속부(332) 사이의 절연 재료(330)를 포함할 수 있다. 동축 연결부(들)(1502)의 로우들(1506, 1508)은 몰드(334)에 의해 둘러싸여질 수 있다. 언급된 다양한 엘리먼트들의 상세한 설명들은 본원에 이미 제공되었으므로 반복하지 않을 것이다.
동축 연결부를 포함하는 통합 장치를 제공/제조하기 위한 예시적인 방법들
[00101] 도 16은 동축 연결부를 포함하는 통합 디바이스를 제공/제조하기 위한 예시적인 방법들의 예시적인 흐름도를 도시한다. 예시적인 방법들은 상기 설명된 통합 디바이스들 중 임의의 하나 또는 그 초과의 것을 제공/제조할 수 있다. 당업자는, 도 16에 도시된 블록들 중 일부의 순서가 본 개시내용의 범위를 벗어나지 않고 변경될 수 있다는 것을 이해할 것이다. 또한, 당업자는, 도 16에 도시된 블록들 중 임의의 하나 또는 그 초과의 것이 본 개시내용의 범위를 벗어나지 않고 조합될 수 있다는 것을 이해할 것이다. 선택적 블록들은 점선들로 도시된다. 아래에 언급되는 다양한 엘리먼트들의 상세한 설명들은 상기에서 제공되었으므로 반복하지 않을 것이다. 본원에 설명된 예시적인 방법들은 장치(예컨대, 제조 디바이스)에 의해 수행될 수 있다.
[00102] 블록(1602)에서, 장치는 기판 위에 (예컨대, 기판의 상부에) 제 1 상호접속부를 제공(예컨대, 형성)할 수 있다. 예컨대, 도 8의 스테이지 2를 참조하면, 제 1 상호접속부(328)는 기판(306) 상에 제공(예컨대, 형성)될 수 있다. 상기에서 더욱 상세하게 설명된 바와 같이, 제 1 상호접속부(328)는 다양한 기술들을 이용하여 기판(306) 상에 제공(예컨대, 형성)될 수 있다. 이러한 기술의 일례는, 상기에서 더욱 상세하게 설명된 바와 같이, 도금 프로세스이다. 이에 따라서, 기판 위에 제 1 상호접속부를 제공하는 것은 기판(306) 상에 제 1 상호접속부(328)를 도금하는 것을 포함할 수 있다(예컨대, 도 8 참조). 이러한 기술의 다른 예는, 상기에서 더욱 상세하게 설명된 바와 같이, 와이어-본딩 프로세스이다. 이에 따라서, 기판 위에 제 1 상호접속부를 제공하는 것은 기판(306) 상에 제 1 상호접속부(1202)를 와이어-본딩하는 것을 포함할 수 있다(예컨대, 도 12 참조). 기판 상에 제 1 상호접속부를 제공하기 위한 대안적인 기술들은 당업자에게 공지되어 있으며, 따라서, 본 개시내용의 범위 내에있다.
[00103] 블록(1604)에서, 장치는 기판 위에 제 2 상호접속부를 제공(예컨대, 형성)할 수 있다. 제 2 기판은 제 1 상호접속부를 둘러싸고 접지에 대한 연결을 제공하도록 구성될 수 있다. 예컨대, 도 8의 스테이지 3를 참조하면, 장치는 기판(306) 상에 제 2 상호접속부(332)를 제공(예컨대, 형성)할 수 있다. 일부 구성들에서, 제 2 상호접속부(332)는 홀들(802)을 포함하는 금속 플레이트일 수 있다. 제 1 상호접속부들(328)은 제 2 상호접속부(332)의 홀들(802) 내부로/홀들(802)을 관통하여 제공(예컨대, 포지셔닝)될 수 있다. 도 7a, 도 7c에 도시된 바와 같이, 제 2 상호접속부(332)는 제 1 상호접속부(328)를 둘러싼다. 제 2 상호접속부(332)는 접지에 대한 전기 연결을 제공하도록 구성될 수 있다.
[00104] 블록(1606)에서, 장치는 제 1 상호접속부와 제 2 상호접속부 사이에 유전체 재료를 제공(예컨대, 형성)할 수 있다. 예컨대, 도 8의 스테이지 3를 (다시) 언급하지면, 적어도 약간의 공간(804)이 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이에 존재할 수 있다. 유전체 재료(330)는 도 8의 스테이지 4에 도시된 바와 같이, 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이의 공간(804)에 제공(예컨대, 형성)될 수 있다.
[00105] 블록(1608)에서, 장치는 제 2 상호접속부를 둘러싸는 캡슐화 몰드를 제공(예컨대, 형성)할 수 있다. 예컨대, 도 8의 스테이지 5를 참조하면, 몰드(334)는 제 2 상호접속부(332)를 둘러싸도록 제공(예컨대, 형성)될 수 있다. 몰드(334)는 제 1 상호접속부(328), 제 1 상호접속부(328)를 둘러싸는 제 2 상호접속부(332), 및/또는 제 1 상호접속부(328)와 제 2 상호접속부(332) 사이의 절연 재료(330)에 대한 기계적 및/또는 구조적 지지를 제공할 수 있다.
예시적인 전자 디바이스들
[00106] 도 17은 전술된 통합 디바이스, 반도체 디바이스, 집적 회로, 다이, 인터포저 및/또는 패키지 중 임의의 것으로 통합될 수 있는 다양한 전자 디바이스들을 도시한다. 예컨대, 모바일 전화(1702), 랩탑 컴퓨터(1704), 및 고정 위치 단말(1706)은 본원에 설명된 통합 디바이스(1700)를 포함할 수 있다. 집적 디바이스(1700)는, 예컨대, 집적 회로들, 다이들, 인터포저 또는 본원에 설명된 패키지들 중 임의의 것일 수 있다. 도 17에 도시된 디바이스들(1702, 1704, 1706)은 단지 예시일 뿐이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 개인용 통신 시스템들(PCS) 유닛들, 개인 휴대 보조 단말기들과 같은 휴대용 데이터 유닛들, GPS 인에이블드 디바이스들, 내비게이션 디바이스들, 셋탑 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 검침 장비(meter reading equipment)와 같은 고정 위치 데이터 유닛들, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들 또는 데이터 또는 컴퓨터 명령들을 저장하거나 또는 리트리브하는 임의의 다른 디바이스들, 또는 이들의 임의의 조합을 포함하는 통합 디바이스(1700)(그러나 이것으로 제한되지 않음)를 특징으로 할 수 있다.
[00107] 도 3, 도 4, 도 5, 도 6, 도 7a, 도 7b, 도 7c, 도 7d, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 도 15 및/또는 도 16에 도시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 또는 그 초과의 것은, 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열되고 그리고/또는 결합되거나 또는 여러 개의 컴포넌트들, 단계 또는 기능들로 구현될 수 있다. 추가 엘리먼트, 컴포넌트들, 단계들 및/또는 기능들이 또한 본 개시내용으로부터 벗어나지 않고 추가될 수 있다. 도 3, 도 4, 도 5, 도 6, 도 7a, 도 7b, 도 7c, 도 7d, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 도 15 및/또는 도 16 및 본 개시내용에서 그의 대응하는 설명은 다이들 및/또는 IC(integrated circuit)들로 제한되지 않는다. 일부 구현들에서, 도 3, 도 4, 도 5, 도 6, 도 7a, 도 7b, 도 7c, 도 7d, 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 도 15 및/또는 도 16 및 그의 대응하는 설명은 통합 디바이스들을 제조, 생성, 제공, 및/또는 생산하기 위해 사용될 수 있다. 일부 구현들에서, 통합 디바이스는 다이 패키지, IC, 웨이퍼, 반도체 디바이스 및/또는 인터포저를 포함할 수 있다.
[00108] "예시적인"이라는 단어는 예시, 실례 또는 예증"의 역할을 의미하는 것으로 사용된다. "예시적인"으로서 본 명세서에 기술된 임의의 구현 또는 양상은, 반드시 본 개시내용의 다른 양상들에 비해 바람직하거나 유리한 것으로 해석되는 것은 아니다. 마찬가지로, 용어 "양상들"은, 본 개시내용의 모든 양상들이 설명되는 특징, 이점 또는 동작 모드를 포함할 것을 요구하지 않는다. 용어 "결합되는"은 2개의 오브젝트들 간의 직접 또는 간접 결합을 지칭하기 위해 본원에서 사용된다. 예컨대, 오브젝트 A가 오브젝트 B에 물리적으로 접촉하고, 오브젝트 B가 오브젝트 C에 접촉하면, 객체들 A 및 C는 여전히, 이들이 서로 물리적으로 직접 접촉하지 않더라도 서로 결합되는 것으로 간주될 수 있다.
[00109] 또한, 실시예들은 플로우차트, 흐름도, 구조 다이어그램 또는 블록도로 도시되는 프로세스로 설명될 수 있음을 주목한다. 플로우차트가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들 중 많은 것이 병행하여 또는 동시에 수행될 수 있다. 이외에도, 동작들의 순서는 재배열될 수 있다. 프로세스는 그의 작업들이 완료되면 종료된다.
[00110] 본원에 설명되는 본 개시내용의 다양한 특징들은 본 개시내용을 벗어나지 않고 상이한 시스템들에서 구현될 수 있다. 개시내용의 앞의 양상들은 단지 예시들일 뿐이며, 본 개시내용을 제한하는 것으로 해석되어서는 안된다는 것을 주목해야 한다. 본 개시내용의 양상들의 설명은 예시적인 것으로 의도되고, 청구 범위를 제한하지 않는다. 이와 같이, 본 교시들은 다른 타입들의 장치들에 용이하게 적용될 수 있고 많은 대안들, 수정들 및 변형들이 당업자에게 명백할 것이다.

Claims (26)

  1. 통합 디바이스로서,
    제 1 전기 상호접속부를 갖는 제 1 기판;
    제 2 전기 상호접속부를 갖는 제 2 기판;
    동축 연결부 ― 상기 동축 연결부는:
    상기 제 1 기판의 상기 제 1 전기 상호접속부에 전기적으로 결합되도록 구성되고 그리고 상기 제 2 기판의 상기 제 2 전기 상호접속부에 전기적으로 결합되도록 구성되는 내부 상호접속부,
    상기 내부 상호접속부를 둘러싸는 외부 상호접속부 ―상기 외부 상호접속부는 접지에 대한 전기 연결부를 제공하도록 구성됨―,
    상기 내부 상호접속부와 상기 외부 상호접속부 사이의 유전체 재료, 및
    상기 유전체 재료의 적어도 일부를 둘러싸는 실드를 포함함 ―;
    상기 제 1 기판과 상기 제 2 기판 사이에 위치되는 다이;
    상기 다이를 상기 제 1 전기 상호접속부에 전기적으로 결합시키도록 구성되는 복수의 솔더 볼들; 및
    상기 제 1 기판과 상기 제 2 기판 사이의 공간을 채우는 몰드를 포함하고,
    상기 몰드는 상기 다이, 상기 복수의 솔더 볼들 및 상기 외부 상호접속부를 적어도 부분적으로 캡슐화하는, 통합 디바이스.
  2. 제 1 항에 있어서,
    상기 외부 상호접속부는 플레이트를 포함하는, 통합 디바이스.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 내부 상호접속부는 전력 신호를 위한 전기 경로를 제 1 방향으로 제공하도록 구성되는, 통합 디바이스.
  5. 제 4 항에 있어서,
    상기 외부 상호접속부는 접지 신호를 위한 전기 경로를 제 2 방향으로 제공하도록 구성되는, 통합 디바이스.
  6. 제 1 항에 있어서,
    상기 내부 상호접속부는 도금된 상호접속부 또는 와이어 본드 중 적어도 하나인, 통합 디바이스.
  7. 제 1 항에 있어서,
    상기 통합 디바이스는 인터포저, 패키지 디바이스, 또는 PoP(package-on-package) 디바이스 중 적어도 하나를 포함하는, 통합 디바이스.
  8. 제 1 항에 있어서,
    상기 통합 디바이스는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 전화, 스마트 폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 또는 랩탑 컴퓨터 중 적어도 하나에 포함되는, 통합 디바이스.
  9. 장치로서,
    제 1 전기 상호접속부를 갖는 제 1 기판;
    제 2 전기 상호접속부를 갖는 제 2 기판;
    상기 제 1 기판과 상기 제 2 기판 사이의 공간 내 몰드 ―상기 몰드는 다이, 복수의 솔더 볼들 및 외부 상호접속부 수단을 적어도 부분적으로 캡슐화하고, 상기 복수의 솔더 볼들은 상기 다이를 상기 제 1 전기 상호접속부에 전기적으로 결합시키도록 구성됨―; 및
    동축 연결부를 포함하고,
    상기 동축 연결부는:
    상기 제 1 기판의 상기 제 1 전기 상호접속부에 전기적으로 결합하도록 구성되고 상기 제 2 기판의 상기 제 2 전기 상호접속부에 전기적으로 결합하도록 구성되는 내부 상호접속부 수단,
    상기 외부 상호접속부 수단,
    상기 내부 상호접속부 수단과 상기 외부 상호접속부 수단 사이의 유전체 재료, 및
    상기 유전체 재료의 적어도 일부를 둘러싸는 실드
    를 포함하고,
    상기 외부 상호접속부 수단은 상기 제 1 기판 및 상기 제 2 기판 중 하나 또는 그 초과의 것에 결합되고, 상기 외부 상호접속부 수단은 접지에 대한 전기 연결부를 제공하도록 구성되는, 장치.
  10. 제 9 항에 있어서,
    상기 외부 상호접속부 수단은 상기 내부 상호접속부 수단을 둘러싸고, 상기 외부 상호접속부 수단은 플레이트를 포함하는, 장치.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 내부 상호접속부 수단은 전력 신호를 위한 전기 경로를 제 1 방향으로 제공하도록 구성되는, 장치.
  13. 제 12 항에 있어서,
    상기 외부 상호접속부 수단은 접지 신호를 위한 전기 경로를 제 2 방향으로 제공하도록 구성되는, 장치.
  14. 제 10 항에 있어서,
    상기 내부 상호접속부 수단은 도금된 상호접속부 또는 와이어 본드 중 적어도 하나인, 장치.
  15. 제 9 항에 있어서,
    상기 장치는 인터포저, 패키지 디바이스, 또는 PoP(package-on-package) 디바이스 중 적어도 하나를 포함하는, 장치.
  16. 제 9 항에 있어서,
    상기 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 전화, 스마트 폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 또는 랩탑 컴퓨터 중 적어도 하나에 포함되는, 장치.
  17. 통합 디바이스를 제조하는 방법으로서,
    제 1 전기 상호접속부를 갖는 제 1 기판을 형성하는 단계;
    제 2 전기 상호접속부를 갖는 제 2 기판을 형성하는 단계;
    복수의 솔더 볼들을 다이에 결합시키는 단계;
    동축 연결부를 형성하는 단계 ― 상기 동축 연결부를 형성하는 단계는:
    내부 상호접속부를 형성하는 단계 ―상기 내부 상호접속부는, 상기 내부 상호접속부를 상기 제 1 기판의 상기 제 1 전기 상호접속부에 전기적으로 결합하도록 구성되고 상기 내부 상호접속부를 상기 제 2 기판의 상기 제 2 전기 상호접속부에 전기적으로 결합하도록 구성됨―,
    상기 내부 상호접속부를 둘러싸도록 구성되고 접지에 대한 전기 연결부를 제공하도록 구성되는 외부 상호접속부를 형성하는 단계,
    상기 내부 상호접속부와 상기 외부 상호접속부 사이에 유전체 층을 형성하는 단계, 및
    상기 유전체 층의 적어도 일부를 둘러싸는 실드를 형성하는 단계를 포함함 ―; 및
    상기 제 1 기판과 상기 제 2 기판 사이의 공간에 몰드를 형성하고 상기 다이, 상기 복수의 솔더 볼들 및 상기 외부 상호접속부를 상기 몰드 내부에 적어도 부분적으로 캡슐화하는 단계를 포함하는, 통합 디바이스를 제조하는 방법.
  18. 제 17 항에 있어서,
    상기 내부 상호접속부를 상기 제 1 기판 위에 형성하는 단계는 상기 내부 상호접속부를 상기 제 1 기판 상에 도금하는 단계를 포함하는, 통합 디바이스를 제조하는 방법.
  19. 제 17 항에 있어서,
    상기 내부 상호접속부를 상기 제 1 기판 위에 형성하는 단계는 상기 내부 상호접속부를 상기 제 1 기판 상에 와이어-본딩하는 단계를 포함하는, 통합 디바이스를 제조하는 방법.
  20. 제 17 항에 있어서,
    상기 외부 상호접속부는 플레이트를 포함하는, 통합 디바이스를 제조하는 방법.
  21. 삭제
  22. 제 17 항에 있어서,
    상기 내부 상호접속부는 전력 신호를 위한 전기 경로를 제 1 방향으로 제공하도록 구성되는, 통합 디바이스를 제조하는 방법.
  23. 제 22 항에 있어서,
    상기 외부 상호접속부는 접지 신호를 위한 전기 경로를 제 2 방향으로 제공하도록 구성되는, 통합 디바이스를 제조하는 방법.
  24. 제 23 항에 있어서,
    상기 제 2 방향은 상기 제 1 방향과 상이한, 통합 디바이스를 제조하는 방법.
  25. 제 17 항에 있어서,
    상기 통합 디바이스는 인터포저, 패키지 디바이스, 또는 PoP(package-on-package) 디바이스 중 적어도 하나를 포함하는, 통합 디바이스를 제조하는 방법.
  26. 제 17 항에 있어서,
    상기 통합 디바이스는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 전화, 스마트 폰, 개인 휴대 정보 단말기, 고정 위치 단말기, 태블릿 컴퓨터, 또는 랩탑 컴퓨터 중 적어도 하나에 포함되는, 통합 디바이스를 제조하는 방법.
KR1020167036601A 2014-07-11 2015-07-09 동축 상호접속부를 포함하는 통합 디바이스 KR102411667B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/329,646 2014-07-11
US14/329,646 US9385077B2 (en) 2014-07-11 2014-07-11 Integrated device comprising coaxial interconnect
PCT/US2015/039678 WO2016007706A1 (en) 2014-07-11 2015-07-09 Integrated device comprising coaxial interconnect

Publications (2)

Publication Number Publication Date
KR20170028901A KR20170028901A (ko) 2017-03-14
KR102411667B1 true KR102411667B1 (ko) 2022-06-20

Family

ID=53719982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167036601A KR102411667B1 (ko) 2014-07-11 2015-07-09 동축 상호접속부를 포함하는 통합 디바이스

Country Status (8)

Country Link
US (1) US9385077B2 (ko)
EP (1) EP3167483A1 (ko)
JP (1) JP6802146B2 (ko)
KR (1) KR102411667B1 (ko)
CN (2) CN106489191A (ko)
AU (1) AU2015287804B2 (ko)
BR (1) BR112017000154B1 (ko)
WO (1) WO2016007706A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381303B2 (en) * 2016-07-01 2019-08-13 Vanguard International Semiconductor Corporation Semiconductor device structures
TWI594338B (zh) * 2016-08-09 2017-08-01 矽品精密工業股份有限公司 電子堆疊結構及其製法
US10070525B2 (en) * 2016-12-28 2018-09-04 Intel Corporation Internal to internal coaxial via transition structures in package substrates
US11244912B2 (en) 2017-03-30 2022-02-08 Intel Corporation Semiconductor package having a coaxial first layer interconnect
US10734334B2 (en) * 2018-01-29 2020-08-04 Marvell Asia Pte, Ltd. Coaxial-interconnect structure for a semiconductor component
KR20220124583A (ko) * 2021-03-03 2022-09-14 삼성전자주식회사 인터포저를 포함하는 전자 장치
US20230036650A1 (en) * 2021-07-27 2023-02-02 Qualcomm Incorporated Sense lines for high-speed application packages
US20240047319A1 (en) * 2022-08-04 2024-02-08 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158842A1 (en) * 2006-12-29 2008-07-03 Texas Instruments Incorporated Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate
US20110147901A1 (en) * 2009-12-17 2011-06-23 Rui Huang Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2013089762A (ja) 2011-10-18 2013-05-13 Shinko Electric Ind Co Ltd 積層型半導体パッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
JP3601462B2 (ja) * 2001-03-05 2004-12-15 オムロン株式会社 電子部品のパッケージ構造
US6476476B1 (en) 2001-08-16 2002-11-05 Amkor Technology, Inc. Integrated circuit package including pin and barrel interconnects
US7045893B1 (en) * 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
DE102005002707B4 (de) 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
KR100663265B1 (ko) 2005-05-10 2007-01-02 삼성전기주식회사 다층 기판 및 그 제조 방법
US7942182B2 (en) 2005-06-14 2011-05-17 Cufer Asset Ltd. L.L.C. Rigid-backed, membrane-based chip tooling
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US7952196B1 (en) 2008-04-21 2011-05-31 Lockheed Martin Corporation Affordable high performance high frequency multichip module fabrication and apparatus
TWI366890B (en) * 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
EP2244291A1 (en) 2009-04-20 2010-10-27 Nxp B.V. Multilevel interconnection system
JP2012256675A (ja) 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5682496B2 (ja) * 2011-07-28 2015-03-11 富士通セミコンダクター株式会社 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
US9041208B2 (en) * 2011-11-02 2015-05-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Laminate interconnect having a coaxial via structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158842A1 (en) * 2006-12-29 2008-07-03 Texas Instruments Incorporated Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate
US20110147901A1 (en) * 2009-12-17 2011-06-23 Rui Huang Integrated circuit packaging system with package stacking and method of manufacture thereof
JP2013089762A (ja) 2011-10-18 2013-05-13 Shinko Electric Ind Co Ltd 積層型半導体パッケージ

Also Published As

Publication number Publication date
JP6802146B2 (ja) 2020-12-16
WO2016007706A1 (en) 2016-01-14
JP2017520929A (ja) 2017-07-27
US20160013125A1 (en) 2016-01-14
AU2015287804B2 (en) 2020-02-27
US9385077B2 (en) 2016-07-05
CN106489191A (zh) 2017-03-08
KR20170028901A (ko) 2017-03-14
AU2015287804A1 (en) 2017-01-05
CN115036287A (zh) 2022-09-09
BR112017000154B1 (pt) 2022-05-17
EP3167483A1 (en) 2017-05-17
BR112017000154A2 (pt) 2017-11-07

Similar Documents

Publication Publication Date Title
KR102411667B1 (ko) 동축 상호접속부를 포함하는 통합 디바이스
US8802494B2 (en) Method of fabricating a semiconductor device having an interposer
US9343393B2 (en) Semiconductor substrate assembly with embedded resistance element
KR102100731B1 (ko) 필터 및 스위치를 제공하기 위한 패키지 및 장치, 그리고 이를 제조하기 위한 방법
US9153560B2 (en) Package on package (PoP) integrated device comprising a redistribution layer
TWI702703B (zh) 半導體封裝元件
WO2014126818A1 (en) Dual substrate, power distribution and thermal solution for direct stacked integrated devices
US10049999B2 (en) Electronic device
US9355898B2 (en) Package on package (PoP) integrated device comprising a plurality of solder resist layers
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
KR101831680B1 (ko) 통합 디바이스 패키지, 와이어-투-다이 커넥터, 및 이들과 관련된 장치
US11948877B2 (en) Hybrid package apparatus and method of fabricating
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
US9331370B1 (en) Multilayer integrated circuit packages with localized air structures
US20230130354A1 (en) Three-dimensional semiconductor package having a stacked passive device
US11545435B2 (en) Double sided embedded trace substrate
CN113644044A (zh) 半导体结构及其形成方法
KR20120078686A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant