CN114628356A - 用于改善远端串扰的导电过孔结构 - Google Patents

用于改善远端串扰的导电过孔结构 Download PDF

Info

Publication number
CN114628356A
CN114628356A CN202210245727.0A CN202210245727A CN114628356A CN 114628356 A CN114628356 A CN 114628356A CN 202210245727 A CN202210245727 A CN 202210245727A CN 114628356 A CN114628356 A CN 114628356A
Authority
CN
China
Prior art keywords
conductive
capacitive
conductive via
capacitive structure
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210245727.0A
Other languages
English (en)
Inventor
陈彦斌
王腾飞
庞婷婷
王帅
符会利
范文锴
闫旭
刘欢
郭健炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pingtouge Shanghai Semiconductor Co Ltd
Original Assignee
Pingtouge Shanghai Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pingtouge Shanghai Semiconductor Co Ltd filed Critical Pingtouge Shanghai Semiconductor Co Ltd
Priority to CN202210245727.0A priority Critical patent/CN114628356A/zh
Publication of CN114628356A publication Critical patent/CN114628356A/zh
Priority to US17/819,422 priority patent/US20230290723A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体结构，其包括：衬底，具有多个导电层及多个绝缘层沿着所述衬底的垂直方向交错堆叠；第一导电过孔结构，从所述多个导电层的顶层导电层延伸到所述多个导电层的底层导电层，并包括第一电容性结构，所述第一电容性结构在所述多个导电层的第一导电层中延伸；第二导电过孔结构，从所述顶层导电层延伸到所述底层导电层，并包括第二电容性结构，所述第二电容性结构在所述第一导电层中延伸；以及第三电容性结构，在所述多个导电层的所述第一导电层或第二导电层中延伸，所述第三电容性结构与所述第一电容性结构形成第一互电容，并与所述第二电容性结构形成第二互电容。

Description

用于改善远端串扰的导电过孔结构
技术领域
本发明涉及一种半导体结构，更具体的涉及半导体结构中改善串扰的导电过孔结构。
背景技术
先进的信令系统所要求的传输效能包含更快的传输速度以及更小的芯片尺寸，以达到更佳的使用者体验。然而在高速信号传输系统中，由于提高的布线密度及增加的信号传输频率，导至相邻信号的传输路径之间的串扰效应越来越无法忽视。其中，传输路径之间的远端串扰(FEXT)成为改善串扰效应时须面对的主要问题。因此，本领域持续努力发展减少或消除远端串扰的传输架构及方法。
发明内容
本发明实施例涉及一种半导体结构，其包括：衬底，具有多个导电层及多个绝缘层沿着所述衬底的垂直方向交错堆叠；第一导电过孔结构，从所述多个导电层的顶层导电层延伸到所述多个导电层的底层导电层，并包括第一电容性结构，所述第一电容性结构在所述多个导电层的第一导电层中延伸；第二导电过孔结构，从所述顶层导电层延伸到所述底层导电层，并包括第二电容性结构，所述第二电容性结构在所述第一导电层中延伸；以及第三电容性结构，在所述多个导电层的所述第一导电层或第二导电层中延伸，所述第三电容性结构与所述第一电容性结构形成第一互电容，并与所述第二电容性结构形成第二互电容。
在一些实施例中，所述第一电容性结构与所述第二电容性结构在所述垂直方向上不投影交叠。
在一些实施例中，所述第三电容性结构与所述第一电容性结构与及第二电容性结构在所述垂直方向上投影交叠。
在一些实施例中，所述第一导电层位于所述顶层导电层。
在一些实施例中，所述第一导电层位于所述顶层导电层或所述顶层导电层与所述底层导电层之间的一导电层。
在一些实施例中，所述第三电容性结构包括第一传导垫，与所述第一电容性结构及所述第二电容性结构位于同一导电层。
在一些实施例中，所述第一电容性结构包括第二传导垫，所述第一导电过孔结构进一步包括第三传导垫，位于所述多个导电层的第三导电层，所述第二传导垫的面积大于所述第三传导垫的面积。
在一些实施例中，所述第一导电过孔结构进一步包括第四传导垫，位于所述第三导电层，所述第三传导垫与所述第四传导垫通过连接部相连，其中所述第三电容性结构与所述第四传导垫形成第三互电容。
在一些实施例中，所述第二导电过孔结构进一步包括第五传导垫，位于所述第三导电层，其中所述第三电容性结构与所述第五传导垫形成第四互电容。
在一些实施例中，所述第四传导垫与所述第五传导垫在所述垂直方向上不投影交叠。
在一些实施例中，所述第三电容性结构与所述第一电容性结构或所述第二电容性结构与在所述垂直方向上不投影交叠。
在一些实施例中，所述半导体结构进一步包括第三导电过孔结构，与所述第一导电过孔结构及所述第二导电过孔结构分开，并从所述第二导电层延伸到所述多个导电层中的第四导电层，其中所述第三电容性结构被包括在所述第三导电过孔结构中。
在一些实施例中，所述半导体结构进一步包括第四电容性结构，所述第三电容性结构与所述第四电容性结构位于所述多个导电层的不同层，且彼此电性连接，所述第四电容性结构与所述第一电容性结构形成第五互电容，并与所述第二电容性结构形成第六互电容。
在一些实施例中，所述第三电容性结构与所述第四电容性结构电性绝缘。
在一些实施例中，所述第三电容性结构与第四电容性结构在所述垂直方向上投影交叠、部分投影交叠或不投影交叠。
在一些实施例中，所述第一过孔结构包括第六传导垫，所述第四电容性结构与所述第六传导垫位于所述多个导电层中的同一层，其中所述第四电容性结构与所述第六传导垫形成第七互电容。
本发明实施例涉及一种电子装置，其包括：根据本文所述的半导体结构；印刷电路板，位于所述半导体结构的第一侧，且靠近所述半导体结构的所述底层导电层；连接件，位于所述印刷电路板以及所述半导体结构之间；以及芯片，位于所述半导体结构与所述第一侧相对的第二侧，且靠近所述半导体结构的所述顶层导电层，其中所述印刷电路板通过所述连接件以及所述半导体结构的第一导电过孔结构及所述第二导电过孔结构电性连接至所述芯片。
本发明实施例涉及一种消除串扰的方法，其包括：在半导体结构的第一导电过孔结构中及第二导电过孔结构中传送电信号，所述第一导电过孔结构包括第一电容性结构，所述第二导电过孔结构包括第二电容性结构，所述半导体结构进一步包括第三电容性结构，与所述第一导电过孔结构及所述第二导电过孔结构分开；以及在所述第一导电过孔结构及所述第二导电过孔结构中传送所述电信号的期间，通过在所述第一电容性结构与第三电容性结构之间的第一互电容以及在所述第二电容性结构与所述第三电容性结构之间的第二互电容在电场中储存能量。
在一些实施例中，所述第一电容性结构与所述第二电容性结构在垂直方向上延伸，所述第一电容性结构与所述第二电容性结构在所述垂直方向上不投影交叠，所述第三电容性结构具有第一部分与所述第一电容性结构在所述垂直方向上投影交叠，所述第三电容性结构并具有第二部分与所述第二电容性结构在所述垂直方向上投影交叠。
在一些实施例中，所述第一导电过孔结构的所述第一电容性结构或所述第二导电过孔结构的所述第二电容性结构包括传导垫，位于所述半导体结构的多个导电层中的顶层导电层或底层导电层。
藉由上述本发明的电容性结构的设置及消除串扰的方法，可产生半导体结构的相邻路径之间的互电容，且不会导致过多的插入损耗，因而能有效提升传输路径的效能，达到高密度且高速的信令传输效能。
附图说明
当结合附图阅读时，从以下实施方式更好理解本揭露的方面。应注意，根据行业中的标准实践，各种结构不按比例绘制。事实上，为清晰论述，各种结构的尺寸可任意增加或减小。
图1及1B是根据一个实施例的示例半导体结构的布线路径的立体图及截面图。
图2A-2E是根据不同实施例的示例半导体结构的布线路径的立体图。
图3A及3B是根据一个实施例的示例电子装置的不同截面图。
图4是根据一个实施例的示例串扰消除方法的流程图。
具体实施方式
以下揭露提供用于实施所提供标的物的不同构件的许多不同实施例或实例。在下文描述组件及布置的特定实例以简化本揭露。当然，此类仅为实例且并不旨在为限制性的。例如，在以下描述中，第一构件形成在第二构件上方或上可包含其中第一构件及第二构件经形成直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考数字及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。
此外，为便于描述，例如“在……的下”、“在……下方”、“下”、“在……上方”、“上”、“在……上”及类似物的空间相对术语可在本文中用于描述一个组件或构件与图中说明的另一组件或构件的关系。除图中描绘的定向外，空间相对术语还希望涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中使用的空间相对描述符。
如本文中使用，例如“第一”、“第二”及“第三”的术语描述各种组件、组件、区、层及/或区段，但此类组件、组件、区、层及/或区段不应被此类术语限制。此类术语仅可用于彼此区分一个组件、组件、区、层或区段。例如“第一”、“第二”及“第三”的术语在本文中使用时并不暗示序列或顺序，除非由背景内容明确指示。
单数形式"一"、"一个"和"所述"也可包括复数形式，除非上下文明确地另有指示。术语"连接"连同其派生词可在本文用于描述部件之间的结构关系。"连接"可用于描述两个或多个元件彼此直接物理或电接触。"连接"也可用于指示两个或多个元件彼此直接或间接(在它们之间有介入的元件)物理或电接触，和/或这两个或多个元件彼此协作或交互作用。
本发明涉及一种针对电子装置或封装结构的导电过孔结构，所述导电过孔结构可用于不同型态的装置，例如衬底、芯片、系统单芯片(SOC)、连接件或电路板之间，并且连接所述芯片、衬底、连接件或电路板的输出输入(I/O)通道，传送信息及/或时钟信号，而构成高速传输的信令系统。在一些实施例中，所述导电过孔结构也可能作为于上述各种不同装置内部的信令通道，例如芯片、衬底、系统单芯片(SOC)、连接件或电路板。通过本发明的电容性结构作为串扰消除器，可有效降低或消除远端串扰(FEXT)的影响，从而实现高速而低杂讯干扰的信令系统。
在示例性实施例中，一对邻近的单端导电过孔结构可用以描述远端串扰的影响。对于任何单端导电过孔结构的远端串扰的函数可表示如下：
Figure BDA0003541836670000041
在等式1中，VFEXT是远端串扰的大小，Cm是两个导电过孔结构之间的互电容，Lm是这两个导电过孔结构之间的互电感，并且Cs和Ls分别是自电容和自电感。Vagg是干扰源信号的电压，而时间tpd是信号的传播延迟。
在衬底(例如封装衬底、插槽或印刷电路板)的垂直导电过孔结构的串扰中通常是电感占优势的，使得VFEXT小于零。因此，在时域中，垂直导电过孔结构的远端串扰常常具有负极性(即，相对上升沿的激发源为负值)。此外，在大多数的状况下，互电感Lm、自电容Cs和自电感Ls在排列紧密的垂直导电过孔结构中不易控制其大小。因此，为了减小或消除负值的远端串扰，可通过增加互电容Cm而减小电感对于远端串扰的影响。
图1A及1B是根据一个实施例的示例半导体结构100的布线路径的立体图及截面图。在一实施例中，半导体结构100可以是衬底、半导体封装、电路板(例如印刷电路板PCB)、芯片、裸片、插槽、中介层(interposer)以及其他类似的半导体结构。如图1A及1B所示，半导体结构100包含了两个示例导电过孔结构110及120，导电过孔结构110及120在垂直(Z)方向上延伸且彼此相邻，其中垂直方向可以定义为垂直于衬底中的各组成层或结构(例如电路板、芯片、裸片、中介层)的工作表面的方向，或是座标轴的Z方向。导电过孔结构110及120延伸穿过半导体结构100垂直方向上的全部或一部分的厚度，分别代表在半导体结构100中的两条传输路径的布线的至少一部分。图1A及1B例示两个导电过孔结构110及120，但是在其他实施例中，半导体结构100可以包含其他数目的多个导电过孔结构，以实现半导体结构100的其他传输路径的布线。
如图A及1B1所示，导电过孔结构110具有一衬底，其中设置了多个垂直段，每个垂直段之间设置传导垫将每个垂直段在垂直方向连接起来。所述传导垫可以是过孔焊盘。导电过孔结构110包含了传导垫112、114、115、116及118。在一实施例中，传导垫112具有一表面，沿着水平(XY)方向延伸。传导垫112的表面基本上与导电过孔结构110延伸的方向垂直。同样的，传导垫114、115、116及118各自具有表面，沿着XY平面延伸。传导垫114、115、116及118的各自表面基本上与导电过孔结构110延伸的方向垂直。以俯视观察，传导垫112、114、115、116及118从导电过孔结构110的垂直段向外延伸。
同样的，导电过孔结构120包含了传导垫122、124、125、126及128。在一实施例中，传导垫122具有一表面，沿着水平方向延伸。传导垫122的表面基本上与导电过孔结构120延伸的方向垂直。传导垫124、125、126及128各自具有表面，沿着水平方向延伸。传导垫124、125、126及128的各自表面基本上与导电过孔结构120延伸的方向垂直。以俯视观察，传导垫122、124、125、126及128从导电过孔结构120的垂直段向外延伸。
在一实施例中，半导体结构100的衬底具有多个绝缘层D1-D4，沿着水平方向延伸，并沿着垂直方向堆叠。绝缘层D1-D4可以是由绝缘材料所制成，例如聚丙烯(PP)、氧化硅(SiO2)、氧化氮(SiN)或其他绝缘材料或介电材料，因此也可称为介电层。绝缘层D1-D4中的绝缘材料将导电过孔结构110与导电过孔结构120或其他导电材料绝缘，以避免短路或漏电。在一实施例中，半导体结构100的绝缘层D1-D4彼此堆叠；而在其他实施例中，半导体结构100另包含多个导电层M1-M5，沿着水平方向延伸，并在垂直方向上堆叠。导电层M1-M5可由导电材料制成，例如铜、铝、金、银、钨、钛等导电金属或上述材料的合金。导电层M1-M5与前述的绝缘层D1-D4可交错设置，使导电过孔结构110及120设于其中。
在一实施例中，导电过孔结构110的传导垫112、114、115、116及118以及导电过孔结构120的传导垫122、124、125、126及128设于半导体结构100的对应绝缘层中。在一实施例中，传导垫112、114、115、116及118以及传导垫122、124、125、126及128设于半导体结构100的对应导电层中。在一实施例中，传导垫112、122位于半导体结构100的同一绝缘层或导电层，传导垫114、124位于半导体结构100的同一绝缘层或导电层，传导垫115、125位于半导体结构100的同一绝缘层或导电层，传导垫116、126位于半导体结构100的同一绝缘层或导电层，传导垫118、128位于半导体结构100的同一绝缘层或导电层。在一实施例中，导电过孔结构110或120的垂直段设置于绝缘层D1-D4中。在一实施例中，导电过孔结构110的传导垫112、114、115、116及118或120的的传导垫122、124、125、126及128设置于导电层M1-M5中。
在一实施例中，传导垫112、122位于半导体结构100的衬底的底层导电层M1或顶层导电层M5。在一实施例中，传导垫118、128位于半导体结构100的衬底的顶层导电层M5或底层导电层M1。在一实施例中，传导垫112、122或118、128位于半导体结构100的衬底的底层导电层M1和顶层导电层M5之间的一导电层。在一实施例中，传导垫112的面积是导电过孔结构110的所有传导垫中最大的，或比导电过孔结构110的其他传导垫面积还大，并且传导垫122的面积是导电过孔结构120的所有传导垫中最大的，或比导电过孔结构120其他的传导垫面积还大。在一实施例中，导电过孔结构110的传导垫114、115、116及118的面积基本上相同，而导电过孔结构120的传导垫124、125、126及128的面积基本上相同。虽然例示的导电过孔结构110或120显示5个传导垫，但是传导垫的数目可以根据设计需求而改变。
导电过孔结构110或120可由导电材料，例如金属材料，制成。举例而言，导电过孔结构110或120可以由铜、铝、金、银、钨、钛等导电金属或上述材料的合金制成。
半导体结构100在导电过孔结构110及120之间还设置传导垫130，位于绝缘层D1-D4或导电层M1-M5中的一层。在图1A及1B的示例中，传导垫130位于传导垫114或124所在的底层导电层M1中。传导垫130与导电过孔结构110或120透过半导体结构100的绝缘材料彼此分开，也彼此绝缘。传导垫130可在水平方向上延伸，与导电过孔结构110或120延伸的方向垂直。传导垫130与过孔110及120分开，且未与过孔110及120电性连接，因此并非传输路径的一部分也不具有传输电力或信息的功能。
在本文中，术语"导电过孔结构所指的至少包括由导电过孔所组成的垂直导电过孔结构，例如图1A所显示的导电过孔结构110或120，其两端通过底层导电层M1的传导垫112、122以及顶层传导垫M5的传导垫118、128由半导体结构100的衬底露出，此结构也可称为导电通孔结构。本文所指的导电过孔结构可适用于所有一般的垂直过孔结构，因此并不限定于导电通孔结构，也可用于由盲孔或埋孔所组成的垂直导电结构。在一实施例中，导电盲孔结构的一端可通过底层导电层M1的传导垫112、122或顶层传导垫M5的传导垫118、128，两端中的一端由半导体结构100的衬底露出，而另一端并未露出。在一实施例中，导电埋孔结构的两端皆未由半导体结构100的衬底露出。
在一实施例中，传导垫112、122以及130可作为半导体结构100的串扰消除器。传导垫130的表面具有第一部分与传导垫112在垂直方向上具有投影交叠区域或重叠区域，并具有第二部分与传导垫122在垂直方向上具有投影交叠区域或重叠区域。在此情况下，传导垫112作为半导体结构100位于导电过孔结构110上的第一电容性结构，而传导垫122作为半导体结构100位于导电过孔结构120上的第二电容性结构，传导垫130作为半导体结构100的第三电容性结构，使得传导垫112与传导垫130的投影交叠区域或重叠区域在传输电信号时形成具有第一互电容C1的电容器，传导垫122与传导垫130的投影交叠区域或重叠区域在传输电信号时形成具有第二互电容C2的电容器。上述产生第一互电容C1或第二互电容C2的电容器是由传导垫112或122作为电容器的第一导电板，而由传导垫130作为电容器的第二导电板，并且以传导垫112、122与传导垫130之间的绝缘材料作为电容器的介电层，使得电容器在第一导电板及第二导电板之间所形成的电场中储存能量。如此一来，导电过孔结构110及120之间具有由第一互电容C1及第二互电容C2所组成的等效互电容Ce，互电容Ce是由第一互电容C1及第二互电容C2并联而成。参照等式(1)，通过传导垫130的设置，导电过孔结构110及120之间产生了具有互电容Ce的电容器，因而增加了等式(1)当中的互电容Cm，因而减低了远端串扰的大小。
由电容器的公式可知，电容的大小与电容器的导电板的面积大小成正比。因此，当传导垫130与传导垫112或122的投影交叠区域或重叠区域越大，所产生的第一互电容或第二互电容也更大，针对导电过孔结构110及导电过孔结构120之间的远端串扰的消除效果也越好。如图1A及1B所示，传导垫130并未由导电过孔结构110或120延伸而出，换句话说，导电过孔结构110或120在水平方向延伸的区域并未因未设置串扰消除器而增加面积，尤其是传导垫114、115、116、118、124、125、126及118的面积并未因设置串扰消除器而增加。在一实施例中，传导垫112、114、115、116及118与对应的传导垫122、124、125、126及118彼此在垂直方向上互不投影交叠，换句话说，导电过孔结构110或120之间的互电容是通过作为第三互容性结构的传导垫130才能产生。如此一来，导电过孔结构110或120既能增加互电容的大小，在传输电力或信号时也能有效减低或防止插入耗损(insertion loss)的增加，从而降低导电过孔结构110及120的整体干扰与耗损效应，而提升半导体结构100的传输效能。
在一实施例中，传导垫130以俯视观察，具有圆形、椭圆形、近似圆形、长条形、多边形、或其他任意形状。在一实施例中，传导垫130在中间区域具有未与传导垫112或122在垂直方向上投影交叠或重叠的第三部分，而第三部份的宽度比起传导垫130在两侧与传导垫112或122在垂直方向上投影交叠或重叠的第一部分或第二部分的宽度相等或更小，因而以俯视观察，传导垫130的两端部分比中间部分宽。
图2A是根据不同实施例的示例半导体结构200的布线路径的立体图。半导体结构200与半导体结构100在许多方面是相似的，因此这些相似的部分就不重复叙述。半导体结构200与半导体结构100不同处主要在于半导体结构200包含导电过孔结构131。导电过孔结构131设置于导电过孔结构110及120之间，在垂直方向上延伸穿过半导体结构100的全部或一部分的厚度。与导电过孔结构110或120不同，导电过孔结构131并未在半导体结构100中的形成传输路径的布线，而是做为串扰消除器的电容性结构。在一实施例中，导电过孔结构131的长度小于导电过孔结构110或120的长度。在一实施例中，导电过孔结构131作为包含盲孔或埋孔的过孔结构，其至少有一端被包覆于半导体结构200之内，并未从半导体结构200露出，因此导电过孔结构131也可称为导电盲孔结构或导电埋孔结构。
如图2A所显示，导电过孔结构131与导电过孔结构110、120类似，例如导电过孔结构131包含了多个垂直段，每个垂直段之间设置传导垫，将每个垂直段在垂直方向连接起来，而导电过孔结构131的传导垫可以是过孔焊盘。例如，导电过孔结构131包含了传导垫130、135、136及138。导电过孔结构131的传导垫130可与半导体结构100的传导垫130具有相同的材料、形状、位置、设置方式。同样的，传导垫135、136及138各自具有表面，沿着水平方向延伸。传导垫130、135、136及138的各自表面基本上与导电过孔结构131延伸的方向垂直。以俯视观察，传导垫130、135、136及138从导电过孔结构131的垂直段向外延伸。传导垫135、136及138的材料及形状可以传导垫130类似。
在一实施例中，导电过孔结构131的传导垫130、135、136及138设于半导体结构200的对应绝缘层D1-D4或对应导电层M1-M5中。在一实施例中，传导垫130、135、136及138与导电过孔结构110的对应传导垫114、115、116及118或导电过孔结构120的对应传导垫124、125、126及128位于半导体结构200中的同一层。在一实施例中，传导垫130位于半导体结构200的底层导电层M1的上一层或顶层导电层M5的下一层。在一实施例中，传导垫138位于半导体结构200的底层导电层M1的上一层或顶层导电层M5的下一层。在一实施例中，传导垫130、135、136及138的表面面积基本上相同。
在一实施例中，导电过孔结构131中的传导垫130、135、136及138可与导电过孔结构110的传导垫114、115、116及118及导电过孔结构120的传导垫124、125、126及128作为半导体结构200的串扰消除器。导电过孔结构131与导电过孔结构110或导电过孔结构120彼此分开且彼此电绝缘。传导垫130、135、136及138的各自侧壁具有第一部分与对应的传导垫114、115、116及118的侧壁相对，并具有第二部分与对应的传导垫124、125、126及128的侧壁相对。换句话说，传导垫130、135、136及138的各自侧壁的第一部分与对应的传导垫114、115、116及118的侧壁在垂直方向上对齐，并且传导垫130、135、136及138的各自侧壁的第二部分与对应的传导垫124、125、126及128的侧壁在垂直方向上对齐。在此情况下，传导垫114、115、116及118中任一者作为半导体结构100位于导电过孔结构110上的第一电容性结构，而传导垫124、125、126及128中任一者作为半导体结构100位于导电过孔结构120上的第二电容性结构，传导垫130、135、136及138作为半导体结构100位于导电过孔结构131上的第三电容性结构，使得导电过孔结构110与导电过孔结构131的相对侧壁的部分形成具有第三互电容C3的电容器，导电过孔结构120与导电过孔结构131的相对侧壁的部分形成具有第四互电容C4的电容器。如此一来，导电过孔结构110及120之间具有由第三互电容C3及第四互电容C4所组成的等效互电容Cf，互电容Cf是由第三互电容C3及第四互电容C4并联而成。参照等式(1)，通过导电过孔结构131的设置，导电过孔结构110及120之间产生了具有互电容Cf的电容器，并且根据上文有关图1A及1B的叙述，导电过孔结构110及120之间根据传导垫130产生具有互电容Ce的电容器。因此，导电过孔结构131比起单独的传导垫130提供更高的互电容Cm，因而更能减低远端串扰。
图2B是根据不同实施例的示例半导体结构201的布线路径的立体图。半导体结构201与半导体结构100、200在许多方面是相似的，因此这些相似的部分就不重复叙述。半导体结构201与半导体结构100不同处主要在于半导体结构201包含传导垫230。传导垫230设置于导电过孔结构110及120之间，且在水平方向上延伸。传导垫230位于传导垫112或122所在的导电层M1中。传导垫230与导电过孔结构110或120透过半导体结构201的绝缘材料彼此分开，也彼此绝缘。与传导垫130或导电过孔结构131类似，传导垫230作为半导体结构201的串扰消除器的电容性结构，并未与过孔110及120电性相连，因此并非传输路径的一部分也不具有传输电力或信息的功能。
在一实施例中，传导垫230、导电过孔结构110的传导垫112及导电过孔结构120的传导垫122作为半导体结构201的串扰消除器。在一实施例中，传导垫230与导电过孔结构110的传导垫112及导电过孔结构120的传导垫122在垂直方向上不投影交叠。传导垫230的侧壁具有第一部分与对应的传导垫112的侧壁相对，并具有第二部分与对应的传导垫122的侧壁相对。换句话说，传导垫230的侧壁的第一部分与对应的传导垫112的侧壁在水平方向上对齐，并且传导垫230的侧壁的第二部分与对应的传导垫122的侧壁在水平方向上对齐。在此情况下，传导垫112作为半导体结构201位于导电过孔结构110上的第一电容性结构，而传导垫122作为半导体结构201位于导电过孔结构120上的第二电容性结构，传导垫230作为半导体结构201的第三电容性结构，使得导电过孔结构110与传导垫230的相对侧壁的部分形成具有第五互电容C5的电容器，导电过孔结构120与传导垫230的相对侧壁的部分形成具有第六互电容C6的电容器。如此一来，导电过孔结构110及120之间具有由第五互电容C5及第六互电容C6所组成的等效互电容Cg，互电容Cg是由第五互电容C5及第六互电容C6并联而成。参照等式(1)，通过传导垫230的设置，导电过孔结构110及120之间产生了具有互电容Cg的电容器，并且根据上文有等式(1)的叙述，导电过孔结构110及120之间产生了具有互电容Cg的电容器，提高了互电容Cm，因而减低远端串扰。
图2C是根据不同实施例的示例半导体结构202的布线路径的立体图。半导体结构202与半导体结构100、200、201在许多方面是相似的，因此这些相似的部分就不重复叙述。半导体结构202可视为半导体结构200及201的一种组合方式，其中半导体结构202包含导电过孔结构132位于导电过孔结构110及120之间，并在垂直方向上延伸。导电过孔结构132类似于导电过孔结构131，作为半导体结构202的串扰消除器的电容性结构，并未与过孔110及120电性相连，因此并未具有传输电力或信息的功能。导电过孔结构132包含了多个垂直段，每个垂直段之间设置传导垫，将每个垂直段在垂直方向连接起来，而导电过孔结构132的这些传导垫可以是过孔焊盘。例如，导电过孔结构131包含了传导垫230、130、135、136及138。
通过上文有关传导垫230以及导电过孔结构131的叙述，可以知道导电过孔结构导电过孔结构131中的传导垫230、130、135、136及138可与导电过孔结构110的传导垫112、114、115、116及118及导电过孔结构120的传导垫122、124、125、126及128作为半导体结构200的串扰消除器。参照等式(1)，通过导电过孔结构132的设置，导电过孔结构110及120之间至少产生了具有互电容Cf及Cg的电容器。因此，导电过孔结构132比起单独的传导垫130、230或单独的导电过孔结构131提供更高的互电容Cm，因而更能减低远端串扰。
图2D是根据不同实施例的示例半导体结构203的布线路径的立体图。半导体结构203与半导体结构100、200、201、202在许多方面是相似的，因此这些相似的部分就不重复叙述。半导体结构203包含传导垫133于导电过孔结构110及120之间，且在水平方向上延伸。传导垫133类似于传导垫130，作为半导体结构203的串扰消除器的电容性结构，并未与过孔110及120电性相连，因此并未具有传输电力或信息的功能。在一实施例中，传导垫133与传导垫130彼此分开，两者位于不同层且在垂直方向上投影交叠或重叠。在其他实施例中，传导垫133与传导垫130在垂直方向上可完全投影交叠、部分投影交叠或完全不投影交叠。传导垫133可与导电过孔结构110的传导垫116或导电过孔结构120的传导垫126位于同一层。
参照图2D，导电过孔结构110包含延伸部210，从一或多个传导垫中沿水平方向向外延伸。在一实施例中，延伸部210沿水平方向向导电过孔结构120延伸。延伸部210可包含连接部以及传导垫。举例而言，延伸部210在传导垫115所在的层设置连接部215以及传导垫225，并且在传导垫118所在的层设置连接部218以及传导垫228。连接部215、218以及传导垫225、228可由导电材料制成，例如铜、铝、金、银、钨、钛等导电金属或上述材料的合金。连接部215或218可具有片状、棒状或条状，从传导垫115或118一侧延伸出去，用以连接传导垫225或228。传导垫225或228从俯视观察，可具有圆形、椭圆形、近似圆形、多边形、或其他任意形状。
导电过孔结构110通过延伸部210，可增加垂直方向上除了传导垫112以外的暴露面积。例如传导垫225或228可视为导电过孔结构110从传导垫115或118向外延伸的传导垫。在一实施例中，传导垫225或228的面积与传导垫114、115、116或118基本上相同。传导垫130或133各自具有第一部分与传导垫225或228在垂直方向上投影交叠或重叠。
类似的情况，导电过孔结构120包含延伸部220，从一或多个传导垫中沿水平方向向外延伸。在一实施例中，延伸部220沿水平方向向导电过孔结构110延伸。延伸部220可包含连接部以及传导垫。举例而言，延伸部220在传导垫125所在的层设置连接部235以及传导垫245，并且在传导垫128所在的层设置连接部238以及传导垫248。连接部235或238以及传导垫245或248可由导电材料制成，例如铜、铝、金、银、钨、钛等导电金属或上述材料的合金。连接部235或238可具有片状、棒状或条状，从传导垫125或128一侧延伸出去，用以连接传导垫245或248。传导垫245或248从俯视观察，可具有圆形、椭圆形、近似圆形、多边形、或其他任意形状。
导电过孔结构120通过延伸部220，可增加垂直方向上除了传导垫122以外的暴露面积。例如传导垫245或248可视为导电过孔结构120从传导垫125或128向外延伸的传导垫。在一实施例中，传导垫245或248的面积与传导垫124、125、126或128基本上相同。传导垫130或133各自具有第二部分与传导垫245或248在垂直方向上投影交叠或重叠。
传导垫130、133、导电过孔结构110的传导垫225、228以及导电过孔结构120的传导垫245、248可作为半导体结构203的串扰消除器。传导垫130、133的各自表面具有第一部分与传导垫225、228在垂直方向上具有投影交叠区域或重叠区域，并具有第二部分与传导垫245、248在垂直方向上具有投影交叠区域或重叠区域。在此情况下，传导垫225、228的至少一者作为半导体结构203位于导电过孔结构110上的第一电容性结构，而传导垫245、248的至少一者作为半导体结构203位于导电过孔结构120上的第二电容性结构，传导垫130、133的至少一者作为半导体结构203的第三电容性结构，使得传导垫225、228的至少一者与传导垫130、133的至少一者的投影交叠区域或重叠区域形成具有第七互电容C7的电容器，传导垫245、248的至少一者与传导垫130、133的至少一者的投影交叠区域或重叠区域形成具有第八互电容C8的电容器。如此一来，导电过孔结构110及120之间具有由第七互电容C7及第八互电容C8所组成的等效互电容Ch，互电容Ch是由第七互电容C7及第八互电容C8并联而成。参照等式(1)，通过传导垫130、133以及传导垫225、228、245、248的设置，导电过孔结构110及120之间产生了具有互电容Ch的电容器，因而增加了等式(1)当中的互电容Cm，因而减低了远端串扰的大小。
由于一个电容器所产生电容的大小与电容器的导电板的面积大小成正比，因此当传导垫130或133与传导垫225、228、245、248的投影交叠区域或重叠区域越大，所产生的第七互电容C7或第八互电容C8也更大，针对导电过孔结构110及导电过孔结构120之间的远端串扰的消除效果也越好。导电过孔结构110或120在水平方向藉由延伸部210及220的区域适当增加垂直方向的面积，并且与单独形成的传导垫130、133形成互电容的电容性结构，可大幅增加第七互电容C7或第八互电容C8的电容器面积。如此一来，导电过孔结构110或120既能增加互电容的大小，又能控制传输电力或信号时的插入耗损(insertion loss)在合理范围，从而降低导电过孔结构110及120之间整体干扰与耗损的效应，而提升半导体结构203的传输效能。
图2E是根据不同实施例的示例半导体结构204的布线路径的立体图。半导体结构204与半导体结构100、200在许多方面是相似的，因此这些相似的部分就不重复叙述。半导体结构204与半导体结构100不同处主要在于半导体结构203当中，传导垫114作为第一电容性结构，位于传导垫112以及传导垫116之间，并且传导垫124作为第二电容性结构，位于传导垫122以及传导垫126之间。在一实施例中，传导垫114、124位于半导体结构203的衬底的顶层导电层M5、底层导电层M1和顶层导电层M5之间的任一导电层。在一实施例中，传导垫114的面积是导电过孔结构110的所有传导垫中最大的，或比导电过孔结构110的其他传导垫面积还大，并且传导垫124的面积是导电过孔结构120的所有传导垫中最大的，或比导电过孔结构120其他的传导垫面积还大。
传导垫134设置于导电过孔结构110及120之间，且在水平方向上延伸。传导垫134位于传导垫112或122所在的导电层M1中。传导垫134与导电过孔结构110或120透过半导体结构203的绝缘材料彼此分开，也彼此绝缘。与传导垫130或类似，传导垫134作为半导体结构203的串扰消除器的电容性结构，并未与过孔110及120电性相连，因此并非传输路径的一部分也不具有传输电力或信息的功能。
在一实施例中，传导垫114、124以及134可作为半导体结构203的串扰消除器。传导垫134的表面具有第一部分与传导垫114在垂直方向上具有投影交叠区域重叠区域，并具有第二部分与传导垫124在垂直方向上具有投影交叠区域或重叠区域。在此情况下，传导垫114作为半导体结构203位于导电过孔结构110上的第一电容性结构，而传导垫124作为半导体结构203位于导电过孔结构120上的第二电容性结构，传导垫134作为半导体结构203的第三电容性结构，使得传导垫114与传导垫134的投影交叠区域e重叠区域在传输电信号时形成具有第九互电容C9的电容器，传导垫124与传导垫134的投影交叠区域重叠区域在传输电信号时形成具有第十互电容C的电容器。上述产生第九互电容C9或第十互电容C10的电容器是由传导垫114或124作为电容器的第一导电板，而由传导垫134作为电容器的第二导电板，并且以传导垫114、124与传导垫134之间的绝缘材料作为电容器的介电层，使得电容器在第一导电板及第二导电板之间所形成的电场中储存能量。如此一来，导电过孔结构110及120之间具有由第九互电容C9及第十互电容C10所组成的等效互电容Ci，互电容Ci是由第九互电容C9及第十互电容C10并联而成。参照等式(1)，通过传导垫134的设置，导电过孔结构110及120之间产生了具有互电容Ci的电容器，因而增加了等式(1)当中的互电容Cm，因而减低了远端串扰的大小。
在一实施例中，传导垫134、导电过孔结构110的传导垫112及导电过孔结构120的传导垫122作为半导体结构203的串扰消除器。在一实施例中，传导垫134与导电过孔结构110的传导垫112及导电过孔结构120的传导垫122在垂直方向上不投影交叠。传导垫134的侧壁具有第一部分与对应的传导垫112的侧壁相对，并具有第二部分与对应的传导垫122的侧壁相对。换句话说，传导垫134的侧壁的第一部分与对应的传导垫112的侧壁在水平方向上对齐，并且传导垫134的侧壁的第二部分与对应的传导垫122的侧壁在水平方向上对齐。在此情况下，传导垫112作为半导体结构203位于导电过孔结构110上的第一电容性结构，而传导垫122作为半导体结构201位于导电过孔结构120上的第二电容性结构，传导垫作为半导体结构203的第三电容性结构，使得导电过孔结构110与传导垫34的相对侧壁的部分形成具有第十一互电容C11的电容器，导电过孔结构120与传导垫134的相对侧壁的部分形成具有第十二互电容C12的电容器。如此一来，导电过孔结构110及120之间具有由第十一互电容C11及第十二互电容C所组成的等效互电容Cj，互电容Cj是由第十一互电容C11及第十二互电容Ce并联而成。参照等式(1)，通过传导垫134的设置，导电过孔结构110及120之间产生了具有互电容Cj的电容器，并且根据上文有等式(1)的叙述，导电过孔结构110及120之间产生了具有互电容Cj的电容器，提高了互电容Cm，因而减低远端串扰。
图3A是根据一个实施例的示例电子装置300的截面图。电子装置300作为一集成系统，用于将显示上文图1A及1B及2A-2D中所叙述的导电过孔结构实现在一个装置、系统或封装的不同位置，例如衬底、插槽、印刷电路板、裸片或者芯片的信号传输路径或电力传输路径的布线中。
电子装置300包括印刷电路板310以及封装结构320。印刷电路板310与封装结构320通过连接件302电性连接，其中连接件302可以是导电凸块、传导垫、互连结构、或是引脚插座，例如球型格状阵列(BGA)、针型格状阵列(PGA)或块型格状阵列(LGA)。封装结构320包含衬底330以及芯片340，通过连接件304以及衬底330的信号传输路径或电力传输路径将芯片340与印刷电路板310电连接。芯片340可以是裸片或另一种封装。在一实施例中，连接件304可以是导电凸块、传导垫或互连结构，或是引脚插座，例如球型格状阵列、针型格状阵列或块型格状阵列。在一实施例中，电子装置300还包括模封材料350将芯片340及连接件304进行模封。
在一实施例中，衬底330具有多层结构，例如包含了第一堆叠层332、核心层334以及第二堆叠层336而形成多层的传输结构。在一实施例中，第一堆叠层332或第二堆叠层336是由多个绝缘层或导电层彼此交错堆叠而成。在一实施例中，核心层334具有一或多个贯穿过孔352、354电连接第一堆叠层332及第二堆叠层336。衬底330是用于形成连接件302及连接件304之间的信号或电力的传输路径，并且可通过一或多个沿垂直方向延伸的导电过孔结构加以实现。例如第一堆叠层332包含导电过孔结构342以及导电过孔结构344，第二堆叠层336包含导电过孔结构362以及导电过孔结构364。导电过孔结构342以及导电过孔结构362通过核心层334的贯穿过孔352电连接，而导电过孔结构344以及导电过孔结构364通过核心层334的贯穿过孔354电连接。
在一实施例中，第一堆叠层332还设置电容性结构346，用以与导电过孔结构342及344产生互电容，进而减低或消除导电过孔结构342及导电过孔结构344之间的远端串扰。电容性结构346可以由图1A-1B的传导垫130或图2A-2D的传导垫230、传导垫133、导电过孔结构131、132实现。第一堆叠层332可通过图1A-1B或图2A-2D的串扰消除器设计而使电容性结构346与导电过孔结构342及344产生互电容，进而减低或消除导电过孔结构342及导电过孔结构344之间的远端串扰。此外，虽然图3A未示出，第一堆叠层332的导电过孔结构342及344仍可参照图2D的导电过孔结构110、120而实现延伸部210、220以与电容性结构346产生互电容，进而减低或消除导电过孔结构342及导电过孔结构344之间的远端串扰。
在一实施例中，第二堆叠层336还设置电容性结构366，用以与导电过孔结构362及364产生互电容，进而减低或消除导电过孔结构362及导电过孔结构364之间的远端串扰。电容性结构366可以由图1A-1B的传导垫130或图2A-2D的传导垫230、传导垫133、导电过孔结构131、132实现。第二堆叠层336可通过图1A-1B或图2A-2D的串扰消除器设计而使电容性结构366与导电过孔结构362及364产生互电容，进而减低或消除导电过孔结构362及导电过孔结构364之间的远端串扰。此外，虽然图3A未示出，第二堆叠层336的导电过孔结构362及364仍可参照图2D的导电过孔结构110、120而实现延伸部210、220以与电容性结构366产生互电容，进而减低或消除导电过孔结构362及导电过孔结构364之间的远端串扰。
图3A所示出的电子装置300的电容性结构346及366仅作为例示的串扰消除器。电子装置300可视需要在可能产生远端串扰的多个导电过孔结构之间，设置一或多个作为串绕消除器的传导垫或导电过孔结构，与原有的导电过孔结构分开并绝缘，并与原有的导电过孔结构产生互电容，进而消除或减低相邻或相近的导电过孔结构的远端串扰。
图3B是电子装置300的印刷电路板310的放大截面图。印刷电路板310在面向衬底320的表面附近设置导电过孔结构402及404电连接到对应的连接件302。导电过孔结构402及404是用于通过衬底320及连接件302将芯片340电连接到印刷电路板310中的部件。导电过孔结构402及404可以是信号的传输路径也可以是电力的传输路径。印刷电路板310中还设置电容式结构406，与导电过孔结构402、404绝缘，并与导电过孔结构402、404绝缘形成互电容。电容性结构406可以由图1A-1B的传导垫130、图2A-2D的传导垫230、传导垫133或导电过孔结构131、132实现。导电过孔结构402可通过图1A-1B或图2A-2D的串扰消除器设计而使电容性结构406与导电过孔结构402及404产生互电容，进而减低或消除导电过孔结构402及导电过孔结构404之间的远端串扰。此外，虽然图3A未示出，导电过孔结构402及404仍可参照图2D的导电过孔结构110、120而实现延伸部210、220以与电容性结构406产生互电容，进而减低或消除导电过孔结构402及导电过孔结构404之间的远端串扰。
图4是根据一个实施例的示例串扰消除方法400的流程图。在一实施例中，方法400在使用例如前述附图中所示的电子装置或半导体结构时执行。本申请的实施方式不限于图4所示的特定方法，可通过其他实施例添加、省略、重新布置或修改一个或多个步骤。
在步骤410时，所述电子装置或半导体结构在至少两个以上的多个导电过孔结构中传输电信号，例如在第一导电过孔结构及第二导电过孔结构中传输电信号。所述电信号可以包括信息信号或时钟信号。所述电信号可以是数字信号也可以是模拟信号。
在一实施例中，步骤410通过图1A-1B、图2A-2D或图3A-3B的导电过孔结构传输电信号。所述多个导电过孔结构彼此相邻，因此可能会产生相邻导电过孔结构之间的串扰，例如远端串扰。
在步骤420时，在传输电讯号期间，做为串扰消除器的第一导电过孔结构的第一电容性结构和所述半导体结构的第三电容性结构通过产生第一互电容在电场中存储能量，并且做为串扰消除器的第二导电过孔结构的第二电容性结构和所述半导体结构的所述第三电容性结构也通过产生第二互电容在电场中存储能量。例如，在图1A-1B中，半导体结构100包含作为串扰消除器的导电过孔结构110的第一电容性结构112以及作为串扰消除器的导电过孔结构120的第二电容性结构122，以及作为串扰消除器的第三电容性结构130。第一电容性结构112与第三电容性结构130之间产生第一互电容，并且第二电容性结构122与第三电容性结构130之间产生第二互电容。结果，导电过孔结构110及120通过所述第一互电容及所述第二互电容所组成的互电容，减少或消除远端串扰。
在上述的实施例中，方法400的步骤410和步骤420在叙述时是依序进行的，然而，应当理解的是，在一实施例中，在步骤410和步骤420在所述半导体结构中基本上是同时发生。
前文概述若干实施例的结构，使得所属领域的技术人员可更好理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实行本文中介绍的实施例的相同目的及/或实现相同优点的其它制造过程及结构的基础。所属领域的技术人员还应认识到，此类等效构造不脱离本揭露的精神及范围，且其可在不脱离本揭露的精神及范围的情况下在本文中进行各种改变、替换及更改。

Claims (20)

1.一种半导体结构，其特征在于包括：
衬底，具有多个导电层及多个绝缘层沿着所述衬底的垂直方向交错堆叠；
第一导电过孔结构，从所述多个导电层的顶层导电层延伸到所述多个导电层的底层导电层，并包括第一电容性结构，所述第一电容性结构在所述多个导电层的第一导电层中延伸；
第二导电过孔结构，从所述顶层导电层延伸到所述底层导电层，并包括第二电容性结构，所述第二电容性结构在所述第一导电层中延伸；以及
第三电容性结构，在所述多个导电层的所述第一导电层或第二导电层中延伸，所述第三电容性结构与所述第一电容性结构形成第一互电容，并与所述第二电容性结构形成第二互电容。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一电容性结构与所述第二电容性结构在所述垂直方向上不投影交叠。
3.根据权利要求1所述的半导体结构，其特征在于，所述第三电容性结构与所述第一电容性结构与及第二电容性结构在所述垂直方向上投影交叠。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层位于所述底层导电层。
5.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层位于所述顶层导电层或所述顶层导电层与所述底层导电层之间的一导电层。
6.根据权利要求1所述的半导体结构，其特征在于，所述第三电容性结构包括第一传导垫，与所述第一电容性结构及所述第二电容性结构位于同一导电层。
7.根据权利要求6所述的半导体结构，其特征在于，所述第一电容性结构包括第二传导垫，所述第一导电过孔结构进一步包括第三传导垫，位于所述多个导电层的第三导电层，所述第二传导垫的面积大于所述第三传导垫的面积。
8.根据权利要求7所述的半导体结构，其特征在于，所述第一导电过孔结构进一步包括第四传导垫，位于所述第三导电层，所述第三传导垫与所述第四传导垫通过连接部相连，其中所述第三电容性结构与所述第四传导垫形成第三互电容。
9.根据权利要求8所述的半导体结构，其特征在于，所述第二导电过孔结构进一步包括第五传导垫，位于所述第三导电层，其中所述第三电容性结构与所述第五传导垫形成第四互电容。
10.根据权利要求9所述的半导体结构，其特征在于，所述第四传导垫与所述第五传导垫在所述垂直方向上不投影交叠。
11.根据权利要求1所述的半导体结构，其特征在于，所述第三电容性结构与所述第一电容性结构或所述第二电容性结构在所述垂直方向上不投影交叠。
12.根据权利要求1所述的半导体结构，其特征在于，进一步包括第三导电过孔结构，与所述第一导电过孔结构及所述第二导电过孔结构分开，并从所述第二导电层延伸到所述多个导电层中的第四导电层，其中所述第三电容性结构被包括在所述第三导电过孔结构中。
13.根据权利要求1所述的半导体结构，其特征在于，进一步包括第四电容性结构，所述第三电容性结构与所述第四电容性结构位于所述多个导电层的不同层，所述第四电容性结构与所述第一导电过孔结构形成第五互电容，并与所述第二导电过孔结构形成第六互电容。
14.根据权利要求13所述的半导体结构，其特征在于，所述第三电容性结构与所述第四电容性结构电性绝缘。
15.根据权利要求13所述的半导体结构，其特征在于，所述第三电容性结构与第四电容性结构在所述垂直方向上投影交叠、部分投影交叠或不投影交叠。
16.根据权利要求13所述的半导体结构，其特征在于，所述第一过孔结构包括第六传导垫，所述第四电容性结构与所述第六传导垫位于所述多个导电层中的同一导电层，其中所述第四电容性结构与所述第六传导垫形成第七互电容。
17.一种电子装置，其特征在于包括：
根据权利要求1-16所述的半导体结构印刷电路板位于所述半导体结构的第一侧，且靠近所述半导体结构的所述底层导电层；
连接件，位于所述印刷电路板以及所述半导体结构之间；以及
芯片，位于所述半导体结构与所述第一侧相对的第二侧，且靠近所述半导体结构的所述顶层导电层其中所述印刷电路板通过所述连接件以及所述半导体结构的第一导电过孔结构及所述第二导电过孔结构电性连接至所述芯片。
18.一种消除串扰的方法，其特征在于包括：
在半导体结构的第一导电过孔结构中及第二导电过孔结构中传送电信号，所述第一导电过孔结构包括第一电容性结构，所述第二导电过孔结构包括第二电容性结构，所述半导体结构进一步包括第三电容性结构，与所述第一导电过孔结构及所述第二导电过孔结构分开；以及
在所述第一导电过孔结构及所述第二导电过孔结构中传送所述电信号的期间，通过在所述第一电容性结构与第三电容性结构之间的第一互电容以及在所述第二电容性结构与所述第三电容性结构之间的第二互电容在电场中储存能量。
19.根据权利要求18所述的方法，其特征在于，所述第一电容性结构与所述第二电容性结构在垂直方向上延伸，所述第一电容性结构与所述第二电容性结构在所述垂直方向上不投影交叠，所述第三电容性结构具有第一部分与所述第一电容性结构在所述垂直方向上投影交叠，所述第三电容性结构并具有第二部分与所述第二电容性结构在所述垂直方向上投影交叠。
20.根据权利要求18所述的方法，其特征在于，所述第一导电过孔结构的所述第一电容性结构或所述第二导电过孔结构的所述第二电容性结构包括传导垫，位于所述半导体结构的多个导电层中的顶层导电层或底层导电层。
CN202210245727.0A 2022-03-11 2022-03-11 用于改善远端串扰的导电过孔结构 Pending CN114628356A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210245727.0A CN114628356A (zh) 2022-03-11 2022-03-11 用于改善远端串扰的导电过孔结构
US17/819,422 US20230290723A1 (en) 2022-03-11 2022-08-12 Conductive via structures for far-end crosstalk cancellation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210245727.0A CN114628356A (zh) 2022-03-11 2022-03-11 用于改善远端串扰的导电过孔结构

Publications (1)

Publication Number Publication Date
CN114628356A true CN114628356A (zh) 2022-06-14

Family

ID=81901507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210245727.0A Pending CN114628356A (zh) 2022-03-11 2022-03-11 用于改善远端串扰的导电过孔结构

Country Status (2)

Country Link
US (1) US20230290723A1 (zh)
CN (1) CN114628356A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682800B (zh) * 2023-06-08 2024-02-23 合芯科技有限公司 一种导体结构、半导体封装结构及电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682800B (zh) * 2023-06-08 2024-02-23 合芯科技有限公司 一种导体结构、半导体封装结构及电路板

Also Published As

Publication number Publication date
US20230290723A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
CN209929298U (zh) 芯片封装
US7924131B2 (en) Electrical component having an inductor and a method of formation
TW541670B (en) Semiconductor device
US7227247B2 (en) IC package with signal land pads
US7230332B2 (en) Chip package with embedded component
US7531751B2 (en) Method and system for an improved package substrate for use with a semiconductor package
US9445492B2 (en) Printed circuit board
US9425149B1 (en) Integrated circuit package routing with reduced crosstalk
CN109087905B (zh) 半导体封装装置及其半导体配线基板
US7350292B2 (en) Method for affecting impedance of an electrical apparatus
US11810850B2 (en) Signal routing in integrated circuit packaging
TWI393155B (zh) 電容器裝置與電路
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
US20080116541A1 (en) Structure for integrating an rf shield structure in a carrier substrate
CN114628356A (zh) 用于改善远端串扰的导电过孔结构
TW201508879A (zh) 線路基板、半導體封裝結構及線路基板製程
US20100244274A1 (en) Wiring board
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
US8385084B2 (en) Shielding structures for signal paths in electronic devices
TW201631727A (zh) 用於電子封裝體之電氣互連件
CN108878399B (zh) 电子装置及其制造方法
JPH08148876A (ja) 誘導相殺コンデンサ搭載装置
KR101392888B1 (ko) ３차원 반도체의 전원전압 공급 장치
US20210035918A1 (en) Semiconductor structure and fabrication method thereof
KR20120040591A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination