KR20110006525A - 전자소자 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

전자소자 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110006525A
KR20110006525A KR1020090064200A KR20090064200A KR20110006525A KR 20110006525 A KR20110006525 A KR 20110006525A KR 1020090064200 A KR1020090064200 A KR 1020090064200A KR 20090064200 A KR20090064200 A KR 20090064200A KR 20110006525 A KR20110006525 A KR 20110006525A
Authority
KR
South Korea
Prior art keywords
core substrate
printed circuit
circuit board
cavity
electronic device
Prior art date
Application number
KR1020090064200A
Other languages
English (en)
Inventor
이상철
정율교
이두환
백상진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090064200A priority Critical patent/KR20110006525A/ko
Publication of KR20110006525A publication Critical patent/KR20110006525A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자소자 내장형 인쇄회로기판 및 그 제조방법이 개시된다. 캐비티에 의해 관통되는 코어기판; 상기 캐비티에 병렬적으로 실장되는 복수의 전자소자; 코어기판의 양면에 적층되며, 표면에 회로패턴이 형성되는 절연층; 및 상기 회로패턴과 상기 복수의 전자소자를 각각 전기적으로 연결하는 복수의 비아를 포함하는 전자소자 내장형 인쇄회로기판은, 전자소자가 내장되는 인쇄회로기판의 고밀도화를 구현할 수 있으며, 코어기판 내 캐비티 가공에 필요한 시간 및 비용을 절감할 수 있다.
전자소자, 인쇄회로기판, 캐비티

Description

전자소자 내장형 인쇄회로기판 및 그 제조방법{printed circuit board having an electro-component and manufacturing method thereof}
본 발명은 전자소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자부품의 고기능화, 소형화 요구가 점차 늘어나는 추세이며, 특히 개인 휴대단말기의 경박단소화를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있다.
이에 기존의 소자실장 방식과 다른 방식의 소자 실장방식이 대두되고 있는데 IC와 같은 능동부품(Active devices) 또는 MLCC형태의 커패시터 등 수동부품(Passive devices)을　인쇄회로기판의 내부에 실장하여 부품의 고밀도화 및 신뢰성　향상　또는 이러한 유기적인 결합을 통한 패키지 자체의 성능향상 등을 추구하는 임베디드　인쇄회로기판이 바로 그것이다.
임베디드 인쇄회로기판은 이미 제작된 코어기판에 전자소자를 삽입하기 위한 개구부(캐비티)를 형성, 해당 위치에 전자소자를 내장한 뒤 절연재료를 내장부품과 코어기판 사이에 채움으로써 내장된 부품을 고정하는 구조를 기본으로 한다.
이러한 종래기술에 따르면, 도 1에 도시된 바와 같이 일반적으로 상하에 절연층(4)이 적층되는 코어기판(1)에 형성된 캐비티(2, 3) 내에 각각 하나의 부품(6, 7)을 삽입하게 되는데, 인접하는 내장부품(6, 7) 간의 최소거리가 캐비티(2, 3)를 형성하고 및 유지하기 위한 캐비티댐(5)로 인해 인접한 내장부품 간 최소거리는 캐비티댐(5)의 폭 이상이 된다. 즉, 인접한 부품(6, 7) 간의 간격이 캐비티댐(5)에 의해 필연적으로 소정 거리 이상으로 제한될 수밖에 없는 것이다.
본 발명은 전자소자가 내장되는 인쇄회로기판의 고밀도화를 구현할 수 있으며, 코어기판 내 캐비티 가공에 필요한 시간 및 비용을 절감할 수 있는 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 캐비티에 의해 관통되는 코어기판; 상기 캐비티에 병렬적으로 실장되는 복수의 전자소자; 코어기판의 양면에 적층되며, 표면에 회로패턴이 형성되는 절연층; 및 상기 회로패턴과 상기 복수의 전자소자를 각각 전기적으로 연결하는 복수의 비아를 포함하는 전자소자 내장형 인쇄회로기판이 제공된다.
상기 복수의 전자소자 중 일부는 페이스 업(face-up) 방식으로 실장되고, 나 머지는 페이스다운(face-down) 방식으로 실장될 수 있다.
상기 복수의 전자소자 중 일부는 능동소자이고, 나머지는 수동소자일 수 있으며, 이 때, 상기 능동소자에는 TSV(Through Silicone Via)가 마련되어, 상기 코어기판의 상하층과 동시에 접속될 수도 있다.
또한, 상기 수동소자의 전극 중 일부는 상기 코어기판의 상층과 접속되고, 나머지는 상기 코어기판의 하층과 접속될 수도 있다.
본 발명의 다른 측면에 따르면, 캐비티에 의해 관통되는 코어기판을 제공하는 단계; 상기 코어기판의 하면에 상기 캐비티를 커버하도록 접착층을 부착하는 단계; 상기 캐비티에 상응하는 상기 접착층의 상면에 복수의 전자소자를 병렬적으로 배치하는 단계; 상기 코어기판의 상면에 제1 절연층을 적층하는 단계; 상기 접착층을 제거하는 단계; 상기 코어기판의 하면에 제2 절연층을 적층하는 단계; 상기 제1 절연층 및 상기 제2 절연층의 표면에 각각 회로패턴을 형성하는 단계; 및 상기 회로패턴과 상기 복수의 전자소자를 각각 전기적으로 연결하는 복수의 비아를 형성하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법이 제공된다.
상기 복수의 전자소자 중 일부는 페이스 업(face-up) 방식으로 실장되고, 나머지는 페이스다운(face-down) 방식으로 실장될 수 있다.
상기 복수의 전자소자 중 일부는 능동소자이고, 나머지는 수동소자일 수 있으며, 이 때, 상기 능동소자에는 TSV(Through Silicone Via)가 마련되어, 상기 코어기판의 상하층과 동시에 접속될 수도 있다.
또한, 상기 수동소자의 전극 중 일부는 상기 코어기판의 상층과 접속되고, 나머지는 상기 코어기판의 하층과 접속될 수도 있다.
본 발명의 바람직한 실시예에 따르면, 전자소자가 내장되는 인쇄회로기판의 고밀도화를 구현할 수 있으며, 코어기판 내 캐비티 가공에 필요한 시간 및 비용을 절감할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 본 발명에 따른 ~의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 실시예에 따른 전자소자 내장형 인쇄회로기판은 코어기판에 형성되는 하나의 캐비티 내에 2개 이상의 전자소자가 병렬적으로 내장된다. 이러한 구조를 통하여, 하나의 캐비티에 하나의 전자소자만을 내장하던 종래기술과 비교하여 캐비티 댐이 형성되지 않을 수 있어, 전자소자 간의 피치를 줄여 고밀도의 전자소자 내장형 인쇄회로기판을 구현할 수 있게 된다.
이를 위하여, 본 실시예에 따른 전자소자 내장형 인쇄회로기판은, 도 2에 도시된 바와 같이, 캐비티에 의해 관통되는 코어기판; 상기 캐비티에 병렬적으로 실장되는 복수의 전자소자; 코어기판의 양면에 적층되며, 표면에 회로패턴이 형성되는 절연층; 및 상기 회로패턴과 상기 복수의 전자소자를 각각 전기적으로 연결하는 복수의 비아를 포함한다.
도 2에서 확인할 수 있는 바와 같이, 본 실시예에 따른 전자소자 내장형 인쇄회로기판은 하나의 캐비티(12) 내에 2개 이상의 전자소자(30, 40)가 동시에 병렬적으로 내장되므로, 도 1에 도시된 바와 같은 캐비티댐(도 1의 5)이 형성되지 않을 수 있어, 전자소자(30, 40)의 내장 밀도를 향상시킬 수 있게 된다.
이와 같이 하나의 캐비티(12)에 2 이상의 전자소자가 내장되는 경우, 설계의 최적화를 위해 능동소자(30)와 수동소자(40)를 하나의 캐비티(12)에 동시에 내장할 수도 있다. 도 2에는 하나의 능동소자(30)와 하나의 수동소자(40)가 동시에 내장된 모습이 도시되어 있으나, 반드시 이에 한정되는 것은 아니며, 능동소자(30)와 수동소자(40) 모두 각각 복수 개씩 내장될 수도 있다.
설계 상으로 필요한 경우에, 도 3에 도시된 바와 같이 전자소자(30-1, 40)의 두께를 달리하는 구조를 적용할 수도 있으며, 도 4에 도시된 바와 같이, 모든 전자소자(30-2, 40)를 페이스다운(face-down) 방식으로 내장할 수도 있다. 여기서 페이스다운 방식이란 전자소자에 형성된 전극(32, 42)이 하면을 향하도록 실장하는 것 을 의미한다. 다만 도 3에 도시된 수동소자(40)의 경우 전극(42)이 상하면 모든 방향을 향하므로, 하면 방향으로 전기적 접속을 구현하는 경우가 페이스다운 방식에 해당한다.
한편, 도 5에 도시된 바와 같이, 복수의 전자소자 중 일부는 페이스 업(face-up) 방식으로 실장되고, 나머지는 페이스다운(face-down) 방식으로 실장될 수도 있다. 도 5에는 능동소자(30)가 페이스업 방식으로 실장되고, 수동소자(40)가 페이스다운 방식으로 실장된 모습이 도시되어 있으나, 양자의 실장 방식이 서로 바뀔 수도 있음은 물론이다.
이와 같이 전자소자(30, 40) 간 실장방향을 서로 다르게 하면, 코어기판(10)의 상측과 하측 양방향 모두를 활용할 수 있게 되어, 인쇄회로기판의 설계 자유도를 향상시킬 수 있게 되는 장점이 있다.
이 외에도, 도 6에 도시된 바와 같이, 수동소자(40)의 전극(42) 중 일부는 상측 비아(17b)를 통해 코어기판(10)의 상층과 접속되고, 나머지는 하측 비아(17a)를 통해 코어기판(10)의 하층과 접속되도록 할 수도 있다. 이러한 구조 역시 코어기판(10)의 상측과 하측 양방향 모두를 활용할 수 있게 되어, 인쇄회로기판의 설계 자유도를 향상시킬 수 있게 되는 장점이 있다.
뿐만 아니라, 도 7에 도시된 바와 같이, 능동소자(30-3)에 TSV(34, Through Silicone Via)가 마련되어, 능동소자(30-3)가 코어기판(10)의 상하층과 동시에 접속될 수도 있다. 이러한 구조의 경우, TSV에 의해 능동소자(30-3)의 상하 간의 신호전달 경로가 최소화될 수 있어, 신호가 굴절되는 지점, 즉 불연속 지점이 최소화 될 수 있게 되며, 그 결과 고속신호의 전달에 유리한 효과를 나타낼 수 있게 된다.
또한, 수동소자(40)와 비아(17)를 통해 접속하는 패턴의 상면에 표면처리층(22)이 형성되고, 그 위에 또 다른 전자소자(50)가 솔더범프(52)를 통해 직접 실장될 수도 있다.
이상에서는 본 발명의 일 측면에 따른 전자소자 내장형 인쇄회로기판의 구조에 대해 설명하였으며, 이하에서는 본 발명의 다른 측면에 따른 전자소자 내장형 인쇄회로기판의 제조방법에 대해 설명하도록 한다.
먼저, 캐비티(12)에 의해 관통되는 코어기판(10)을 제공한다(S110). 이를 위해 내층회로가 형성된 코어기판(10)에 복수 개의 전자소자가 병렬적으로 내장될 수 있도록 캐비티(12)를 천공한다. 캐비티(12)를 형성하기 위하여 기계적 드릴 또는 레이저 드릴과 같은 방법을 이용할 수 있다. 이와 같이 캐비티(12)를 직접 형성할 수도 있으나, 미리 캐비티(12)가 형성된 코어기판(10)을 활용할 수도 있음은 물론이다.
그리고 나서, 코어기판(10)의 하면에 캐비티(12)를 커버하도록 접착층(60)을 부착한 다음(S120), 캐비티(12)에 상응하는 접착층(60)의 상면에 복수의 전자소자들 (30, 40)을 병렬적으로 배치한다(S130). 접착층(60)으로는 테이프 등을 이용할 수 있으며, 이러한 접착층(60)은 전자소자들(30, 40)을 내장하고 그 위치를 고정시키기 위해 임시적으로 사용되는 자재이다.
이 후, 코어기판(10)의 상면에 제1 절연층(18)을 적층하고(S140), 전자소자 들의 위치를 고정하기 위해 코어기판(10)에 임시적으로 부착했던 접착층(60)을 제거한다(S150). 접착층(60)을 제거한 다음, 그 표면을 매끄럽게 하기 위해 클리닝 작업을 수행할 수도 있다.
그리고 나서, 코어기판(10)의 하면에도 제2 절연층(18)을 적층한다(S160). 여기서 제1 절연층과 제2 절연층은 그 적층 순서 및 적층 위치를 구별하기 위한 표현에 불과하며, 그 재질이나 이용되는 자재 등은 완전히 동일한 것일 수도 있다. 제2 절연층은 인쇄회로기판의 휨이 가급적 발생하지 않도록 하기 위해, 앞서 적층된 제1 절연층과 동일한 두께로 적층될 수도 있다.
이 후, 절연층(18)의 표면에 각각 회로패턴(19)을 형성하고(S170), 비아(17)를 형성하여 회로패턴(19)과 복수의 전자소자들(30, 40)를 각각 전기적으로 연결한다(S180). 도면 상으로는 회로패턴(19)이 형성된 후 비아(17)가 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니며, 하나의 공정 안에서 회로패턴(19)과 비아(17)가 동시에 형성될 수도 있음은 물론이다.
이렇게 회로패턴(19)을 형성한 다음, 그 표면에 솔더 레지스트(20)를 형성하여 회로패턴(19)을 보호할 수도 있고, 다층 구조를 구현하기 위하여 추가적인 레이업 공정을 수행할 수도 있다.
이상에서 본 발명의 다른 측면에 따른 전자소자 내장형 인쇄회로기판 제조방법에 대해 도 9 내지 도 14를 참조하여 설명하였다. 이상의 설명에서는 도 2에 도시된 구조를 갖는 전자소자 내장형 인쇄회로기판을 제조하는 방법을 기준으로 설명 을 진행하였으나, 도 3 내지 도 7에 도시된 구조를 갖는 전자소자 내장형 인쇄회로기판을 제조함에 있어도 전술한 방법이 적용될 수 있음은 물론이다. 즉, 캐비티(12) 내에 복수의 전자소자들(30, 40)을 실장하는 공정에서, 각 전자소자들(30, 40)의 실장 방식을 변경함으로써, 도 3 내지 도 7에 도시된 구조를 갖는 전자소자 내장형 인쇄회로기판 역시 제조할 수 있는 것이다. 각각의 구조에 대한 설명은 전술한 바와 같으므로, 이들에 대한 구체적인 설명은 생략하도록 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 종래기술에 따른 전자소자 내장형 인쇄회로기판을 나타내는 단면도.
도 2 내지 도 7은 본 발명의 여러 실시예들에 따른 전자소자 내장형 인쇄회로기판을 나타내는 단면도.
도 8은 본 발명의 다른 측면에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도.
도 9 내지 도 14는 본 발명의 다른 측면에 따른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
10: 코어기판 12: 캐비티
30: 능동소자 40: 수동소자

Claims (10)

  1. 캐비티에 의해 관통되는 코어기판;
    상기 캐비티에 병렬적으로 실장되는 복수의 전자소자;
    코어기판의 양면에 적층되며, 표면에 회로패턴이 형성되는 절연층; 및
    상기 회로패턴과 상기 복수의 전자소자를 각각 전기적으로 연결하는 복수의 비아를 포함하는 전자소자 내장형 인쇄회로기판.
  2. 제1항에 있어서,
    상기 복수의 전자소자 중 일부는 페이스 업(face-up) 방식으로 실장되고, 나머지는 페이스다운(face-down) 방식으로 실장되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
  3. 제1항에 있어서,
    상기 복수의 전자소자 중 일부는 능동소자이고, 나머지는 수동소자인 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
  4. 제3항에 있어서,
    상기 능동소자에는 TSV(Through Silicone Via)가 마련되어, 상기 코어기판의 상하층과 동시에 접속되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
  5. 제3항에 있어서,
    상기 수동소자의 전극 중 일부는 상기 코어기판의 상층과 접속되고, 나머지는 상기 코어기판의 하층과 접속되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
  6. 캐비티에 의해 관통되는 코어기판을 제공하는 단계;
    상기 코어기판의 하면에 상기 캐비티를 커버하도록 접착층을 부착하는 단계;
    상기 캐비티에 상응하는 상기 접착층의 상면에 복수의 전자소자를 병렬적으로 배치하는 단계;
    상기 코어기판의 상면에 제1 절연층을 적층하는 단계;
    상기 접착층을 제거하는 단계;
    상기 코어기판의 하면에 제2 절연층을 적층하는 단계;
    상기 제1 절연층 및 상기 제2 절연층의 표면에 각각 회로패턴을 형성하는 단계; 및
    상기 회로패턴과 상기 복수의 전자소자를 각각 전기적으로 연결하는 복수의 비아를 형성하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 복수의 전자소자 중 일부는 페이스 업(face-up) 방식으로 실장되고, 나머지는 페이스다운(face-down) 방식으로 실장되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
  8. 제6항에 있어서,
    상기 복수의 전자소자 중 일부는 능동소자이고, 나머지는 수동소자인 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 능동소자에는 TSV(Through Silicone Via)가 마련되어, 상기 코어기판의 상하층과 동시에 접속되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
  10. 제8항에 있어서,
    상기 수동소자의 전극 중 일부는 상기 코어기판의 상층과 접속되고, 나머지는 상기 코어기판의 하층과 접속되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
KR1020090064200A 2009-07-14 2009-07-14 전자소자 내장형 인쇄회로기판 및 그 제조방법 KR20110006525A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090064200A KR20110006525A (ko) 2009-07-14 2009-07-14 전자소자 내장형 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090064200A KR20110006525A (ko) 2009-07-14 2009-07-14 전자소자 내장형 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110006525A true KR20110006525A (ko) 2011-01-20

Family

ID=43613355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090064200A KR20110006525A (ko) 2009-07-14 2009-07-14 전자소자 내장형 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110006525A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013133560A1 (en) * 2012-03-07 2013-09-12 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
KR101483825B1 (ko) * 2012-12-04 2015-01-16 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR20160066338A (ko) * 2014-12-02 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9386702B2 (en) 2012-12-14 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method of manufacturing electronic component embedded substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013133560A1 (en) * 2012-03-07 2013-09-12 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
US9661759B2 (en) 2012-03-07 2017-05-23 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
KR101483825B1 (ko) * 2012-12-04 2015-01-16 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9386702B2 (en) 2012-12-14 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
KR20160066338A (ko) * 2014-12-02 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR102666151B1 (ko) 반도체 패키지
JP5222509B2 (ja) 半導体装置
KR101084252B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20110054348A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
US7652347B2 (en) Semiconductor package having embedded passive elements and method for manufacturing the same
KR100934269B1 (ko) 반도체 및 전자 서브-시스템 패키징을 위한 칩 캐리어 기판및 인쇄 회로 기판 상의 강체 웨이브 패턴 설계
US8022524B2 (en) Semiconductor device
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR20230151963A (ko) 패키지기판 및 그 제조 방법
US8582314B2 (en) Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
KR20100082551A (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
KR20110006525A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2017126740A (ja) プリント回路基板
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
JP2009158571A (ja) 配線基板および配線基板の製造方法
KR102207270B1 (ko) 반도체 패키지 및 그 제조방법
JP2011155199A (ja) 回路実装基板
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application