CN101527199A - 电容器装置和电路 - Google Patents

电容器装置和电路 Download PDF

Info

Publication number
CN101527199A
CN101527199A CN200910130724A CN200910130724A CN101527199A CN 101527199 A CN101527199 A CN 101527199A CN 200910130724 A CN200910130724 A CN 200910130724A CN 200910130724 A CN200910130724 A CN 200910130724A CN 101527199 A CN101527199 A CN 101527199A
Authority
CN
China
Prior art keywords
electrode
effective capacitance
insulating regions
capacitance zone
conduction step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910130724A
Other languages
English (en)
Other versions
CN101527199B (zh
Inventor
徐健明
李明林
赖信助
张慧如
洪瑞锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN101527199A publication Critical patent/CN101527199A/zh
Application granted granted Critical
Publication of CN101527199B publication Critical patent/CN101527199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种电容器装置和电路。该电容器装置包括第一电极和第一电极下方并与其分开的第二电极，其中第一电极和第二电极中的至少一个包括多个导电台阶部分，该多个导电台阶部分具有不同的高度。该电容器还包括第一电极和第二电极之间的绝缘区域；和形成于第一电极和第二电极上的至少一个槽。

Description

电容器装置和电路
技术领域
本发明所公开的实施例涉及电容器装置和电路，尤其是涉及具有多部分导体的电容器装置和包括该电容器装置的电路。
背景技术
一般来说，电容器是能够及时存储或吸收电荷的电装置。设置于电子装置的电源/接地引脚附近的去耦电容可用于减少干扰噪声。例如，表面安装器件(SMDs)或在印刷电路板(PCBs)上或之中的嵌入结构可以减少不期望的噪声。去耦电容为与信号以高速同步开关的电子装置提供直流(DC)局部电源。
随着IC中的信号传输速度的加快，电源噪声，地势跳动，同步开关噪声(SSN)导致的不期望的干扰可以是严重的，因此不容设计者所忽略。然而，随着电子器件运行在相对高的频率上，去耦电容器和电源传输系统由导线引起的寄生电感可以变得更高。因此，对于去耦电容器难于稳定供电电平。
嵌入或埋置于PCB，IC衬底或插层的电容器已经被提出来替代SMD电容器以减少开关噪声。然而运行在高于共振频率的频率时，嵌入或埋置于PCB，IC衬底或插层的电容器表现出的感性也多于容性。即，随着运行频率增加，嵌入式电容器的阻抗也可能增加，导致电源传输网络的去耦性能恶化。因此，如何降低嵌入式电容器的阻抗和扩展去耦带宽成为了电源完整性设计的关键问题。
发明内容
正如实施例所披露的，提供一种电容器装置。该电容器装置包括第一电极和位于第一电极下方并与其分开的第二电极，其中第一电极和第二电极至少之一包括多个导电台阶部分，多个导电台阶部分具有不同的高度。该电容器装置还包括于第一电极和第二电极之间的绝缘区域；以及在第一电极和第二电极之一上的至少一个槽。
正如实施例所披露的，提供一种电路，该电路包括至少一信号层、接地面、至少一个电容器装置、电源面及通过至少一电源接触连接和至少一地线至接触与电路连接的电子装置。该至少一电容器装置包括第一电极和第二电极，第二电极位于第一电极下方并与其分开，其中第一电极和第二电极中的至少一个包括多个导电台阶部分，该多个导电台阶部分具有不同的高度。
所公开的实施例附加描述的部分将在下文阐述，部分从说明书显见，或可以通过本发明的实践习之。
可以理解的是，上文的概述以及下文的详细描述都只是示范性的和说明性的，而不是限制如权利要求所要求的本发明。
附图说明
当结合附图阅读时，前述的概述和本发明的以下详细描述，可以更好地被理解。出于说明所公开的实施例的目的，在图中显示了目前为优选的示例。应当理解的是，本发明并不限于所示的精确的布置和装置。
在附图中：
图1A示出了由截面图所示的电容器装置的示例；
图1B是图1A中所示的电容器装置的示意顶视图；
图2A示出了由截面图所示的电容器装置的另一个示例；
图2B是图2A中所示的电容器装置的示意顶视图；
图3A示出了由截面图所示的电容器装置的另一个示例；
图3B是图3A中所示的电容器装置的示意底视图；
图4A示出了由截面图所示的电容器装置的另一个示例；
图4B是图4A中所示的电容器装置的示意顶视图；
图5A示出了由截面图所示的电容器装置的另一个示例；
图5B是图5A中所示的电容器装置的示意底视图；
图6示出了由截面图所示的电容器装置的另一个示例；及
图7示出了由截面图所示的嵌入在电路板中电容器装置的另一个示例。
具体实施方式
现将详细参考与附图中所示的本发明一致的实施例的目前的示例。所有图中用的相同参考标记尽可能用于表示相同或相似的部件。值得注意的是附图是一种高度简化形式而不是精确的尺寸。就本文所所公开的而言，仅为了方便和简洁的目的，方向术语，如顶部和底部，是相对于附图使用。这类结合附图的以下描述的方向术语不应以没有在所附权利要求中明确阐述的任何方式解释为限制本发明的范围。显然，对于本领域的技术人员之一而言明显的是，如这里所讨论的衬底，可以是不仅包括印制电路板(PCB)，还可以包括其它类型有机和无机基衬底，这样的衬底包括半导体、有机物、金属和其它材料。也可以理解的是，此处示出的典型的电容器装置可以被设置为嵌入于衬底内或作为衬底上的SMD。
图1A示出了由截面图所示的电容器装置12的一个示例，图1B是电容器装置12的示意顶视图。图1A是从图1B所示的箭头11的方向所取的视图，如图1A所示，电容器装置12可以包括多层的结构，其例如如图1A所示，包括具有多个导电部分的导体，每个部分对应一层或一个台阶。电容器装置12可以以许多方式设置，比如SMD或嵌入式装置。多层电容结构的例子可以在中国台湾专利申请No.096144117中找到，其题目为“多层电容器结构，及其制作方法和具有其的半导体衬底”，于2007年11月21日提交，且受让给同一受让人，其通过引用的方式引入于此。
电容器装置12可以包括第一电极12-4、包括第一导电层的12-1和第二导电层12-2的第二电极12-3、和位于第一电极12-4与第二电极12-3之间的绝缘层12-5。如图1A所示，第二电极12-3有多个由第一导电层12-1和第二导电层12-2形成的导电台阶部分。例如，第一导电层12-1形成第二电极12-3的第一导电台阶部分，第二导电层12-2形成第二电极12-3的第二导电台阶部分。第一电容C1可以设置于第一电极12-4和第一导电层12-1之间，而第二电容C2可以设置于第一电极12-4和第二导电层12-2之间。第一电极12-4可以通过第一通孔18-1电连接到一接触，例如电源面。而且，包括第一导电层12-1和第二导电层12-2的第二电极12-3可以通过第二通孔18-2电连接到另一接触，例如地线平面。
许多第一槽16-1可以通过图案化和蚀刻工艺形成于第一电极12-4上，然后用绝缘物质填充。参考图1B，第一槽16-1可以沿着第二导电层12-2的边S2，或者第二导电层12-2的有效电容区(用点线表示的)的外围的路径形成。导电层的有效电容区域可以由第二电极12-3的导电层区域界定。在本示例中，第一导电层12-1的有效电容面积大于第二导电层12-2的有效电容面积。在一个示例中，第一槽16-1的数目可与第二导电层12-2的有效电容区域的形貌有关。例如在本示例中，第二导电层12-2的有效电容区域可以是矩形，于是可以形成四个第一槽16-1。在另一个示例中，第二导电层12-2的有效电容区域可以是一个三角形，于是可以形成三个第一槽16-1。
而且，第二槽16-2也可以形成于第一电极12-4上。每个第二槽16-2可以从第一槽16-1之一延伸到第一导电层12-1的有效电容区域的边S1之一。利用一个或多个第一槽16-1和第二槽16-2，电容器装置12可以形成若干电容区域，在本示例中，即，包括第一区域C2和两个第二区域C11。如果形成更多个类似于第一槽16-1和第二槽16-2的隔离槽，第一导电层12-1和第二导电层12-2可以被分隔成更多的电容区域。电容器装置12可以通过通孔18-1和18-2电连接到电子元件。与本发明的实施例一致的具有若干电容区域的电容器装置12可以通过改变与有效电容区域的不同形貌相关的隔离槽来提供电容的可调节的范围。
图2A示出了由截面图所示的与所公开的实施例一致的另一电容器装置12的示例，图2B是电容器装置12的示意顶视图。如图2所示，电容器装置12可以包括第一电极12-4、包括第一导电层的12-1和第二导电层12-2的第二电极12-3、和位于第一电极12-4与第二电极12-3之间的绝缘层12-5。第二电极12-3有多个由第一导电层12-1和第二导电层12-2形成的导电台阶部分。例如，第一导电层12-1形成第二电极12-3的第一导电台阶部分，且第二导电层12-2形成第二电极12-3的第二导电台阶部分。第一电容C1可以形成于第一电极12-4和第一导电层12-1之间，而第一电容C2可以形成于第一电极12-4和第二导电层12-2之间。第一电极12-4可以通过第一通孔18-1电连接到其它接触，例如电源面。而且，包括第一导电层12-1和第二导电层12-2的第二电极12-3可以通过第二通孔18-2电连接到另一接触，例如地线平面。
许多第一槽16-1可以通过图案化和蚀刻工艺形成于第一电极12-4上，然后用绝缘物质填充。参考图2B，第一槽16-1可以沿着第二导电层12-2的边S2，或者第二导电层12-2的有效电容区(用点线表示的)的外围的路径形成。导电层的有效电容区域由第二电极12-3的导电层区域界定。在本示例中，第一导电层12-1的有效电容区域大于第二导电层12-2的有效电容区域。在一个示例中，第一槽16-1的数目可以与第二导电层12-2的有效电容区域的形貌有关。例如，在本示例中，第二导电层12-2的有效电容区域可以是矩形，于是可以形成四个第一槽16-1。在另一个示例中，第二导电层12-2的有效电容区域可以是三角形，于是可以形成三个第一槽16-1。
图3A示出了由截面图所示的电容器装置32的另一示例，且图3B是电容器装置32的底视图。参考图3A，电容器32可以与参考图1A和图1B所描述和示出的电容器装置12相似，除了例如形成于第二电极32-3的第一导电层12-1上的槽36-1取代了第一电极12-4上的第一槽16-1。槽36-1可以沿着第一导电层12-1上的第二导电层12-2的有效电容区域边或外围的路径形成，然后用绝缘物质填充。
参考图3B，利用槽36-1，电容器装置32可以提供由槽36-1界定的第一区域C1和第二区域C2。在其它例子中，电容器装置32可以包括但不限于如图1B所示的槽图案。
图4A示出了由截面图所示的电容器装置42的另一个示例。参考图4A，电容器42可以与图1A中所描述和示出的电容器装置12类似，除了例如，增加了第二电极42-1的第三导电层12-3和第一电极12-4上的至少一个槽46-1。电容器装置42由此就包括一种结构，其包括由第一导电层12-1、第二导电层12-2和第三导电层12-3形成的三个导电台阶部分，其中第三电极C3可以设置于第一电极12-4和第三导电层12-3之间。
图4B是图4A中所示的电容器装置42的示意顶视图。参考图4B和图4A，第一电极12-4上的至少一个槽46-1可以沿着第三导电层12-3的有效电容区域的(点线表示的)边或外围的路径形成，然后用绝缘物质填充。而且，至少一个槽46-2可以形成于第一槽16-1之一和槽46-1之一之间。因此，电容器装置42可以提供若干电容区域，在本示例中，即，由第一槽16-1和第二槽16-2界定的四个第一电容区域C12，由至少一个槽46-1，第一槽16-1和至少一个槽46-2界定的四个第二电容区域C21，和由至少一个槽46-1界定的第三电容区域C3。
图5A示出了由截面图所示的电容器装置52的另一示例。参考图5A，电容器装置52可以与图4A中所描述和示出的电容器装置42类似，除了例如，在第二电极52-1的第一导电层12-1上的至少一个槽56-1和至少一个槽56-2取代了在第一电极12-4上的第一槽16-1和至少一个槽46-1。至少一个槽56-1和槽56-2可以形成在第一导电层12-1上，然后用绝缘材料填充。在一个示例中，每个槽56-1可以沿着第二导电层12-2的边或外围的路径形成。而且，每个槽56-2可以沿着第三导电层12-3的边或外围的路径形成，然后用绝缘物质填充。
图5B是图5A中所示的电容器装置52的示意底视图。参考图5B，利用至少一个槽56-1和至少一个槽56-2，电容器装置52可以提供由至少一个槽56-1界定的第一电容区域C1，和由至少一个槽56-1和至少一个槽56-2界定的第二电容区域C2，和由至少一个槽56-2界定的第三电容区域C3。在其它例子中，电容器装置52可以包括，但不局限于，如图4B所示的槽图案。
图6示出了由截面图所示的电容器装置62的另一示例。参考图6，电容器62可以参考图4A所描述和示出的电容器装置42类似，除了例如，第一绝缘区域69-1、第二绝缘区域69-2和第三绝缘区域69-3取代了绝缘层12-5。第一绝缘区域69-1形成于第一导电层12-1和第一电极12-4之间。同样，第二绝缘区域69-2形成于第二导电层12-2和第一电极12-4之间。另外，第三绝缘区域69-3形成于第三导电层12-3和第一电极12-4之间。第一、第二、第三绝缘层69-1、69-2和69-3可以是连续的且可以由不同介电常数的绝缘材料组成。
图7示出了由截面图所示的嵌入在电路板70中的电容器装置72的另一示例。参考图7，电路板70可以包括第一信号层70-1、接地面71、电容器装置72、电源面73、和第二信号层70-2。本示例中的电容器装置72可以包括由第一导电层12-1，第二导电层12-2，和第三导电层12-3形成的三个导电台阶部分，类似参考图4A所描述和示出的电容器装置42。电容器装置72也可以是以上描述和示出的另一个示范性装置，或与以上描述和图示一致的另一个电容器装置。例如，电容器装置72可以包括两层的电容结构或四层或更多的电容结构。
电容器装置72的第一电极12-4可以通过一个或多个导电通孔18-1与电源面73连接，而电容器装置72中包括三层12-1至12-3的第二电极可以通过一个或多个导电通孔18-2与接地面连接。利用通孔18-1和18-2，具有多段导体的电容器装置72可以电连接到电子装置74，例如电路板70上的集成电路(IC)。
导体通孔18-1和18-2可以通过电子装置接触14电连接到电子装置74，连接于单个的球焊接触15-1，球焊接触15-1又与电子装置74相连接。本领域中所公知的连接方法也可以用于电连接导体通孔18-1和18-2与电子装置74。电子装置74也可以包括任何本领域所公知的装置。
绝缘层13-1和13-2可以设置在互连层或装置上的其它类型层之间。例如，如这里示出的，绝缘层13-1设置在接地面71和电容器装置72之间，且绝缘层13-2设置在电容器装置72和电源面73之间。
根据所披露的实施例，如本文所述的具有多个导电台阶部分的电容器装置可以嵌入在电子电路系统的衬底中。例如，与所公开的实施例一致的具有多个导电台阶部分的电容器装置可以用在硅衬底、陶瓷衬底、玻璃衬底和柔性衬底中。根据附加披露的实施例，具有多个导电台阶部分的电容器装置也可以用在印刷电路板和芯片载体中。根据所披露的实施例的具有多个导电台阶部分的电容器装置也可以用在如系统于封装中(SIP)结构、系统于封装上(SOP)结构，模块于封装上(SOM)结构，三维堆叠封装结构，三维堆叠集成电路结构，封装上封装(POP)结构，载体堆叠结构和插座结构。
此外，在描述所披露的实施例中，本文的描述可能提出了一种如步骤的特定顺序的方法和/或工艺。然而，在本文描述的任何方法或工艺不依赖于本文所阐述的步骤的特定顺序的程度上，该方法或工艺都不应当限制在已描述的步骤的特定顺序。如本领域的普通技术人员可以理解的，其它步骤的顺序也是可能的。因此，本文所阐述的步骤的特定顺序不应解释为对权利要求的限定。另外，任何关于与所披露的实施例一致的方法和/或步骤的权利要求都不应限制于所书写的顺序的步骤的执行，且本领域的普通技术人员可以容易地理解，该顺序可以变化且仍落在所公开的实施例的精神和范围之内。
本领域的技术人员可以理解的是，可以对于上述的示例进行改变，而不脱离其广义的发明构思。因此可以理解的是，所披露的实施例并不限定于所公开的特定的示例，而旨在覆盖如所附的权利要求所界定的所公开的实施例的精神和范围内的变化。
本申请要求来自2008年2月29日提交的美国临时申请No.61/032788的优先权的权益，其内容通过引用的方式全部引入于此。

Claims (18)

1、一种电容器装置，包括：
第一电极；
所述第一电极下方并与其分开的第二电极，其中所述第一电极和所述第二电极的至少之一包括多个导电台阶部分，所述多个导电台阶部分具有不同的高度；
所述第一电极和所述第二电极之间的绝缘区域；及
形成于所述第一电极和所述第二电极中的一个上的至少一个第一槽。
2、根据权利要求1所述的电容器装置，其中
所述导电台阶部分至少包括第一导电台阶部分和第二导电台阶部分，所述第一导电台阶部分在第一高度具有第一上表面，所述第二导电台阶部分在第二高度具有第二上表面，其中所述第二高度大于所述第一高度。
3、根据权利要求2所述的电容器装置，其中
所述第一导电台阶部分以所述第一或第二电极形成了第一有效电容区域；
所述第二导电台阶部分以所述第一或第二电极形成了第二有效电容区域；
所述第二有效电容区域与所述第一有效电容区域不同。
4、根据权利要求3所述的电容器装置，其中
所述第一和第二导电台阶部分形成在所述第二电极上；及
所述第一槽沿着所述第二有效电容区域的外围的路径形成在所述第一电极上，所述第二有效电容区域由所述第二导电台阶部分和所述第一电极形成。
5、根据权利要求4所述的电容器装置，还包括：
至少一个第二槽，其中所述至少一个第二槽延伸自所述至少一个第一槽，而且与所述第一有效电容区域的外围的一部分交叠。
6、根据权利要求3所述的电容器装置，其中所述绝缘区域包括：
所述第一有效电容区域和所述第一电极之间的第一绝缘区域，所述第一绝缘区域具有第一介电常数；和
所述第二有效电容区域和所述第一电极之间的第二绝缘区域，所述第二绝缘区域具有第二介电常数，所述第一介电常数与所述第二介电常数彼此不同。
7、根据权利要求4所述的电容器装置，其中：
所述第二电极还包括具有第三高度的第三上表面的第三导电台阶部分，所述第三高度大于所述第二高度；
所述第三导电台阶区域相对于所述第一电极形成第三有效电容区域，所述第三电容区域不同于第一有效电容区域和第二有效电容区域中的至少一个；及
至少一个第三槽，沿着所述第三有效电容区域的外围的路径形成在所述第一电极上。
8、根据权利要求7所述的电容器装置，其中所述绝缘区域包括：
所述第一有效电容区域和所述第一电极之间的第一绝缘区域，所述第一绝缘区域具有第一介电常数；和
所述第二有效电容区域和所述第一电极之间的第二绝缘区域，所述第二绝缘区域具有第二介电常数；和
所述第三有效电容区域和所述第一电极之间的第三绝缘区域，所述第三绝缘区域具有第三介电常数。
9、一种电路，包括：
至少一信号层；
接地面；
至少一电容器装置，所述至少一电容器装置包括第一电极和第二电极，所述第二电极在所述第一电极下方并与所述第一电极分开，其中所述第一电极和所述第二电极中的至少一个包括多个导电台阶部分，所述多个导电台阶部分具有不同的高度；
电源面；和
电子装置，通过至少一个电源接触和至少一个接地接触连接到所述电路。
10、根据权利要求9所述的电路，其中
所述接地接触通过第一通孔连接到所述接地面；及
所述电源接触通过第二通孔连接到所述电源面。
11、根据权利要求9所述的电路，其中
所述导电台阶部分至少包括第一导电台阶部分和第二导电台阶部分，所述第一导电台阶部分在第一高度具有第一上表面且所述第二导电台阶部分在第二高度具有第二上表面，其中所述第二高度大于所述第一高度。
12、根据权利要求11所述的电路，其中
所述第一导电台阶部分以所述第一或第二电极形成第一有效电容区域；及
所述第二导电台阶部分以所述第一或第二电极形成第二有效电容区域。
13、根据权利要求12所述的电路，其中
所述第一和第二导电台阶部分形成在所述第二电极上；及
所述第一槽沿着所述第二有效电容区域的外围的路径形成在所述第一电极上，所述第二有效电容区域由所述第二导电台阶部分和所述第一电极形成。
14、根据权利要求13所述的电路，其还包括：
至少一个第二槽，其中所述至少一个第二槽延伸自所述至少一个第一槽，而且与所述第一有效电容区域的外围的一部分交叠。
15、根据权利要求12所述的电路，其中所述绝缘区域包括：
所述第一有效电容区域和所述第一电极之间的第一绝缘区域，所述第一绝缘区域具有第一介电常数；和
所述第二有效电容区域和所述第一电极之间的第二绝缘区域，所述第二绝缘区域具有第二介电常数，所述第一介电常数与所述第二介电常数彼此不同。
16、根据权利要求13所述的电路，其中：
所述第二电极还包括具有第三高度的第三上表面的第三导电台阶部分，所述第三高度大于所述第二高度；
所述第三导电台阶区域相对于所述第一电极形成第三有效电容区域，所述第三电容区域不同于所述第一有效电容区域和所述第二有效电容区域中的至少一个；和
至少一个第三槽，沿着所述第三有效电容区域的外围的路径形成在所述第一电极上。
17、根据权利要求16所述的电路，其中所述绝缘区域还包括：
所述第一有效电容区域和所述第一电极之间的第一绝缘区域，所述第一绝缘区域具有第一介电常数；和
所述第二有效电容区域和所述第一电极之间的第二绝缘区域，所述第二绝缘区域具有第二介电常数；和
所述第三有效电容区域和所述第一电极之间的第三绝缘区域，所述第三绝缘区域具有第三介电常数。
18、根据权利要求9所述的电路，其中：
所述电路包括嵌入在集成电路的衬底中的印刷电路板。
CN2009101307247A 2008-02-29 2009-02-27 电容器装置和电路 Active CN101527199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3278808P 2008-02-29 2008-02-29
US61/032,788 2008-02-29

Publications (2)

Publication Number Publication Date
CN101527199A true CN101527199A (zh) 2009-09-09
CN101527199B CN101527199B (zh) 2012-07-04

Family

ID=41013008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101307247A Active CN101527199B (zh) 2008-02-29 2009-02-27 电容器装置和电路

Country Status (3)

Country Link
US (1) US8198538B2 (zh)
CN (1) CN101527199B (zh)
TW (1) TWI393155B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024565B (zh) * 2009-09-15 2013-01-02 财团法人工业技术研究院 电容结构
CN102886344A (zh) * 2011-05-11 2013-01-23 深圳光启高等理工研究院 一种介质基板的制备方法
US8488299B2 (en) 2009-07-23 2013-07-16 Industrial Technology Research Institute Capacitor structure
CN103296473A (zh) * 2012-03-02 2013-09-11 深圳光启创新技术有限公司 超材料的制造方法
WO2020210932A1 (zh) * 2019-04-15 2020-10-22 华为技术有限公司 电容器和半导体芯片
WO2022147900A1 (zh) * 2021-01-06 2022-07-14 深圳市紫光同创电子有限公司 芯片的电源调节电路及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227894B2 (en) * 2007-11-21 2012-07-24 Industrial Technology Research Institute Stepwise capacitor structure and substrate employing the same
US8049319B2 (en) * 2008-10-24 2011-11-01 Electronics And Telecommunications Research Institute Ultra wideband system-on-package
FR2951025B1 (fr) * 2009-10-01 2012-03-23 St Microelectronics Sa Procede d'ajustement a la fabrication d'un circuit comprenant un element resonant
TWI483352B (zh) 2012-03-12 2015-05-01 Ind Tech Res Inst 固態電解電容基板模組及包括該固態電解電容基板模組的電路板
JP6610159B2 (ja) * 2015-10-20 2019-11-27 Ｔｄｋ株式会社 薄膜キャパシタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517385A (en) * 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
GB2276765B (en) * 1993-03-30 1996-10-09 Dilipkumar Varma Metalised film capacitor
US6452776B1 (en) 2000-04-06 2002-09-17 Intel Corporation Capacitor with defect isolation and bypass
US6418006B1 (en) * 2000-12-20 2002-07-09 The Board Of Trustees Of The University Of Illinois Wide tuning range variable MEMs capacitor
SG99360A1 (en) 2001-04-19 2003-10-27 Gul Technologies Singapore Ltd A method for forming a printed circuit board and a printed circuit board formed thereby
US20030089522A1 (en) * 2001-11-15 2003-05-15 Xerox Corporation Low impedance / high density connectivity of surface mount components on a printed wiring board
GB0214206D0 (en) * 2002-06-19 2002-07-31 Filtronic Compound Semiconduct A micro-electromechanical variable capacitor
US7265429B2 (en) * 2002-08-07 2007-09-04 Chang-Feng Wan System and method of fabricating micro cavities
US20070063243A1 (en) 2004-11-26 2007-03-22 Wei-Chun Yang Structure Of Embedded Capacitors And Fabrication Method Thereof
US7345366B2 (en) 2005-05-18 2008-03-18 Industrial Technology Research Institute Apparatus and method for testing component built in circuit board
DE102006043032A1 (de) 2005-09-19 2007-04-12 Industrial Technology Research Institute, Chutung Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8488299B2 (en) 2009-07-23 2013-07-16 Industrial Technology Research Institute Capacitor structure
CN102024565B (zh) * 2009-09-15 2013-01-02 财团法人工业技术研究院 电容结构
CN102886344A (zh) * 2011-05-11 2013-01-23 深圳光启高等理工研究院 一种介质基板的制备方法
CN102886344B (zh) * 2011-05-11 2014-11-26 深圳光启高等理工研究院 一种介质基板的制备方法
CN103296473A (zh) * 2012-03-02 2013-09-11 深圳光启创新技术有限公司 超材料的制造方法
CN103296473B (zh) * 2012-03-02 2017-04-19 深圳光启尖端技术有限责任公司 超材料的制造方法
WO2020210932A1 (zh) * 2019-04-15 2020-10-22 华为技术有限公司 电容器和半导体芯片
CN113711322A (zh) * 2019-04-15 2021-11-26 华为技术有限公司 电容器和半导体芯片
CN113711322B (zh) * 2019-04-15 2023-06-16 华为技术有限公司 电容器和半导体芯片
WO2022147900A1 (zh) * 2021-01-06 2022-07-14 深圳市紫光同创电子有限公司 芯片的电源调节电路及方法

Also Published As

Publication number Publication date
US8198538B2 (en) 2012-06-12
TW200945387A (en) 2009-11-01
TWI393155B (zh) 2013-04-11
US20090219668A1 (en) 2009-09-03
CN101527199B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN101527199B (zh) 电容器装置和电路
KR100983401B1 (ko) 다층 회로기판에서 층수를 줄이는 기술
CN101675519B (zh) 集成电路封装和制造集成电路的方法
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
JP2001024150A (ja) 半導体装置
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
CN104517952B (zh) 功率半导体模块和用于制造功率半导体模块的方法
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
JP2008124072A (ja) 半導体装置
CN103855128B (zh) 半导体装置
CN102105018B (zh) 一种多层电路板
TW202027570A (zh) 主控元件及電路基板
US8049340B2 (en) Device for avoiding parasitic capacitance in an integrated circuit package
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
CN110620101B (zh) 主控元件及电路基板
CN111430323B (zh) 主控元件及电路基板
JP2007242879A (ja) サブユニット基板
JP5180425B2 (ja) 多層信号配線デバイス上の電子部品の実装技術
CN112616240A (zh) 芯片基板及主板
CN103050474A (zh) 具耦合线路的封装基板构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant