CN111430323B - 主控元件及电路基板 - Google Patents

主控元件及电路基板 Download PDF

Info

Publication number
CN111430323B
CN111430323B CN201910020010.4A CN201910020010A CN111430323B CN 111430323 B CN111430323 B CN 111430323B CN 201910020010 A CN201910020010 A CN 201910020010A CN 111430323 B CN111430323 B CN 111430323B
Authority
CN
China
Prior art keywords
power
ground
grounding
solder balls
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910020010.4A
Other languages
English (en)
Other versions
CN111430323A (zh
Inventor
赖照民
王丙嘉
谢瀚颉
张堂洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910020010.4A priority Critical patent/CN111430323B/zh
Publication of CN111430323A publication Critical patent/CN111430323A/zh
Application granted granted Critical
Publication of CN111430323B publication Critical patent/CN111430323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开一种主控元件以及电路基板。主控元件可配合电路基板操作，且包括一设置在所述主控元件底部的一球栅阵列。球栅阵列包括共同位于一焊球设置区内的多个接地焊球以及多个电源焊球。多个电源焊球被区分为多个电源焊球组，且多个接地焊球被区分为多个接地焊球组。至少一接地焊球组包括两个接地焊球，并至少与其中一电源焊球组相邻。接地焊球组中的两个接地焊球之间的间距，会大于任两相邻的电源焊球与接地焊球之间的间距。电路基板具有对应于主控元件的球栅阵列的焊垫阵列，以使主控元件可被组装于电路基板上。

Description

主控元件及电路基板
技术领域
本发明涉及一种主控元件及电路基板，特别是涉及一种具有球栅阵列的主控元件以及电路基板。
背景技术
在利用球栅阵列封装技术所封装的积体电路封装元件中，封装基板的底部具有一锡球阵列。锡球阵列中的多个锡球，可作为外部接点，以使积体电路封装元件内的晶片电性连接到电路板，以进行信号传输。
目前，在设计电路板及球栅阵列时，多个接地锡球会分别通过多个接地导电孔(grounded via)电性连接到电路板中的接地平面，而多个电源锡球会分别通过多个电源导电孔(power via)电性连接至电路板中的电源平面。
为了降低电路板中的寄生电阻所造成的直流电压降(IR drop)，接地锡球的数量以及电源锡球的数量会尽可能地增加，以增加电流传输的路径。据此，接地导电孔(groundvia)以及电源导电孔(power via)的数量也会随之增加，从而使接地导电孔的密度以及电源导电孔的密度增加。现有的接地锡球与电源锡球通常会分别设置在不同的区域，以简化电路板的内层线路制作。
另外，为了进一步缩小积体电路封装元件的尺寸，需要进一步将每两相邻的锡球之间的间距，例如：由0.65mm缩减到0.5mm。然而，缩小两相邻锡球之间的间距(pitch)，也使接地导电孔(ground via)以及电源导电孔(power via)所能设置的空间被减缩。因此，在不减少接地导电孔与电源导电孔的数量的情况下，接地导电孔与电源导电孔的孔径也要被进一步缩减。
虽然目前可通过雷射钻孔的方式来制作具有更小孔径的接地导电孔或电源导电孔，但耗费较高的制程成本。另一个方式是通过减少锡球、接地导电孔或电源导电孔的数量，来缩减积体电路封装元件的尺寸。但是，减少锡球、接地导电孔或电源导电孔的数量会导致阻抗增加。
发明内容
本发明所要解决的技术问题在于，进一步缩小主控元件的尺寸，又避免造成过大的阻抗或者提高制造成本。
为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种主控元件，其包括一设置在所述主控元件底部的一球栅阵列。球栅阵列包括共同位于一焊球设置区内的多个接地焊球以及多个电源焊球。多个电源焊球被区分为多个电源焊球组，且多个接地焊球被区分为多个接地焊球组。至少一接地焊球组包括两个接地焊球，并与其中一电源焊球组相邻。接地焊球组中的两个接地焊球之间的间距，会大于任两相邻的电源焊球与接地焊球之间的间距。
本发明所采用的其中一技术方案是，提供一种主控元件，其包括一设置在所述主控元件底部的一球栅阵列。球栅阵列包括共同位于一焊球设置区内的多个接地焊球以及多个电源焊球。多个电源焊球与多个接地焊球沿着一第一方向排成多行，且多行中的一第一行与一第二行之间的一第一行距，大于第二行与一第三行之间的第二行距。
本发明所采用的另一技术方案是，提供一种电路基板。电路基板包括一叠层板体以及一焊垫阵列。叠层板体具有一第一表面以及一相反于所述第一表面的第二表面。叠层板体包括至少一接地层以及和接地层电性绝缘的一电源层。焊垫阵列设置于第一表面，且包括多个电性连接于电源层的电源焊垫，以及多个电性连接于接地层的接地焊垫。多个电源焊垫与多个接地焊垫共同位于所述第一表面的第一预定区内，多个电源焊垫被区分为多个电源焊垫组，多个接地焊垫被区分为多个接地焊垫组。至少一接地焊垫组包括两个接地焊垫，并与其中一电源焊垫组相邻。至少一接地焊垫组中的两个接地焊垫之间的间距，大于两相邻的电源焊垫与接地焊垫之间的间距。
本发明的有益效果在于，本发明技术方案所提供的主控元件及电路基板，其通过“接地焊球组中的两个接地焊球之间的间距，会大于任两相邻的电源焊球与接地焊球之间的间距”或者“多个电源焊球与多个接地焊球沿着一第一方向排成多行，且多行中的一第一行与一第二行之间的一第一行距，大于第二行与一第三行之间的第二行距”，可进一步缩小主控元件的尺寸，且不会过度牺牲接地导电柱以及电源导电柱的设置空间，以避免阻抗增加，以及提高制造成本。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明一实施例的主控元件的局部底视示意图。
图2为本发明一实施例的电路基板的局部俯视示意图。
图3为图2的电路基板沿着线III-III局部剖面示意图。
图4为图2的电路基板的局部底视示意图。
图5显示本发明一实施例的接地层的俯视示意图。
图6显示本发明一实施例的电源层的俯视示意图。
图7为本发明一实施例的主控元件组装于电路基板的局部剖面示意图。
符号说明：
M1 电子装置
1 主控元件
10 球栅阵列
P1 电源焊球
101、101’ 电源焊球组
G1 接地焊球
100 接地焊球组
10R 焊球设置区
100R 第一对应区
101R 第二对应区
2 电路基板
20 叠层板体
20a 第一表面
20b 第二表面
21 接地层
210a 第一导电孔
210b 第一绝缘孔
22 电源层
220a 第二绝缘孔
220b 第二导电孔
200 焊垫阵列
200R 第一预定区
G2 接地焊垫
201 接地焊垫组
P2 电源焊垫
202 电源焊垫组
C21 接地导电柱
C22 电源导电柱
23 线路层
231 正面接地线路
232 正面电源线路
24 接垫组
24b 负极接垫
24a 正极接垫
D1 第一方向
D2 第二方向
d1、d1’、d2、d2’ 间距
具体实施方式
请参阅图1。图1为本发明一实施例的主控元件的局部底视示意图。主控元件1用以组装在另一电路基板上，以形成一电子装置。另外，主控元件1可配合电路基板运作。
主控元件1可以是中央处理器(CPU)或者是图形处理器(GPU)，其可以是系统整合晶片(system on chip,SoC)的封装结构。也就是说，本发明实施例的主控元件1为封装后的电子元件。另外，本实施例的主控元件1可适用于在高频下操作。
主控元件1包括设置在主控元件1底部的球栅阵列10，且球栅阵列10包括多个电源焊球P1以及多个接地焊球G1。须说明的是，本发明实施例中是通过调整焊球(电源焊球P1以及接地焊球G1)之间的间距，从而使主控元件1的体积可进一步被缩减。
需先说明的是，图1仅绘示球栅阵列10的一部分作为示意图，以清楚说明本发明的概念。实际上，主控元件1的球栅阵列10还包括其他讯号焊球，但为了方便说明，在图1中未绘示其他讯号焊球。
如图1所示，本实施例的球栅阵列10中，多个接地焊球G1与多个电源焊球P1是共同设置在一焊球设置区10R内。多个电源焊球P1被区分为多个电源焊球组101，多个所述接地焊球G1被区分为多个接地焊球组100。
详细而言，至少一接地焊球组100包括两个接地焊球G1，并与至少一电源焊球组101相邻。另外，其中一电源焊球组101包括两个电源焊球P1。如图1所示，在本实施例中，其中一电源焊球组101’也可以只包括一个电源焊球P1。
参照图1，在本实施例中，多个电源焊球组101与多个接地焊球组100沿着一第一方向D1交替排列成行(column)。具体而言，两个电源焊球组101之间设置其中一接地焊球组100。在一实施例中，电源焊球组101中的两个电源焊球P1，会分别与相邻的接地焊球组100中的两个接地焊球G1沿着第一方向D1对齐。
另外，多个电源焊球组101与多个接地焊球组100沿着一第二方向D2交替排列。进一步而言，电源焊球组101中的两个电源焊球P1，是与相邻的接地焊球组100中的两个接地焊球G1沿着第二方向D2排成一列。
值得注意的是，在其中一接地焊球组100中，两个接地焊球G1之间的间距d1，大于任两相邻的电源焊球P1与接地焊球G1之间的间距d2。相似地，在其中一电源焊球组101中，两个电源焊球P1的间距大于任两相邻的电源焊球P1与接地焊球G1之间的间距d2。
在本实施例中，两个电源焊球P1之间的间距与两个接地焊球G1之间的间距d1相同。本发明所述的“焊球间距(ball pitch)”或者“焊球之间的间距”都是指两相邻焊球的其中一个焊球中心，至另一个焊球中心之间的直线距离。
整体而言，在图1的实施例中，多个接地焊球G1以及多个电源焊球P1沿着第一方向D1交替排列成多行，且多行中的一第一行与第二行之间的一第一行距(等于间距d1)，会大于第二行与第三行之间的第二行距(等于间距d2)。
另外，多个电源焊球P1以及多个接地焊球G1沿着一第二方向D2排成多列，每相邻两列之间的列距(row pitch)小于第一行距。在本实施例中，每相邻两列之间的列距会大致与间距d2相同。
在一实施例中，接地焊球组100的两个接地焊球G1(或电源焊球组101的两个电源焊球P1)之间的间距d1介于0.65至0.75mm，而两相邻的电源焊球P1与接地焊球G1之间的间距d2介于0.4至0.5mm。
也就是说，在本发明中，并非使所有的焊球间距缩短，而是在其中一个方向(第二方向D2)上，使一部分焊球间距(如：间距d1)相对增加，但是让另一部分的焊球间距(如：间距d2)相对缩减，以缩小主控元件1的尺寸。
另外，由于接地焊球组100中的两个接地焊球G1之间的间距d1较宽，第一对应区100R被定义于两个接地焊球G1之间，进而定义出电路基板2上接地导电柱的位置。相似地，两相邻的电源焊球P1之间可以定义出一第二对应区101R，进而定义出电路基板2上电源导电柱的位置。
在本实施例中，两个接地焊球G1的一中心连线会通过第一对应区100R，且两个电源焊球P1的一中心连线会通过第二对应区101R。另外，在本实施例中，当电源焊球组101’只包括一个电源焊球P1时，第二对应区101R在第二方向D2上与电源焊球P1相邻，并位于电源焊球P1远离接地焊球组100的一侧。
据此，缩减一部分的焊球间距可以缩小主控组件1的尺寸，但又不会过度牺牲接地导电柱或者电源导电柱的配置空间，而可避免整体阻抗降低。须说明的是，只要确保主控组件1设置在电路基板2上时，电源焊球P1与接地焊球G1之间不会短路，两相邻的电源焊球P1与接地焊球G1之间的间距d2可再缩小。因此，本发明并不限于图1的实施例。
请参照图2至图3。图2显示本发明一实施例的电路基板的局部俯视示意图，图3为图2的电路基板沿着线III-III局部剖面示意图。本发明实施例的电路基板2包括一叠层板体20以及一设置在叠层板体20上的焊垫阵列200。
如图3所示，叠层板体20具有一第一表面20a以及一相反于第一表面20a的第二表面20b。另外，叠层板体20包括一接地层21以及一电源层22。
须说明的是，在本发明的所有电路基板2的剖面示意图中，并未绘示叠层板体20的其他层，而仅绘示接地层21以及电源层22。实际上叠层板体20是由多层绝缘层以及多层导电层相互压合而形成，其中一层导电层可作为接地层21，而另一层导电层可作为电源层22。接地层21与电源层22可通过绝缘层彼此电性绝缘。
如图2所示，焊垫阵列200设置于叠层板体20上。在本实施例中，主控元件1可组装于叠层板体20的第一表面20a上。因此，焊垫阵列200是位于叠层板体20的第一表面20a。
焊垫阵列200包括多个电源焊垫P2以及多个接地焊垫G2。多个电源焊垫P2可分别对应于图1的球栅阵列10中的多个电源焊球P1，而多个接地焊垫G2是分别对应于图1中的多个接地焊球G1。
在本实施例中，多个接地焊垫G2与多个电源焊垫P2是共同位于第一表面20a的第一预定区200R内。和图1的主控元件1的球栅阵列10相似，焊垫阵列200包括多个电性连接于电源层22的电源焊垫P2，以及多个电性连接于接地层21的接地焊垫G2。
进一步而言，在本实施例中，多个电源焊垫P2与多个接地焊垫G2在第一方向D1上共同排列成多行。在每一行中的多个电源焊垫P2与多个接地焊垫G2是交替地设置。另外，在焊垫阵列200中，多个电源焊垫P2被区分为多个电源焊垫组202，且多个接地焊垫G2被区分为多个接地焊垫组201。
配合参照图2以及图3，至少一接地焊垫组201包括两个接地焊垫G2，并与其中一电源焊垫组202相邻，且至少一接地焊垫组201中的两个接地焊垫G2之间的间距d1’，大于两相邻的电源焊垫P2与接地焊垫G2之间的间距d2’。
对应于主控元件1的球栅阵列10，至少一电源焊垫组202包括两个电源焊垫P2，两个电源焊垫P2之间的间距大于任两相邻的电源焊垫P2与接地焊垫G2之间的间距d2’。
如图2所示，多个电源焊垫组202与多个接地焊垫组201沿着第一方向D1交替排列。也就是说，在第一方向D1上，每两个电源焊垫组202之间设置一个接地焊垫组201。另外，多个电源焊垫组202与多个接地焊垫组201在第二方向D2上也是交替排列。
如图3所示，本发明实施例的电路基板2还进一步包括一导电柱阵列。导电柱阵列包括多个接地导电柱C21以及多个电源导电柱C22，其中接地导电柱C21与电源导电柱C22会贯穿叠层板体20。多个电源焊垫P2会电性连接于对应的电源导电柱C22，而多个接地焊垫G2会电性连接于对应的接地导电柱C21。
具体而言，接地焊垫组201的两个接地焊垫G2之间具有较宽的间距d1’，而定义出设置接地导电柱C21的空间。据此，每一个接地导电柱C21可设置在对应的接地焊垫组201的两个接地焊垫G2之间。相似地，每一个电源导电柱C22可设置在对应的电源焊垫组202的两个电源焊垫P2之间。
在一实施例中，接地焊垫组201的两个接地焊垫G2(或电源焊垫组202的两个电源焊垫P2)之间的间距d1’介于0.65至0.75mm，而两相邻的电源焊垫P2与接地焊垫G2之间的间距d2’介于0.4至0.5mm。
值得注意的是，在两相邻的电源焊垫P2与接地焊垫G2之间的间距d2’较窄，而并未设置任何导电柱。因此，任两相邻的电源焊垫P2与接地焊垫G2之间的间距d2’可以缩减到小于0.65mm。
另一方面，由于电源焊垫组202与接地焊垫组201是相互交错设置，因此在叠层板体20内，多个电源导电柱C22以及多个接地导电柱C21也会相互交错设置。
基于上述，多个接地导电柱C21与多个电源导电柱C22会配合多个接地焊垫组201与多个电源焊垫组202的位置，而相互交错设置。具体而言，在导电柱阵列中，多个电源导电柱C22与多个接地导电柱C21也会沿着第一方向D1交替排列成多行，以及沿着第二方向D2交替排列成多列。
须说明的是，由于主控元件1操作时，所产生的电流暂态变化量以及寄生电感原本就会在电路中产生同步切换杂讯(Simultaneous Switching Noise,SSN)，从而导致供给主控元件1的电源电压降低。
另外，当主控元件1操作时，可能需要在几奈秒内由低功率状态切换到高功率状态。因此，供给主控元件1的电流在极短时间内急遽地增加。电流暂态变化量增加，也会使寄生电感所造成的负面影响更为显著。也就是说，电流暂态变化增加以及寄生电感的存在使电源电压的压降也随之增加。这会影响的电源完整性(power integrity)，导致电子装置在使用上的不稳定。
在本发明中，多个接地导电柱C21与多个电源导电柱C22相互交错设置，可以使对应的一组电源焊垫P2、电源导电柱C22、接地焊垫G2以及接地导电柱C21所形成的电流回路(current loop)的面积缩减，从而大幅减少寄生电感。
由于寄生电感降低，可以进一步减少因为寄生电感以及电流暂态变化过大而产生的电压变化，从而提升电源完整性(power integrity)。
请参照图2，电路基板2还包括一线路层23，线路层23包括多条正面接地线路231以及多条正面电源线路232。
多条正面接地线路231设置于第一表面20a上。每一条正面接地线路231电性连接于对应的多个接地焊垫G2以及对应的接地导电柱C21。具体而言，每一个接地焊垫组201中，两个接地焊垫G2通过对应的正面接地线路231，电性连接于两个接地焊垫G2之间的接地导电柱C21。
相似地，多条正面电源线路232设置于第一表面20a上。每一条正面电源线路232电性连接于对应的多个电源焊垫P2以及对应的电源导电柱C22。在每一电源焊垫组202中，两个电源焊垫P2通过对应的正面电源线路232，电性连接于两个电源焊垫P2之间的电源导电柱C22。
请参照图3以及图4。图4显示本发明一实施例的电路基板的局部底视示意图。如图4所示，本实施例的电路基板2还进一步包括多个接垫组24，且多个接垫组24是设置在叠层板体20的第二表面20b。
在本实施例中，每一个接垫组24包括一正极接垫24a以及负极接垫24b，用以电性连结于一被动元件。前述的被动元件例如是积层陶瓷电容元件。
在本实施例中，正极接垫24a与负极接垫24b沿着第一方向D1排列在导电柱阵列的其中两行之间。在两个相邻的接垫组24中，其中一接垫组24的正极接垫24a和另一个接垫组24的正极接垫24a相邻。
也就是说，在两相邻接垫组24中，其中一接垫组24的正极接垫24a与负极接垫24b的配置方向，会相反于另一个接垫组24的正极接垫24a与负极接垫24b的配置方向。
另外，如图4所示，电路基板2还包括设置在第二表面20b的底面线路层(未标号)，以使正极接垫24a电性连接于对应的电源导电柱C22，以及使负极接垫24b可电性连接于对应的接地导电柱C21。
参照图4，每一接垫组24的正极接垫24a与负极接垫24b是对应设置在相邻的电源焊垫组202与接地焊垫组201之间的区域，也就是本来就不会设置接地导电柱C21与电源导电柱C22的位置。因此，可以根据预定设置的被动元件的数量，来增减接垫组24的数量。
另外，由于本发明实施例中的接地导电柱C21与电源导电柱C22是相互交错设置，因此多个接垫组24可以分散地设置在电源导电柱C22与接地导电柱C21之间。当被动元件被组装到电路基板2上时，可被分散设置在导电柱阵列之中，而可和更多接地导电柱C21与电源导电柱C22电性连接，可有效地降低主控元件1在高频操作时的阻抗。
据此，当多个被动元件分别通过对应的接垫组24设置在电路基板2的第二表面20b时，可以通过对应的电源导电柱C22与接地导电柱C21相互并联，进一步降低寄生电感。
另外，请配合参照图3以及图5，其中图5显示本发明实施例的接地层的俯视示意图。
如图5所示，为了使接地层21电性连接于多个接地导电柱C21，接地层21还包括多个第一导电孔210a。每一接地导电柱C21可以通过对应的第二导电孔210a电性连接于接地层21。
另一方面，为了使接地层21和多个贯穿叠层板体20的电源导电柱C22电性绝缘，接地层21还进一步包括多个第一绝缘孔210b。多个第一绝缘孔210b是分别对应于多个电源导电柱C22的位置设置，以使每一个电源导电柱C22可通过对应的第一绝缘孔210b和接地层21电性绝缘。
如图5所示，多个第一绝缘孔210b在接地层21的表面上所形成第一图案，会和多个电源导电柱C22在第一表面20a所形成的电源图案相同。
相似地，请配合参照图3以及图6，其中图6显示本发明实施例的电源层的俯视示意图。
如图3所示，多个接地导电柱C21会贯穿叠层板体20。因此，为了使电源层22和多个接地导电柱C21电性绝缘，以及使电源层22电性连接于多个电源导电柱C22，电源层22还进一步包括多个第二绝缘孔220a以及多个第二导电孔220b。
多个第二绝缘孔220a是分别对应于多个接地导电柱C21的位置设置。也就是说，每一个接地导电柱C21可通过对应的第二绝缘孔220a和电源层22电性绝缘。
多个第二导电孔220b是对应于多个电源导电柱C22的位置设置，以使每一个电源导电柱C22可通过对应的第二导电孔220b与电源层22电性连接。
如图6所示，多个第二绝缘孔220a在电源层22的表面上所形成第二图案，会和多个接地导电柱C21在第一表面20a所形成的接地图案相同。
请参照图7，为本发明一实施例的主控元件组装于电路基板的局部剖面示意图。当主控元件1组装到电路基板2时，主控元件1的多个电源焊球组101会分别对应于电路基板2的多个电源焊垫组202。另外，主控元件1的多个接地焊球组100会分别对应于电路基板2的多个接地焊垫组201以及多个接地导电柱C21。
具体而言，每一接地焊球组100中的两个接地焊球G1会分别对应到其中一接地焊垫组201中的两个接地焊垫G2。另外，既然两相邻的接地焊球G1之间具有较大的间距d1，在两相邻的接地焊球G1之间的第一对应区100R，可以对应于接地导电柱C21。
相似地，每一电源焊球组101中的两个电源焊球P1会分别对应到其中一电源焊垫组202中的两个电源焊垫P2。另外，每一个电源焊球组101内的第二对应区101R会对应到一电源导电柱C22。两相邻的电源焊球P1之间的一第二对应区101R可以对应于一电源导电柱C22。另一方面，在两相邻的接地焊球G1与电源焊球P1之间的间距d2相对较窄，因此并未对应任何导电柱。
综合上述，本发明的有益效果在于，发明技术方案所提供的主控元件及电路基板，其通过“接地焊球组100中的两个接地焊球G1之间的间距d1，会大于任两相邻的电源焊球P1与接地焊球G1之间的间距d2”或者“多个电源焊球P1与多个接地焊球G1沿着一第一方向D1排成多行，且多行中的一第一行与一第二行之间的一第一行距，大于第二行与一第三行之间的第二行距”，可进一步缩小主控元件1的尺寸，且不会过度牺牲电路基板2中接地导电柱C21以及电源导电柱C22的设置空间。
如此，可在缩小主控元件1尺寸的条件下，避免大幅增加阻抗以及提高制造成本。也就是说，通过使主控元件1的球栅阵列10中的焊球之间，具有不同大小的间距d1、d2，可以使主控元件1的尺寸缩小。在一实施例中，本发明的主控元件1的体积为现有的积体电路封装元件的体积(225mm2)的0.7倍。
另外，电路基板2的焊垫阵列200配合主控元件的球栅阵列10而设置，可使多个电源导电柱C22以及多个接地导电柱C21交错设置。如此，可减少电路基板2所产生的寄生电感，从而避免主控元件1在高频操作时，因电流暂态变化过大而造成电压变化过大的问题。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的申请专利范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的申请专利范围内。

Claims (8)

1.一种主控元件，其包括设置在所述主控元件底部的一球栅阵列，所述球栅阵列包括共同位于一焊球设置区内的多个接地焊球以及多个电源焊球，多个所述电源焊球被区分为多个电源焊球组，多个所述接地焊球被区分为多个接地焊球组；
其中，至少一所述接地焊球组包括两个所述接地焊球，并与至少一所述电源焊球组相邻，且至少一所述接地焊球组中的两个所述接地焊球之间的间距，大于任两相邻的所述电源焊球与所述接地焊球之间的间距，
其中，多个所述电源焊球组与多个所述接地焊球组沿着一第一方向交替排列，且每两个所述电源焊球组之间设置其中一所述接地焊球组，
其中，一所述接地焊球组的两个所述接地焊球与相邻的一所述电源焊球组的所述电源焊球沿着一第二方向排成一列，所述接地焊球组的两个所述接地焊球之间的间距大于相邻的所述电源焊球与所述接地焊球之间的间距。
2.根据权利要求1所述的主控元件，其中，至少一所述接地焊球组还包括定义于两个所述接地焊球之间的一第一对应区，两个所述接地焊球的一中心连线会通过所述第一对应区。
3.根据权利要求1所述的主控元件，其中，至少一所述电源焊球组包括两个所述电源焊球，以及定义于两个所述电源焊球之间的一第二对应区，且两个所述电源焊球的间距大于任两相邻的所述电源焊球与所述接地焊球之间的间距。
4.根据权利要求1所述的主控元件，其中，多个所述接地焊球以及多个所述电源焊球沿着所述第一方向交替排列成至少一第一行、一第二行以及一第三行，所述第一行与所述第二行之间的一第一行距，大于所述第二行与所述第三行之间的第二行距。
5.根据权利要求4所述的主控元件，其中，多个所述电源焊球以及多个所述接地焊球沿着所述第二方向排成多列，每相邻两列之间的列距小于所述第一行距。
6.一种主控元件，其包括设置在所述主控元件底部的一焊球阵列，所述焊球阵列包括共同位于一焊球设置区内的多个电源焊球以及多个接地焊球，其中，多个所述电源焊球与多个所述接地焊球沿着一第一方向排成多行，且多行中的一第一行与一第二行之间的一第一行距，大于所述第二行与一第三行之间的第二行距，
多个所述电源焊球被区分为多个电源焊球组，多个所述接地焊球被区分为多个接地焊球组；其中，至少一所述接地焊球组包括两个所述接地焊球，并与至少一所述电源焊球组相邻，
其中，多个所述电源焊球组与多个所述接地焊球组沿着所述第一方向交替排列，且每两个所述电源焊球组之间设置其中一所述接地焊球组，
其中，一所述接地焊球组的两个所述接地焊球与相邻的一所述电源焊球组的所述电源焊球沿着一第二方向排成一列，所述接地焊球组的两个所述接地焊球之间的间距大于相邻的所述电源焊球与所述接地焊球之间的间距。
7.一种电路基板，其包括：
一叠层板体，其具有一第一表面以及一相反于所述第一表面的第二表面，其中，所述叠层板体包括至少一接地层以及一和所述接地层电性绝缘的电源层；以及
一焊垫阵列，其设置于所述第一表面，其中，所述焊垫阵列包括多个电性连接于所述电源层的电源焊垫，以及多个电性连接于所述接地层的接地焊垫，多个所述电源焊垫与多个所述接地焊垫共同位于所述第一表面的一第一预定区内，多个所述电源焊垫被区分为多个电源焊垫组，多个所述接地焊垫被区分为多个接地焊垫组；
其中，至少一所述接地焊垫组包括两个所述接地焊垫，并与其中一所述电源焊垫组相邻，且至少一所述接地焊垫组中的两个所述接地焊垫之间的间距，大于两相邻的所述电源焊垫与所述接地焊垫之间的间距，
其中，多个所述电源焊垫组与多个所述接地焊垫组沿着一第一方向交替排列，且每两个所述电源焊垫组之间设置其中一所述接地焊垫组，
其中，一所述接地焊垫组的两个所述接地焊垫与相邻的一所述电源焊垫组的所述电源焊垫沿着一第二方向排成一列，所述接地焊垫组的两个所述接地焊垫之间的间距大于相邻的所述电源焊垫与所述接地焊垫之间的间距。
8.根据权利要求7所述的电路基板，还进一步包括：
一导电柱阵列，其包括贯穿所述叠层板体的多个接地导电柱以及多个电源导电柱，其中，多个所述电源焊垫通过多个所述电源导电柱电性连接于所述电源层，多个接地焊垫通过多个所述接地导电柱电性连接于所述接地层，且多个所述电源导电柱与多个所述接地导电柱沿着一第一方向交替排列成多行，以及沿着所述第二方向交替排列成多列。
CN201910020010.4A 2019-01-09 2019-01-09 主控元件及电路基板 Active CN111430323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910020010.4A CN111430323B (zh) 2019-01-09 2019-01-09 主控元件及电路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910020010.4A CN111430323B (zh) 2019-01-09 2019-01-09 主控元件及电路基板

Publications (2)

Publication Number Publication Date
CN111430323A CN111430323A (zh) 2020-07-17
CN111430323B true CN111430323B (zh) 2021-12-10

Family

ID=71545618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910020010.4A Active CN111430323B (zh) 2019-01-09 2019-01-09 主控元件及电路基板

Country Status (1)

Country Link
CN (1) CN111430323B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609479A (zh) * 2014-11-14 2016-05-25 联发科技股份有限公司 具有电源/接地球垫阵列的印刷电路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612449B2 (en) * 2004-02-24 2009-11-03 Qualcomm Incorporated Optimized power delivery to high speed, high pin-count devices
US6992374B1 (en) * 2004-06-14 2006-01-31 Cisco Technology, Inc. Techniques for manufacturing a circuit board with an improved layout for decoupling capacitors
JPWO2009048154A1 (ja) * 2007-10-12 2011-02-24 日本電気株式会社 半導体装置及びその設計方法
TWI433614B (zh) * 2011-08-23 2014-04-01 Mstar Semiconductor Inc 製作於印刷電路板上的球柵陣列

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609479A (zh) * 2014-11-14 2016-05-25 联发科技股份有限公司 具有电源/接地球垫阵列的印刷电路板

Also Published As

Publication number Publication date
CN111430323A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
TWI677065B (zh) 電子裝置及電路基板
KR102666151B1 (ko) 반도체 패키지
JP4746770B2 (ja) 半導体装置
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
US7615708B2 (en) Arrangement of non-signal through vias and wiring board applying the same
KR102591624B1 (ko) 반도체 패키지
US8076588B2 (en) Multilayer wiring board
CN101527199B (zh) 电容器装置和电路
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
US6815621B2 (en) Chip scale package, printed circuit board, and method of designing a printed circuit board
JP2010192680A (ja) 半導体装置
US7791896B1 (en) Providing an embedded capacitor in a circuit board
JP2002299512A (ja) 半導体装置及びその製造方法
JP2022549662A (ja) 配線設計方法、配線構造、およびフリップチップ
TWI698157B (zh) 主控元件及電路基板
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
KR20010049422A (ko) 고주파 모듈
CN111430323B (zh) 主控元件及电路基板
US8728874B2 (en) Method and apparatus for low inductive design pattern
US20050184393A1 (en) Multilayer wiring board
CN110620101B (zh) 主控元件及电路基板
TWI763337B (zh) 封裝載板及應用其的晶片封裝結構
CN106549001B (zh) 具有再分布焊盘的半导体装置
US6945791B2 (en) Integrated circuit redistribution package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant