CN112616240A - 芯片基板及主板 - Google Patents

芯片基板及主板 Download PDF

Info

Publication number
CN112616240A
CN112616240A CN202011425511.XA CN202011425511A CN112616240A CN 112616240 A CN112616240 A CN 112616240A CN 202011425511 A CN202011425511 A CN 202011425511A CN 112616240 A CN112616240 A CN 112616240A
Authority
CN
China
Prior art keywords
chip
substrate
signal
protection device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011425511.XA
Other languages
English (en)
Inventor
逯永广
杨晓君
杜树安
钱晓峰
杨光林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011425511.XA priority Critical patent/CN112616240A/zh
Publication of CN112616240A publication Critical patent/CN112616240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295

Abstract

本发明提供一种芯片基板及主板，芯片基板包括：基板本体、芯片本体和静电防护器件；所述芯片本体和所述静电防护器件均与所述基板本体固定连接；所述基板本体设置有信号走线组，所述芯片本体与所述信号走线组电连接；所述静电防护器件与所述信号走线组电连接。本发明能够在提高芯片基板的防静电的能力的同时，还能够提高芯片基板的空间利用率。

Description

芯片基板及主板
技术领域
本发明涉及集成电路技术领域，尤其涉及一种芯片基板及主板。
背景技术
所有电子元器件或集成电路系统的过度电应力(EOS，Electrical Over Stress)破坏的主要元凶都是静电放电(ESD，Electrostatic Discharge)造成的。
现有的为解决电子元器件或集成电路系统的静电放电问题，都是采取在主板上加TVS二极管的方式去解决。但是，该方式容易产生一些问题，包括：
(1)单独的TVS(Transient Voltage Suppressor，瞬态二极管)器件会占用一部分主板空间，不利于产品小型化和集成化的发展趋势；
(2)单独的将TVS封装在主板的表面会带来一定的寄生参数，对高速信号传输产生不良影响。
发明内容
为解决上述问题，本发明提供的芯片基板及主板，通过将静电防护器件设置在基板本体上，能够在提高芯片基板的防静电的能力的同时，还能够提高芯片基板的空间利用率。
第一方面，本发明提供一种芯片基板，包括：基板本体、芯片本体和静电防护器件；
所述芯片本体和所述静电防护器件均与所述基板本体固定连接；
所述基板本体设置有信号走线组，所述芯片本体与所述信号走线组电连接；
所述静电防护器件与所述信号走线组电连接。
可选地，所述静电防护器件包括：接地引脚和第一信号引脚；
所述第一信号引脚与所述信号走线组电连接，所述接地引脚与所述基板本体内的接地层电连接。
可选地，所述基板本体包括：第一表面和第二表面；
所述第一表面和所述第二表面为所述基板本体相对的两个表面；
所述芯片本体和所述静电防护器件均位于所述第一表面上；
所述第二表面设置有第二信号引脚，所述第二信号引脚与所述信号走线组电连接。
可选地，所述基板本体开设有过孔，所述芯片本体、所述第一信号引脚和所述第二信号引脚均通过所述过孔与所述信号走线组电连接。
可选地，所述第二表面固定设置有第一焊接层，所述第二信号引脚与所述第一焊接层电连接。
可选地，所述信号走线组位于所述第一表面。
可选地，所述信号走线组位于所述第一表面和所述第二表面之间。
可选地，所述芯片本体和所述基板本体之间固定设置有第二焊接层，所述芯片本体通过所述第二焊接层与所述信号走线组电连接。
可选地，所述静电防护器件包括：瞬态二极管和/或静电释放二极管。
第二方面，本发明提供一种主板，包括：主板本体和如上任一项所述的芯片基板，所述基板本体与所述主板本体电连接。
本发明实施例提供的芯片基板及主板，通过将静电防护器件设置在基板本体上，能够在提高芯片基板的防静电的能力的同时，还能够提高芯片基板的空间利用率。
附图说明
图1为本申请一实施例的芯片基板的示意性结构图；
图2为本申请一实施例的静电防护器件的示意性结构图；
图3为本申请一实施例的静电防护器件的示意性结构图；
图4为本申请一实施例的将静电防护器件半透视的芯片基板的示意性结构图；
图5为本申请一实施例的将静电防护器件半透视的芯片基板的示意性结构图；
图6为本申请一实施例的将静电防护器件半透视的芯片基板的示意性结构图；
图7为本申请一实施例的将静电防护器件半透视的芯片基板的示意性结构图。
附图标记
1、芯片本体；2、基板本体；21、第一表面；22、第二表面；23、导通孔；24、基板过孔；25、PCB走线；3、静电防护器件；4、第一焊接层；5、第二焊接层；6、第二信号引脚；71、IO Pin；72、信号Pin；73、GND pin；74、接地层；75、信号线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种芯片基板，结合图1，该芯片基板包括：基板本体2、芯片本体1和静电防护器件3。
所述芯片本体1和所述静电防护器件3均与所述基板本体2固定连接；所述基板本体2设置有信号走线组，所述芯片本体1与所述信号走线组电连接；所述静电防护器件3与所述信号走线组电连接。
其中，所述静电防护器件3包括：瞬态二极管和/或静电释放二极管。所述静电防护器件3包括：接地引脚和第一信号引脚。所述第一信号引脚与所述信号走线组电连接，所述接地引脚与所述基板本体2内的接地层74电连接。
进一步的，所述基板本体2包括：第一表面21和第二表面22。其中，所述第一表面21和所述第二表面22为所述基板本体2相对的两个表面。在本实施例中，所述信号走线组位于所述第一表面21；所述第一表面21为基板本体2的TOP面，所述第二表面22为所述基板本体2的BOT(Bottom)面。
所述芯片本体1和所述静电防护器件3均位于所述第一表面21上。其中，所述芯片本体1和所述基板本体2之间固定设置有第二焊接层5，所述芯片本体1通过所述第二焊接层5与所述信号走线组电连接。
所述第二表面22设置有第二信号引脚6，所述第二信号引脚6与所述信号走线组电连接。所述第二表面22固定设置有第一焊接层4，所述第二信号引脚6与所述第一焊接层4电连接。所述芯片本体1和所述基板本体2之间固定设置有第一焊接层4，所述芯片本体1通过所述第一焊接层4与所述信号走线组电连接。在本实施例中，所述第一焊接层4和所述第二焊接层5均为均由焊球组成。
所述基板本体2开设有过孔，所述芯片本体1、所述第一信号引脚和所述第二信号引脚6均通过所述过孔与所述信号走线组电连接。所述基板本体2还开设有导通孔23，所述导通孔23为过孔，所述芯片本体1通过所述导通孔23与所述基板本体2内的导电层电连接。
在一种可选的实施例中，所述信号走线组位于所述第一表面21和所述第二表面22之间。为实现静电防护器件3与信号走线组的电连接，可通过在基板开设相应的连接孔进行实现。
通过将静电防护器件3设置在基板本体2上，不但提高了芯片基板的防静电的能力，同时还提高了芯片基板的空间利用率。
实施例二
在实施例一的基础上，结合图2和图4，本实施例提供一种芯片基板，包括：所述基板本体2和所述静电防护装置。其中，静电防护器件3包括：TVS和/或静电释放二极管。在本实施例中，所述静电防护装置为TVS。该TVS设置有两个Pin，分别为IO Pin71和GND Pin，即第一信号引脚和接地引脚；所述IO Pin71用于连接信号，GND Pin用于连接GND。
进一步的，所述基板本体2有4对信号线75，分别是3对数据线D2+/D2-、D1+/D1-、D0+/D0-和一对时钟线Clk+/Clk-；所述基板本体2还铺设有五组接地层74，即GND。五组接地层74与4对信号线75穿插排列，每组接地层74两端分别开设有GND过孔。所述信号线75、TVS和GND都位于所述基板本体2的第一表面21，信号线75直接和TVS的IO Pin71相连，TVS的GNDPin和GND相连，位于第一表面21的GND通过GND过孔和内层的GND相连。
实施例三
基于实施例二所提供的芯片基板，本实施例将信号线75走在内层，通过基板过孔24与静电防护器件3的焊盘和走线进行连接。
具体的，结合图5，PCB走线25在所述基板本体2的内层，TVS在TOP面，通过基板过孔24实现PCB走线25和TVS的IO Pin71相连，TVS的GND pin73通过铺铜和过孔与在所述基板本体2的内层GND相连。
实施例四
在实施例一的基础上，结合图3和图6，本实施例提供一种芯片基板，包括：所述基板本体2和所述静电防护装置。其中，静电防护器件3包括：TVS和/或静电释放二极管。在本实施例中，所述静电防护装置为TVS。该TVS设置有十个Pin，分别为信号Pin72和GND pin73，即第一信号引脚和接地引脚；所述信号Pin72用于连接信号，GND pin73用于连接GND。
其中有两对信号Pin72在表层分别与信号线75D2+/D2-、D1+/D1-相连，GND pin73通过铺铜和过孔与内层GND相连，另一个TVS以同样的方式接D2+/D2-、Clk+/Clk-。
实施例五
基于实施例四所提供的芯片基板，结合图7，本实施例将信号线75走在内层，通过基板过孔24与静电防护器件3的焊盘和走线进行连接。
具体的，PCB走线25在所述基板本体2的内层，TVS在TOP面，通过基板过孔24实现PCB走线25和TVS的第一信号引脚相连，TVS的接地引脚通过铺铜和过孔与在所述基板本体2的内层GND相连。
实施例六，本实施例提供一种主板，包括：主板本体和如上任一实施例所述的芯片基板，所述基板本体2通过第一焊接层4与所述主板本体电连接。
所述主板将静电防护器件3设置芯片基板上，不但提高了主板的防静电的能力，同时还提高了主板的空间利用率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种芯片基板，其特征在于，包括：基板本体、芯片本体和静电防护器件；
所述芯片本体和所述静电防护器件均与所述基板本体固定连接；
所述基板本体设置有信号走线组，所述芯片本体与所述信号走线组电连接；
所述静电防护器件与所述信号走线组电连接。
2.根据权利要求1所述的芯片基板，其特征在于，所述静电防护器件包括：接地引脚和第一信号引脚；
所述第一信号引脚与所述信号走线组电连接，所述接地引脚与所述基板本体内的接地层电连接。
3.根据权利要求2所述的芯片基板，其特征在于，所述基板本体包括：第一表面和第二表面；
所述第一表面和所述第二表面为所述基板本体相对的两个表面；
所述芯片本体和所述静电防护器件均位于所述第一表面上；
所述第二表面设置有第二信号引脚，所述第二信号引脚与所述信号走线组电连接。
4.根据权利要求3所述的芯片基板，其特征在于，所述基板本体开设有过孔，所述芯片本体、所述第一信号引脚和所述第二信号引脚均通过所述过孔与所述信号走线组电连接。
5.根据权利要求3所述的芯片基板，其特征在于，所述第二表面固定设置有第一焊接层，所述第二信号引脚与所述第一焊接层电连接。
6.根据权利要求3所述的芯片基板，其特征在于，所述信号走线组位于所述第一表面。
7.根据权利要求3所述的芯片基板，其特征在于，所述信号走线组位于所述第一表面和所述第二表面之间。
8.根据权利要求1所述的芯片基板，其特征在于，所述芯片本体和所述基板本体之间固定设置有第二焊接层，所述芯片本体通过所述第二焊接层与所述信号走线组电连接。
9.根据权利要求1所述的芯片基板，其特征在于，所述静电防护器件包括：瞬态二极管和/或静电释放二极管。
10.一种主板，其特征在于，包括：主板本体和如权利1至9任一项所述的芯片基板，所述基板本体与所述主板本体电连接。
CN202011425511.XA 2020-12-08 2020-12-08 芯片基板及主板 Pending CN112616240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011425511.XA CN112616240A (zh) 2020-12-08 2020-12-08 芯片基板及主板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011425511.XA CN112616240A (zh) 2020-12-08 2020-12-08 芯片基板及主板

Publications (1)

Publication Number Publication Date
CN112616240A true CN112616240A (zh) 2021-04-06

Family

ID=75229352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011425511.XA Pending CN112616240A (zh) 2020-12-08 2020-12-08 芯片基板及主板

Country Status (1)

Country Link
CN (1) CN112616240A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119159A1 (en) * 2002-10-23 2004-06-24 Makoto Takahashi Semiconductor device comprising ESD protection circuit for protecting circuit from being destructed by electrostatic discharge
CN101030572A (zh) * 2006-03-01 2007-09-05 瑞莹光电股份有限公司 发光二极管封装及其制造方法
US20100123217A1 (en) * 2008-11-14 2010-05-20 Infineon Technologies Ag Semiconductor device
CN102446870A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 具有静电放电及防电磁波干扰的封装件
CN210840183U (zh) * 2019-09-11 2020-06-23 广西中沛光电科技有限公司 一种防静电的fpc板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119159A1 (en) * 2002-10-23 2004-06-24 Makoto Takahashi Semiconductor device comprising ESD protection circuit for protecting circuit from being destructed by electrostatic discharge
CN101030572A (zh) * 2006-03-01 2007-09-05 瑞莹光电股份有限公司 发光二极管封装及其制造方法
US20100123217A1 (en) * 2008-11-14 2010-05-20 Infineon Technologies Ag Semiconductor device
CN102446870A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 具有静电放电及防电磁波干扰的封装件
CN210840183U (zh) * 2019-09-11 2020-06-23 广西中沛光电科技有限公司 一种防静电的fpc板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
何宏主编: "《电磁兼容设计与测试技术》", 31 May 2008, 北京：北京航空航天大学出版社 *
李海强著: "《LTE多模终端的关键技术及系统设计》", 30 November 2016, 北京：北京理工大学出版社 *

Similar Documents

Publication Publication Date Title
KR100616384B1 (ko) 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US7227247B2 (en) IC package with signal land pads
US7173329B2 (en) Package stiffener
US8120927B2 (en) Printed circuit board
US20050167811A1 (en) Module power distribution network
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
US7649723B2 (en) ESD protection substrate and integrated circuit utilizing the same
US20190069392A1 (en) Stacked transmission line
US9681554B2 (en) Printed circuit board
US9076698B2 (en) Flexible package-to-socket interposer
CN103545286A (zh) 线路基板、半导体封装结构及线路基板制作工艺
CN103517550A (zh) 印刷电路板和印刷布线板
CN112616240A (zh) 芯片基板及主板
CN110112113B (zh) 半导体封装件
TWI820697B (zh) 電子裝置
US7358607B2 (en) Substrates and systems to minimize signal path discontinuities
CN111315124A (zh) 电路板组件和电子设备
US20090032922A1 (en) Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus
TWI784574B (zh) 記憶體元件
EP1577945A2 (en) Module power distribution network
JP2007129122A (ja) 半導体装置
KR20110123033A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210406

RJ01 Rejection of invention patent application after publication