CN103517550A - 印刷电路板和印刷布线板 - Google Patents

印刷电路板和印刷布线板 Download PDF

Info

Publication number
CN103517550A
CN103517550A CN201310242305.9A CN201310242305A CN103517550A CN 103517550 A CN103517550 A CN 103517550A CN 201310242305 A CN201310242305 A CN 201310242305A CN 103517550 A CN103517550 A CN 103517550A
Authority
CN
China
Prior art keywords
terminal
power supply
pattern
group
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310242305.9A
Other languages
English (en)
Other versions
CN103517550B (zh
Inventor
星聪
山下展辉
村井裕典
逢坂徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103517550A publication Critical patent/CN103517550A/zh
Application granted granted Critical
Publication of CN103517550B publication Critical patent/CN103517550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开涉及印刷电路板和印刷布线板。在印刷布线板的表面层（200a）上，将被施加不同的DC电压的主电源图案（201～203）被设置在第二区域（R2）中。电源图案（211～213）被设置在表面层（200a）上，并且电源图案（211～213）从主电源图案（201～203）引至第一区域（R1）。电源图案（211～213）在第二区域（R2）中连接端子组（351～353）的电源端子。电源图案（211～213）在第一区域（R1）中连接端子组之间的电源端子。半导体封装的端子组（351～353）的电源端子（3211～3261、3212～3262、3213～3263）通过电源图案（211～213）与主电源图案（201～203）电连接。因此，减少电势波动并抑制放射噪声，并且减少印刷布线板的层数。

Description

印刷电路板和印刷布线板
技术领域
本发明涉及具有安装于印刷布线板上的半导体封装的印刷电路板和具有安装于其上的半导体封装的印刷布线板。
背景技术
近年来，伴随作为半导体封装的大规模集成（以下，称为“LSI”）的电流消耗的增加，由电源电势波动导致的LSI的误操作已是一种问题。
当LSI操作时，出现电势波动，该电势波动由LSI与电源电路之间的电源路径的阻抗和在电源路径上流动的电流的乘积确定。如果电源电势波动大，那么用于驱动LSI的电源电压变得短缺，使得误操作可能发生。此外，电源电势波动传播到与印刷电路板连接的电缆等，并且从作为天线的电缆等产生放射噪声而导致周边电子器件的误操作。
因此，需要减少LSI的电源电势波动并抑制其传播。作为减少电源电势波动的技术，存在减小LSI的电源路径的阻抗的技术。另外，作为减少电源电势波动的传播的技术，存在在高频范围中电气去耦合的去耦合技术。
常规上，作为减小LSI的电源路径的阻抗的技术，已知存在如下技术：通过在多个点处用多个电源图案将LSI的多个电源端子连接到主（main）电源图案来在LSI中的半导体元件与电源端子之间并联连接电源布线（日本专利申请公开No.2001-119110）。该并联效果可减少LSI的电源路径的阻抗从而减少电源电势波动。在日本专利申请公开No.2001-119110中，与电源电路连接的电源图案被设置在作为印刷布线板的内层设置的电源层上。另外，在印刷布线板的表面层上，形成有用于相互连接LSI的多个电源端子的电源图案。表面层上的电源图案与内层上的主电源图案通过通路相互连接。
近年来，已使用了用于LSI的多个电源，并且存在具有多个电源端子组以支持各单个DC电压的LSI。关于在其上安装这种类型的LSI的印刷布线板，有必要形成将被施加不同的DC电压的多个主电源图案。另一方面，为了降低成本，需要消除作为印刷布线板的内层的电源层并与信号布线图案一起在表面层上形成电源图案。
当对于多个电源端子形成从被施加不同的DC电压的多个主电源图案延伸的多个电源图案时，有必要形成使得主电源图案不会相交而被短路的布线。如在日本专利申请公开No.2001-119110中描述的那样，如果用于布置主电源图案的电源层被形成为印刷布线板的内层，那么能够形成使得主电源图案不会相交而被短路的布线。但是，如果电源图案与信号布线图案一起在印刷布线板的表面层上被形成，并且如果电源图案从LSI的周边区域到LSI的电源端子被形成，那么电源图案总是相交。因此，不能在表面层上将被施加不同的DC电压的LSI的电源端子与电源图案连接。因此，不能减少印刷布线板的层数。
发明内容
因此，本发明的目的是，当在印刷布线板上安装需要多个电源的LSI时，在减少电源电势波动并抑制放射噪声的同时减少印刷布线板的层数。
根据本发明的一方面的印刷电路板包括印刷布线板和安装在印刷布线板的表面层上的半导体封装。
印刷布线板包含：将被施加第一DC电压的第一主电源图案；将被施加与第一DC电压不同的第二DC电压的第二主电源图案；被形成在表面层上并与第一主电源图案电连接的第一电源图案；和被形成在表面层上并与第二主电源图案电连接的第二电源图案。
半导体封装包含：包含通过第一DC电压和第二DC电压驱动的半导体元件的主体部分；和与半导体元件电连接并在主体部分的周缘（circumferential）方向上通过间隔被布置以从主体部分向外突出的多个端子组。
多个端子组中的每一个包含：将通过第一电源图案被供给第一DC电压的第一电源端子和第二电源端子；将通过第二电源图案被供给第二DC电压的第三电源端子和第四电源端子，第三电源端子和第四电源端子被设置为夹着第一电源端子和第二电源端子。在多个端子组中的每一个中，第一到第四电源端子以第三电源端子、第一电源端子、第二电源端子和第四电源端子的次序被设置。
当表面层的与主体部分相对的区域被定义为第一区域并且表面层的第一区域以外的区域被定义为第二区域时，从第一主电源图案延伸的第一电源图案从第二区域引至第一区域，并被布线为连接多个端子组的第一电源端子和第二电源端子。从第二主电源图案延伸的第二电源图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接多个端子组的第三电源端子和第四电源端子。同一端子组中的第三电源端子和第四电源端子在第二区域中相互连接。多个端子组中的两个不同端子组中的一个端子组的第三电源端子和这两个不同端子组中的另一个端子组的第四电源端子在第一区域中相互连接。当从半导体封装的中心观察时，第二电源图案被设置在半导体封装的相对于第一电源图案的外周侧。
参照附图从示例性实施例的以下描述中，本发明的其它特征将变得清晰。
附图说明
图1是示出根据本发明的第一实施例的印刷电路板的示意性结构的平面图。
图2A和图2B是示出根据第一实施例的LSI的示意性结构的概念图。
图3是根据第一实施例的LSI的附近的印刷布线板的平面图。
图4是根据第一实施例的印刷电路板的等价电路图。
图5是根据本发明的第二实施例的LSI的附近的印刷布线板的平面图。
图6是根据本发明的第三实施例的LSI的附近的印刷布线板的平面图。
图7是根据本发明的第四实施例的LSI的附近的印刷布线板的平面图。
图8是根据本发明的第五实施例的LSI的附近的印刷布线板的平面图。
图9是根据本发明的第六实施例的LSI的附近的印刷布线板的平面图。
图10是根据本发明的第七实施例的LSI的附近的印刷布线板的平面图。
图11是根据本发明的第八实施例的LSI的附近的印刷布线板的平面图。
图12是根据本发明的第九实施例的LSI的附近的印刷布线板的平面图。
具体实施方式
以下，参照附图详细描述本发明的实施例。
（第一实施例）
图1是示出根据本发明的第一实施例的印刷电路板的示意性结构的平面图。图1所示的印刷电路板100包括印刷布线板200、安装于印刷布线板200的另一层200a上的作为半导体封装的LSI300、以及安装于表面层200a上并向LSI300供给电力的电源电路400。
LSI300是需要多个电源的LSI，即，当施加多个不同的DC电压时操作的LSI。电源电路400供给多个不同的DC电压。
通过设置在印刷布线板200的表面层200a上的作为导体图案的第一到第三主电源图案201～203，电连接LSI300和电源电路400。电源电路400通过主电源图案201～203向LSI300施加多个不同的DC电压，以使LSI300操作。在印刷布线板200的表面层200a上，设置有与LSI300电连接的信号布线图案（未示出）。这里，本发明中的主电源图案表示，为了抑制当从源电源向LSI供给电源电压时的电源电压降而形成为具有小的电感的布线图案。相反，电源图案表示，用于连接主电源图案与LSI等的具有大的电感的布线图案。因此，一般的主电源图案具有比电源图案的布线宽度大的布线宽度，并且还具有比电源图案的区域大的区域。
图2A和图2B是示出LSI的示意性结构的解释性示图。图2A是省略密封树脂的上半部的LSI的平面图，图2B是LSI的断面图。在第一实施例中，LSI300是四方平坦封装（QFP）类型的半导体封装。
如图2B所示，LSI300包含半导体芯片（半导体元件）301、用于支撑半导体芯片301的裸片（die）焊盘302和用于密封半导体芯片301的密封树脂303。半导体芯片301、裸片焊盘302和密封树脂303构成主体部分310。
平面图中的主体部分310的形状（从与主体部分的平面垂直的方向观察到的形状）是多边形，例如，如图2A所示，该多边形为正方形或矩形。
LSI300包含从主体部分310的侧面310a向外突出的多个端子（引线）320。这些端子320在主体部分310的周缘方向上通过间隔被布置。在第一实施例中，这些端子320在主体部分310的边上在周缘方向上以预定的间隔被布置，并且在主体部分310的角部中不存在端子。
半导体芯片301包含在其顶面上形成的多个电极焊盘304。电极焊盘304中的每一个和端子320中的每一个通过金属导线305被电连接。因此，半导体芯片301和端子320被电连接。
在第一实施例中，这多个端子320包含具有多个（在图2A和图2B中为六个）电源端子的多个端子组351、352和353。换句话说，LSI300包含具有多个电源端子的多个端子组。具体地，端子组351、352和353中的每一个具有第一到第六电源端子321～326。另外，多个端子320包含第七到第九电源端子327、328和329。
端子组351、352和353在主体部分310的周缘方向上通过间隔被布置。具体而言，端子组351、352和353被分别布置在矩形主体部分310的四个边之中的三个边中。电源端子327、328和329被布置在矩形主体部分310的四个边之中的剩余的一个边中。在这多个端子320之中，除了端子组351、352和353以及电源端子327、328和329以外的其它端子是信号端子、接地端子、或者用于与电源端子327、328和329的电压不同的电压的电源端子。
在端子组351与端子组352之间，布置有作为电源端子以外的端子的信号端子或接地端子。并且，在端子组352与端子组353之间，布置有作为电源端子以外的端子的信号端子或接地端子。
半导体芯片301在被施加两种或更多种类型的DC电压时操作，在第一实施例中DC电压为三种类型的DC电压（例如，1.0V、1.8V和3.3V）。端子组351、352和353中的每一个的第一电源端子321和第二电源端子322被供给相同的DC电压（例如，1.0V）。端子组351、352和353中的每一个的第三电源端子323和第四电源端子324被供给相同的DC电压（例如，1.8V）。端子组351、352和353中的每一个的第五电源端子325和第六电源端子326被供给相同的DC电压（例如，3.3V）。并且，在电源端子321与322、电源端子323与324、以及电源端子325与326之间，供给不同的DC电压。并且，向电源端子327、328和329供给不同的DC电压。换句话说，半导体芯片301在电源端子321、322和327被供给例如1.0V DC电压、电源端子323、324和328被供给例如1.8V DC电压、并且电源端子325、326和329被供给例如3.3V DC电压时进行操作。
在端子组351～353中，电源端子323和电源端子324被设置为夹着电源端子321和322，而电源端子325和电源端子326被设置为夹着电源端子323和324（以及电源端子321和322）。这些电源端子321～326在第一实施例中被连续地布置，但是可以将其它端子（例如，信号端子）设置在这些端子之间。但是，在所有的端子组351～353中，需要以相同的次序布置电源端子321～326。
图3是根据本发明的第一实施例的LSI的附近的印刷布线板的平面图。如上所述，印刷布线板200包含布置在表面层200a上的多个（三个）主电源图案201、202和203。主电源图案201～203从电源电路400被施加三种不同类型的DC电压（例如，1.0V、1.8V和3.3V）。
在该印刷布线板200的表面层200a上，与LSI300的主体部分310相对的区域被称为第一区域R1，第一区域以外的区域被称为第二区域R2。第一区域R1是LSI300的主体部分310在印刷布线板200的表面层200a上的投影区域。由于主体部分310在平面图中是诸如正方形的多边形，因此第一区域R1是诸如正方形的多边形。
主电源图案201、202和203在第二区域R2中被布线。并且，作为印刷布线板200的内层，设置有主接地图案被形成在其上的接地层。不总是有必要在印刷布线板200的表面层上形成主电源图案201、202和203，并且能够在不同的布线层上形成主电源图案201、202和203。
印刷布线板200在表面层200a上包含电源图案211，电源图案211被布线为连接端子组351、352和353的电源端子321和322以及电源端子327。在印刷布线板200的表面层200a上，形成有用于安装LSI300的端子组351的电源端子321和322的连接盘（land）3211和3221。类似地，形成有用于安装端子组352的电源端子321和322的连接盘3212和3222。形成有用于安装端子组353的电源端子321和322的连接盘3213和3223。该电源图案211是与主电源图案201电连接、并依次以单笔划的方式连接连接盘3211、3221、3212、3222、3213和3223的导体图案。因此，电源图案211将多个端子组351、352和353的电源端子321和322以及电源端子327与主电源图案201电连接。
印刷布线板200在表面层200a上包含电源图案212，电源图案212被布线为连接端子组351、352和353的电源端子323和324以及电源端子328。在印刷布线板200的表面层200a上，形成有用于安装LSI300的端子组351的电源端子323和324的连接盘3231和3241。类似地，形成有用于安装端子组352的电源端子323和324的连接盘3232和3242。形成有用于安装端子组353的电源端子323和324的连接盘3233和3243。该电源图案212是与主电源图案202电连接、并依次以单笔划的方式连接连接盘3231、3241、3232、3242、3233和3243的导体图案。因此，电源图案212将多个端子组351、352和353的电源端子323和324以及电源端子328与主电源图案202电连接。
印刷布线板200在表面层200a上包含电源图案213，电源图案213被布线为连接端子组351、352和353的电源端子325和326以及电源端子329。在印刷布线板200的表面层200a上，形成有用于安装LSI300的端子组351的电源端子325和326的连接盘3251和3261。类似地，形成有用于安装端子组352的电源端子325和326的连接盘3252和3262。形成有用于安装端子组353的电源端子325和326的连接盘3253和3263。该电源图案213是与主电源图案203电连接、并依次以单笔划的方式连接连接盘3251、3261、3252、3262、3253和3263的导体图案。因此，电源图案213将多个端子组351、352和353的电源端子325和326以及电源端子329与主电源图案203电连接。
在第一实施例中，电源图案211通过第一区域R1的角部C1从主电源图案201（第一主电源图案）引至第一区域R1。然后，电源图案211在第二区域R2中连接端子组351、352和353的电源端子321和电源端子322。换句话说，电源图案211在第二区域R2中连接与端子组351对应的连接盘组的连接盘3211和连接盘3221、与端子组352对应的连接盘组的连接盘3212和连接盘3222、以及与端子组353对应的连接盘组的连接盘3213和连接盘3223。另外，电源图案211在第一区域R1中连接设置在两个相邻的端子组351与352之间的电源端子321和电源端子322。换句话说，电源图案211在第一区域R1中连接与端子组351对应的连接盘组的连接盘3211和与端子组352对应的连接盘组的连接盘3222。另外，电源图案211在第一区域R1中连接两个相邻的端子组352和353的电源端子321和电源端子322。换句话说，电源图案211在第一区域R1中连接与端子组352对应的连接盘组的连接盘3212和与端子组353对应的连接盘组的连接盘3223。并且，电源图案211在第一区域R1中连接与端子组353对应的连接盘组的连接盘3213和与电源端子327对应的连接盘。
在这种情况下，电源图案211被形成为以单笔划的方式连接主电源图案201与电源端子327、以及电源图案201与端子组351、352和353的电源端子321和322。换句话说，LSI300的电源端子321、322和327被布置为使得以单笔划的方式形成电源图案211。在第一实施例中，主电源图案201和电源图案211被一体化形成为单个连续导体图案。
并且，当从LSI300的中心观察时，电源图案212在印刷布线板200的表面层200a上在电源图案211的外周侧被布线。电源图案212通过第一区域R1的角部C1从主电源图案202引至第一区域R1。然后，电源图案212在第二区域R2中连接端子组351、352和353的电源端子323和电源端子324以跨过电源端子321和322。换句话说，电源图案212在第二区域R2中连接与端子组351对应的连接盘3231和连接盘3241、与端子组352对应的连接盘3232和连接盘3242、以及与端子组353对应的连接盘3233和连接盘3243。另外，电源图案212在第一区域R1中连接设置在两个相邻的端子组351和352之间的电源端子323和电源端子324。换句话说，电源图案212在第一区域R1中连接与端子组351对应的连接盘组的连接盘3231和与端子组352对应的连接盘组的连接盘3242。另外，电源图案212在第一区域R1中连接两个相邻的端子组352和353的电源端子323和电源端子324。换句话说，电源图案212在第一区域R1中连接与端子组352对应的连接盘组的连接盘3232和与端子组353对应的连接盘组的连接盘3243。并且，电源图案212在第一区域R1中连接与端子组353对应的连接盘组的连接盘3233和电源端子328。
在这种情况下，电源图案212被形成为以单笔划的方式从主电源图案202（第二主电源图案）到电源端子328连接端子组351、352和353的电源端子323和324。换句话说，LSI300的电源端子323、324和328被布置为使得以单笔划的方式形成电源图案212。在第一实施例中，主电源图案202和电源图案212被一体化形成为单个连续导体图案。
另外，当从LSI300的中心观察时，电源图案213在印刷布线板200的表面层200a上在电源图案212的外周侧被布线。电源图案213通过第一区域R1的角部C1从主电源图案203引至第一区域R1。然后，电源图案213在第二区域R2中连接端子组351、352和353的电源端子325和电源端子326以跨过电源端子323和324（以及电源端子321和322）。换句话说，电源图案213在第二区域R2中连接与端子组351对应的连接盘3251和连接盘3261、与端子组352对应的连接盘3252和连接盘3262、以及与端子组353对应的连接盘3253和连接盘3263。另外，电源图案213在第一区域R1中连接设置在两个相邻的端子组351和352之间的电源端子325和电源端子326。换句话说，电源图案213在第一区域R1中连接与端子组351对应的连接盘组的连接盘3251和与端子组352对应的连接盘组的连接盘3262。另外，电源图案213在第一区域R1中连接两个相邻的端子组352和353的电源端子325和电源端子326。换句话说，电源图案213在第一区域R1中连接与端子组352对应的连接盘组的连接盘3252和与端子组353对应的连接盘组的连接盘3263。并且，电源图案213在第一区域R1中连接与端子组353对应的连接盘组的连接盘3253和电源端子329。
在这种情况下，电源图案213被形成为以通过单笔划的方式连接端子组351、352和353的电源端子325和326这样的方式连接主电源图案203（第三主电源图案）和电源端子329。换句话说，LSI300的电源端子325、326和329被布置为使得以单笔划的方式形成电源图案213。在第一实施例中，主电源图案203和电源图案213被一体化形成为单个连续导体图案。
如上所述，多个主电源图案201～203和多个电源图案211～213在不相交的情况下被形成在同一表面层200a上。因此，可以消除作为印刷布线板200的内层的电源层，并由此可减少印刷布线板200的层数。
虽然在第一实施例中没有示出，但是，去耦合电容器被设置在接地图案（未示出）与端子组351～353的电源端子321～326和电源端子327～329中的每一个之间。
图4示出根据本发明的第一实施例的印刷电路板的一个电源布线的等价电路。这里，Rpkg代表金属导线305的寄生电阻，Lpkg代表金属导线305的寄生电感，Rpcb代表电源图案213的寄生电阻，Lpcb代表电源图案213的寄生电感。另外，Lcap代表去耦合电容器（未示出）的寄生电感。另外，I代表流过金属导线305的电流。
当ΔV代表电源电压波动时，ΔV＝（Rpcb+Rpkg）×I+（Lcap+Lpkg）×dI/dt成立。可通过经由在多个点处将LSI300的多个金属导线305连接到电源图案213而获得的并联效果，来减少阻抗即Rpkg、Lcap和Lpkg。因此，可减小电源电压波动ΔV。由于电阻Rpcb比电阻Rpkg小并具有较小的贡献，因此电阻Rpcb对电源电压波动ΔV的影响很小。
另外，放射噪声EMI与Lcap/Lpcb×I成比例。由于可通过并联效果来减小Lcap，因此可以减少放射噪声EMI。并且，可通过电源图案213的布线宽度或布线长度来调整Lpcb。具体地，当电源图案213较细且较长时，可以增大对于高频电流的电感。换句话说，可以获得对于高频电流的去耦合效果。
虽然上面描述了电源图案213，但是相同的描述可适用于电源图案211和212。
如上所述，在第一实施例中，电源电势波动被减小并且放射噪声被抑制，同时主电源图案201～203和电源图案211～213可在表面层200a上被布线。因此，可以减少印刷布线板200的层数。
（第二实施例）
下面，描述根据本发明的第二实施例的印刷电路板。图5是根据本发明的第二实施例的LSI的附近的印刷布线板的平面图。在第二实施例中，与第一实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第一实施例中，描述了如图3所示的那样以单笔划的方式形成第一电源图案211的情况。但是，本发明不限于此，并且如图5所示，可以不以单笔划的方式形成电源图案211A。
在第二实施例中，LSI300A包含作为多个端子组的两个端子组351A和352A。端子组351A包含一个电源端子321A，该电源端子321A被施加与施加到其它电源端子323～326的DC电压不同的DC电压。端子组352A包含一个电源端子321A，该电源端子321A被施加与施加到其它电源端子323～326的DC电压不同的DC电压。在图5中，用于安装端子组351A的电源端子321的连接盘是321A1，用于安装端子组352A的电源端子321的连接盘是321A2。在第二实施例中，第一电源端子的数量减少为比第一实施例的少。
电源图案211A在表面层200a上从第一主电源图案201引至第一区域R1，并被布线为连接端子组351A和352A的电源端子321A。在第二实施例中，电源图案211A在第一区域R1中被布线为分支到各单个电源端子321A。通过该电源图案211A，多个端子组351A和352A的电源端子321A与主电源图案201电连接。
如上所述，同样在第二实施例中，电源电势波动被减小并且放射噪声被抑制，同时主电源图案201～203和电源图案211A～213可在表面层200a上被布线。因此，可以减少印刷布线板的层数。
（第三实施例）
下面，描述根据本发明的第三实施例的印刷电路板。图6是根据本发明的第三实施例的LSI的附近的印刷布线板的平面图。在第三实施例中，与第一实施例和第二实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第一实施例中，描述了如图3所示的那样电源图案211～213通过第一区域R1的一个角部C1被布线的情况。但是，电源图案211～213可通过多个角部中的任一个被布线。
在第三实施例中，如图6所示，印刷布线板包含在表面层200a上布置于第二区域R2中并且从电源电路被施加不同的DC电压的第一到第三主电源图案201B、202和203。第一主电源图案201B被布线为延伸到第一区域R1的角部C2的附近。第二主电源图案202和第三主电源图案203被布线为延伸到第一区域R1的与角部C2不同的角部C1的附近。然后，电源图案211B通过第一区域R1的角部C2从主电源图案201B引至第一区域R1。另外，电源图案212和213通过第一区域R1的角部C1从主电源图案202和203引至第一区域R1。换句话说，第一电源图案和第二电源图案分别通过不同的角部C1和C2被布线。
以这种方式，电源图案212和213在从主电源图案202和203接近第一区域R1的方向上被布线，电源图案211B在从主电源图案201B接近第一区域R1的方向上被布线。电源图案211B以及电源图案212和213具有不同的接近方向，并由此从两个方向被供给电力。虽然为了简化描述在第三实施例中接近方向是两个方向，但是接近方向可以是三个或更多个方向。
另外，在第一实施例中，描述了主接地图案被设置在内层上的情况。在第三实施例中，印刷布线板包括设置在表面层200a上的第二区域R2中的主接地图案221和222。主接地图案221和222是与电源电路的接地端子连接的导体图案。
在第三实施例中，主接地图案221被布线为从电源电路延伸到第一区域R1的角部C2的附近，主接地图案222被布线为从电源电路延伸到第一区域R1的与角部C2不同的角部C1的附近。
LSI300B包含作为多个端子组的两个端子组351B和352B，并且与第一实施例类似，端子组351B和352B具有电源端子321～326。并且，在第三实施例中，端子组351B包含接地端子361～364，端子组352B包含接地端子361～364。
第一接地端子361被设置在第一电源端子321与第三电源端子323之间，而第二接地端子362被设置在第二电源端子322与第四电源端子324之间。另外，第三接地端子363被设置在第三电源端子323与第五电源端子325之间，而第四接地端子364被设置在第四电源端子324与第六电源端子326之间。
印刷布线板在表面层200a上包含接地图案231，接地图案231被布线为连接端子组351B的接地端子361被安装到的连接盘3611、端子组351B的接地端子362被安装到的连接盘3621、端子组352B的接地端子361被安装到的连接盘3612、以及端子组352B的接地端子362被安装到的连接盘3622。该接地图案231是与主接地图案221电连接的导体图案。多个端子组351B和352B的接地端子361和362通过接地图案231与主接地图案221电连接。
另外，印刷布线板在表面层200a上包含接地图案232，接地图案232被布线为连接端子组351B的接地端子363被安装到的连接盘3631、端子组351B的接地端子364被安装到的连接盘3641、端子组352B的接地端子363被安装到的连接盘3632、以及端子组352B的接地端子364被安装到的连接盘3642。该接地图案232是与主接地图案222电连接的导体图案。多个端子组351B和352B的接地端子363和364通过接地图案232与主接地图案222电连接。
在第三实施例中，接地图案231被布线于电源图案211B与电源图案212之间。接地图案231通过第一区域R1的角部C2从主接地图案221引至第一区域R1。然后，接地图案231在第二区域R2中连接端子组351B和352B的接地端子361和接地端子362，同时跨过电源端子321和322。换句话说，接地图案231连接端子组351B的接地端子361被安装到的连接盘3611、端子组351B的接地端子362被安装到的连接盘3621、端子组352B的接地端子361被安装到的连接盘3612、以及端子组352B的接地端子362被安装到的连接盘3622。另外，接地图案231在第一区域R1中连接设置在两个相邻的端子组351B与352B之间的接地端子361和接地端子362。换句话说，接地图案231在第一区域R1中连接端子组351B的接地端子361被安装到的连接盘3611和端子组352B的接地端子362被安装到的连接盘3622。
以这种方式，在第三实施例中，接地图案231被形成为以单笔划的方式连接主接地图案221与端子组351B和352B的接地端子361和362。换句话说，LSI300B的接地端子361和362被布置为使得以单笔划的方式形成接地图案231。并且，在第三实施例中，主接地图案221和接地图案231被一体化形成为单个连续导体图案。
另外，接地图案232被布线于电源图案212与电源图案213之间。接地图案232通过第一区域R1的角部C1从主接地图案222引至第一区域R1。然后，接地图案232在第二区域R2中连接端子组351B和352B的接地端子363和接地端子364，同时跨过电源端子323和324（以及电源端子321和322及接地端子361和362）。换句话说，接地图案232在第二区域R2中连接端子组351B的连接盘3631和连接盘3641以及端子组352B的连接盘3632和连接盘3642。另外，接地图案232在第一区域R1中连接设置在两个相邻的端子组351B和352B之间的接地端子363和接地端子364。换句话说，接地图案232在第一区域R1中连接端子组351B的接地端子363被安装到的连接盘3631和端子组352B的接地端子364被安装到的连接盘3642。
如上所述，在第三实施例中，接地图案232被形成为以单笔划的方式连接主接地图案222与端子组351B和352B的接地端子363和364。换句话说，LSI300B的接地端子363和364被布置为使得以单笔划的方式形成接地图案232。在第三实施例中，主接地图案222和接地图案232被一体化形成为单个连续导体图案。
在第三实施例中，电容器组371和电容器组372被安装于第二区域R2中，电容器组371和电容器组372包含连接在电源图案211B、212和213与接地图案231和232之间的多个电容器。具体地，在端子组351B和352B中，电容器被连接在电源端子321与接地端子361之间、电源端子322与接地端子362之间、以及电源端子323和接地端子361之间。另外，在端子组351B和352B中，电容器被连接在电源端子324与接地端子362之间、电源端子323与接地端子363之间、以及电源端子324与接地端子364之间。另外，电容器被连接在电源端子325与接地端子363之间以及电源端子326与接地端子364之间。为了简化描述，在第三实施例中设置两个电容器组371和372，但是可以有两个或更多个电容器组。
如上所述，主接地图案221和222以及接地图案231和232在不相交的情况下被设置在同一表面层200a上。因此，可以消除作为印刷布线板的内层的接地层，并由此可以减少印刷布线板的层数。
特别地，在第三实施例中，由于在表面层200a上设置电源布线201B～203和211B～213、接地布线221、222、231和232、以及信号布线（未示出），因此印刷布线板可以是具有单个层的单侧板。
另外，电容器组371和372可被设置在LSI300B的电源端子的附近，由此可提高由于LSI300B的瞬时电流引入（sink）而导致的电势波动抑制效果。如上所述，除了第一实施例的效果以外，还能够进一步提高电势波动抑制效果。
（第四实施例）
下面，描述根据本发明的第四实施例的印刷电路板。图7是根据本发明的第四实施例的LSI的附近的印刷布线板的平面图。在第四实施例中，与第一到第三实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第一实施例中，描述了电源图案211～213如图3所示的那样通过第一区域R1的角部C1被布线的情况。在第四实施例中，描述电源图案211C～213C如图7所示的那样通过第一区域R1的边S1被布线的情况。
在第四实施例中，印刷布线板在表面层200a上包含被设置在第二区域R2中的第一主电源图案201C、第二主电源图案202C和第三主电源图案203C。主电源图案201C、202C和203C被布线为从电源电路延伸到第一区域R1的边S1的附近。主电源图案201C、202C和203C从电源电路被施加不同的DC电压。
LSI300C包含端子组以外的、与半导体元件电连接并从主体部分向外突出的三个电源端子381～383。电源端子381～383与主电源图案201C、202C和203C电连接，并从主电源图案201C、202C和203C被供给不同的DC电压。
印刷布线板在表面层200a上包含第一电源图案211C，第一电源图案211C被布线为连接端子组351和352的第一电源端子321和第二电源端子322。该电源图案211C是与主电源图案201C电连接的导体图案，并且多个端子组351和352的电源端子321和322通过电源图案211C与主电源图案201C电连接。
该电源图案211C通过第一区域R1的边S1从主电源图案201C引至第一区域R1。在这种情况下，电源图案211C与电源端子381电连接。以这种方式，电源图案211C通过电源端子381引至第一区域R1。因此，不必改变端子间距离来布线电源图案211C。并且，电源图案211C在端子组351和352中的连接结构以及电源图案211C在端子组之间的连接结构与第一实施例中的电源图案211的相同。
另外，印刷布线板在表面层200a上包含第二电源图案212C，第二电源图案212C被布线为连接端子组351的第三电源端子323被安装到的连接盘3231、端子组351的第四电源端子324被安装到的连接盘3241、端子组352的第三电源端子323被安装到的连接盘3232、以及端子组352的第四电源端子324被安装到的连接盘3242。该电源图案212C是与主电源图案202C电连接的导体图案，并且多个端子组351和352的电源端子323和324通过电源图案212C与主电源图案202C电连接。
该电源图案212C通过第一区域R1的边S1从主电源图案202C引至第一区域R1。在这种情况下，电源图案212C与电源端子382电连接。以这种方式，电源图案212C通过电源端子382引至第一区域R1。因此，不必改变端子间距离来布线电源图案212C。并且，电源图案212C在端子组351和352中的连接结构以及电源图案212C在端子组之间的连接结构与第一实施例中的电源图案212的相同。
另外，印刷布线板在表面层200a上包含第三电源图案213C，第三电源图案213C被布线为连接端子组351的第五电源端子325被安装到的连接盘3251、端子组351的第六电源端子326被安装到的连接盘3261、端子组352的第五电源端子325被安装到的连接盘3252、以及端子组352的第六电源端子326被安装到的连接盘3262。该电源图案213C是与主电源图案203C电连接的导体图案，并且多个端子组351和352的电源端子325和326通过电源图案213C与主电源图案203C电连接。
该电源图案213C通过第一区域R1的边S1从主电源图案203C引至第一区域R1。在这种情况下，电源图案213C与电源端子383电连接。以这种方式，电源图案213C通过电源端子383引至第一区域R1。因此，不必改变端子间距离来布线电源图案213C。并且，电源图案213C在端子组351和352中的连接结构以及电源图案213C在端子组之间的连接结构与第一实施例中的电源图案213的相同。
在第四实施例中，电源图案211C被形成为以单笔划的方式连接主电源图案201C与端子组351和352的电源端子321和322。换句话说，LSI300C的电源端子321和322被布置为使得以单笔划的方式形成电源图案211C。
另外，电源图案212C被形成为以单笔划的方式连接主电源图案202C与端子组351和352的电源端子323和324。换句话说，LSI300C的电源端子323和324被布置为使得以单笔划的方式形成电源图案212C。
另外，电源图案213C被形成为以单笔划的方式连接主电源图案203C与端子组351和352的电源端子325和326。换句话说，LSI300C的电源端子325和326被布置为使得以单笔划的方式形成电源图案213C。
在第四实施例中，主电源图案201C和电源图案211C被一体化形成为单个连续导体图案。类似地，主电源图案202C和电源图案212C被一体化形成为单个连续导体图案，并且主电源图案203C和电源图案213C被一体化形成为单个连续导体图案。
如上所述，在第四实施例中，电源电势波动被减小并且放射噪声被抑制，同时主电源图案201C～203C和电源图案211C～213C可在表面层200a上被布线。因此，可以减少印刷布线板的层数。
（第五实施例）
下面，描述根据本发明的第五实施例的印刷电路板。图8是根据本发明的第五实施例的LSI的附近的印刷布线板的平面图。在第五实施例中，与第一到第四实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第四实施例中，描述了如图7所示的那样以单笔划的方式形成电源图案211C的情况。但是，本发明不限于此，并且如图8所示，可以不以单笔划的方式形成电源图案211D。
在第五实施例中，LSI300D包含作为多个端子组的两个端子组351A和352A。LSI300D的端子组351A和352A均包含一个电源端子321A，该电源端子321A被施加与施加到其它电源端子323～326的DC电压不同的DC电压。这里，当电源端子321A是第一电源端子时，第一电源端子的数量在第五实施例中被减少到比第四实施例中的小。
电源图案211D在表面层200a上从主电源图案201C引至第一区域R1，并被布线为连接端子组351A和352A的电源端子321A。在第五实施例中，电源图案211D在第一区域R1中被布线为分支到各单个电源端子321A。通过该电源图案211D，多个端子组351A和352A的电源端子321A与主电源图案201C电连接。
如上所述，同样在第五实施例中，电源电势波动被减小并且放射噪声被抑制，同时第一到第三主电源图案201C～203C和第一到第三电源图案211D～213C可在表面层200a上被布线。因此，可以减少印刷布线板的层数。
（第六实施例）
下面，描述根据本发明的第六实施例的印刷电路板。图9是根据本发明的第六实施例的LSI的附近的印刷布线板的平面图。在第六实施例中，与第一到第五实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第四实施例中，如图7所示，描述了第一到第三电源图案211C～213C通过第一区域R1的边S1被布线的情况。但是，第一到第三电源图案211C～213C可通过第一区域R1的多个边中的任一个被布线。
在第六实施例中，印刷布线板在表面层200a上包含设置在第二区域R2中的第一、第二和第三主电源图案201C、202E和203C。主电源图案201C和203C被布线为从电源电路延伸到第一区域R1的边S1的附近。并且，主电源图案202E被布线为从电源电路延伸到第一区域R1的边S2的附近，边S2与第一区域R1的边S1不同。主电源图案201C、202E和203C从电源电路被施加不同的DC电压。
LSI300E包含与半导体元件电连接并从主体部分向外突出的三个电源端子381、382E和383。
电源端子381、382E和383与第一、第二和第三主电源图案201C、202E和203C电连接，并且从主电源图案201C、202E和203C被供给不同的DC电压。
印刷布线板在表面层200a上包含电源图案212E，电源图案212E被布线为连接与端子组351对应的连接盘组的连接盘3231和3241以及与端子组352对应的连接盘组的连接盘3232和3242。该电源图案212E是与主电源图案202E电连接的导体图案，并且多个端子组351和352的电源端子323和324通过电源图案212E与主电源图案202E电连接。
该电源图案212E通过第一区域R1的与边S1不同的边S2从主电源图案202E引至第一区域R1。在这种情况下，电源图案212E与电源端子382E电连接。以这种方式，电源图案212E通过电源端子382E引至第一区域R1。因此，不必改变端子间距离来布线电源图案212E。并且，电源图案212E在端子组351和352中的连接结构以及电源图案212E在端子组之间的连接结构与第四实施例中的电源图案212C的相同。
以这种方式，电源图案211C和213C从主电源图案201C和203C接近第一区域R1的方向与电源图案212E从主电源图案202E接近第一区域R1的方向不同，并由此在两个方向上供给电力。为了简化描述，在第六实施例中将两个方向例示为接近方向，但是可以使用三个或更多个方向。
如上所述，在第六实施例中，电源电势波动被减小并且放射噪声被抑制，同时主电源图案201C、202E和203C以及电源图案211C、212E和213C可在表面层200a上被布线。因此，可以减少印刷布线板的层数。
（第七实施例）
下面，描述根据本发明的第七实施例的印刷电路板。图10是根据本发明的第七实施例的LSI的附近的印刷布线板的平面图。在第七实施例中，与第一到第六实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第六实施例中，描述了在内层上设置主接地图案的情况。在第七实施例中，印刷布线板在表面层200a上包含设置在第二区域R2中的主接地图案221F和222F。主接地图案221F和222F是与电源电路的接地端子连接的导体图案。
在第七实施例中，主接地图案221F和222F被布线为从电源电路延伸到第一区域R1的边S1的附近。
LSI300F包含作为多个端子组的两个端子组351B和352B。与第六实施例类似，端子组351B和352B均包含电源端子321～326和接地端子361～364。另外，在第七实施例中，LSI300F包含与半导体元件电连接并从主体部分向外突出的、端子组以外的三个电源端子381～383以及两个接地端子391和392。
接地端子391被设置在电源端子381和电源端子382之间，而接地端子392被设置在电源端子382和电源端子383之间。
印刷布线板在表面层200a上包含接地图案231F，接地图案231F布线为连接端子组351B的接地端子361被安装到的连接盘3611、接地端子362被安装到的连接盘3621、端子组352B的接地端子361被安装到的连接盘3612、接地端子362被安装到的连接盘3622、以及接地端子391被安装到的连接盘。该接地图案231F是与主接地图案221F电连接的导体图案。接地端子391以及多个端子组351B和352B的接地端子361和362通过接地图案231F与主接地图案221F电连接。
该接地图案231F通过第一区域R1的边S1从主接地图案221F引至第一区域R1。在这种情况下，接地图案231F与接地端子391电连接。以这种方式，接地图案231F通过接地端子391引至第一区域R1。因此，不必改变端子间距离来布线接地图案231F。并且，接地图案231F在端子组351B和352B中的连接结构以及接地图案231F在端子组之间的连接结构与第三实施例中的接地图案231的相同。
另外，印刷布线板在表面层200a上包含接地图案232F，接地图案232F被布线为连接端子组351B的接地端子363被安装到的连接盘3631、端子组351B的接地端子364被安装到的连接盘3641、端子组352B的接地端子363被安装到的连接盘3632、以及端子组352B的接地端子364被安装到的连接盘3642。该接地图案232F是与主接地图案222F电连接的导体图案。多个端子组351B和352B的接地端子363和364通过接地图案232F与主接地图案222F电连接。
该接地图案232F通过第一区域R1的边S1从主接地图案222F引至第一区域R1。在这种情况下，接地图案232F与接地端子392电连接。以这种方式，接地图案232F通过接地端子392引至第一区域R1。因此，不必改变端子间距离来布线接地图案232F。并且，接地图案232F在端子组351B和352B中的连接结构以及接地图案232F在端子组之间的连接结构与第三实施例中的接地图案211的相同。
以这种方式，在第七实施例中，接地图案231F被形成为以单笔划的方式连接主接地图案221F与端子组351B和352B的接地端子361和362。换句话说，LSI300F的接地端子361和362被布置为使得以单笔划的方式形成接地图案231F。并且，在第七实施例中，主接地图案221F和接地图案231F被一体化形成为单个连续导体图案。
另外，接地图案232F被形成为以单笔划的方式连接主接地图案222F与端子组351B和352B的接地端子363和364。换句话说，LSI300F的接地端子363和364被布置为使得以单笔划的方式形成接地图案232F。并且，在第七实施例中，主接地图案222F和接地图案232F被一体化形成为单个连续导体图案。
在第七实施例中，电容器组371和电容器组372被安装于第二区域R2中，电容器组371和电容器组372包含连接于电源图案211C、212C和213C与接地图案231F和232F之间的多个电容器。为了简化描述，在第七实施例中设置两个电容器组371和372，但可存在三个或更多个电容器组。
这里，当主电源图案201C是第一主电源图案、而主电源图案202C是第二主电源图案时，电源图案211C是第一电源图案，而电源图案212C是第二电源图案。端子组351B和352B的电源端子321和322是第一电源端子，端子组351B和352B的电源端子323是第二电源端子，端子组351B和352B的电源端子324是第三电源端子。并且，端子组351B和352B的接地端子361是第一接地端子，端子组351B和352B的接地端子362是第二接地端子。
另外，当主电源图案202C是第一主电源图案、而主电源图案203C是第二主电源图案时，电源图案212C是第一电源图案，而电源图案213C是第二电源图案。端子组351B和352B的电源端子323和324是第一电源端子，端子组351B和352B的电源端子325是第二电源端子，端子组351B和352B的电源端子326是第三电源端子。并且，端子组351B和352B的接地端子363是第一接地端子，端子组351B和352B的接地端子364是第二接地端子。
如上所述，主接地图案221F和222F以及接地图案231F和232F在不相交的情况下被设置在同一表面层200a上。因此，可以消除作为印刷布线板的内层的接地层，并由此可减少印刷布线板的层数。
特别地，在第七实施例中，由于在表面层200a上设置电源布线201C～203C和211C～213C、接地布线221F、222F、231F和232F、以及信号布线（未示出），因此印刷布线板可以是具有单个层的单侧板。
另外，电容器组371和372可被设置在LSI300F的电源端子的附近，由此可提高由于LSI300F的瞬时电流引入而导致的电势波动抑制效果。如上所述，除了第四实施例的效果以外，还能够进一步提高电势波动抑制效果。
（第八实施例）
下面，描述根据本发明的第八实施例的印刷电路板。图11是根据本发明的第八实施例的LSI的附近的印刷布线板的平面图。在第八实施例中，与第一到第七实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第七实施例中，描述了如图10所示的那样以单笔划的方式形成电源图案211C的情况。但是，本发明不限于此，并且如图11所示，可以不以单笔划的方式形成电源图案211D。
在第八实施例中，LSI300G包含作为多个端子组的两个端子组351G和352G。LSI300G的端子组351G和352G均包含电源端子323～326和一个电源端子321A，该电源端子321A被施加与施加到电源端子323～326的DC电压不同的DC电压。这里，当电源端子321A是第一电源端子时，第一电源端子的数量在第八实施例中被减少为比第七实施例中的少。
另外，端子组351G和352G均包含接地端子361～364。在端子组351G和352G中，接地端子361被设置在电源端子321A和电源端子323之间，而接地端子362被设置在电源端子321A和电源端子324之间。另外，在端子组351G和352G中，接地端子363被设置在电源端子323和电源端子325之间，而接地端子364被设置在电源端子324和电源端子326之间。
电源图案211D在表面层200a上从主电源图案201C引至第一区域R1，并被布线为连接端子组351G和352G的电源端子321A。在第八实施例中，与第五实施例同样，电源图案211D在第一区域R1中被布线为分支到各单个电源端子321A。通过该电源图案211D，多个端子组351G和352G的电源端子321A与主电源图案201C电连接。
电容器组371G和电容器组372G被安装于第二区域R2中，电容器组371G和电容器组372G包含连接在电源图案211D、212C和213C与接地图案231F和232F之间的多个电容器。为了简化描述，在第八实施例中设置两个电容器组371G和372G，但可使用三个或更多个电容器组。
如上所述，同样在第八实施例中，电源电势波动被减小并且放射噪声被抑制，同时主电源图案201C～203C和电源图案211D～213C可在表面层200a上被布线。因此，可以减少印刷布线板的层数。
特别地，在第八实施例中，由于在表面层200a上设置电源图案201C～203C和211D～213C、接地布线221F、222F、231F和232F、以及信号布线（未示出），因此印刷布线板可以是具有单个层的单侧板。
另外，电容器组371G和372G可被设置在LSI300G的电源端子的附近，由此可提高由于LSI300G的瞬时电流引入而导致的电势波动抑制效果。如上所述，除了第四实施例的效果以外，还能够进一步提高电势波动抑制效果。
（第九实施例）
下面，描述根据本发明的第九实施例的印刷电路板。图12是根据本发明的第九实施例的LSI的附近的印刷布线板的平面图。在第九实施例中，与第一到第八实施例的结构相同的结构由相同的附图标记或符号表示，使得省略重复的描述。
在第一实施例中，如图3所示，描述了在主体部分310的周缘方向上以单笔划的方式形成电源图案211、212和213的情况，但是本发明不限于此。如12所示，电源图案211、212和213以单笔划的方式形成，但是可以不沿主体部分的周缘方向形成。
在第九实施例中，LSI300H包含作为多个端子组的两个端子组351和352、以及在LSI300H的主体部分的周缘方向上设置在端子组351和端子组352之间的第七到第九电源端子327、328和329。
与第一实施例类似，端子组351包含电源端子321～326被安装到的连接盘3211～3261，并且与第一实施例类似，端子组352包含电源端子321～326被安装到的连接盘3212～3262。在第九实施例中，电源端子323和324被设置为在端子组351和352中夹着电源端子321和322，并且电源端子325和326被设置为夹着电源端子323和324。
电源图案211通过第一区域R1的角部C1从主电源图案201引至第一区域R1。并且，电源图案211在第二区域R2中连接端子组351和352的电源端子321和电源端子322。换句话说，电源图案211在第二区域R2中连接与端子组351对应的连接盘组的连接盘3211和连接盘3221以及与端子组352对应的连接盘组的连接盘3212和连接盘3222。另外，电源图案211在第一区域R1中连接两个端子组351和352之间的电源端子321和电源端子322。换句话说，电源图案211在第一区域R1中连接与端子组351对应的连接盘组的连接盘3211和与端子组352对应的连接盘组的连接盘3222。并且，电源图案211在第一区域R1中连接与端子组352对应的连接盘组的连接盘3212和电源端子327。
另外，电源图案212通过第一区域R1的角部C1从主电源图案202引至第一区域R1。并且，电源图案212在第二区域R2中连接端子组351和352的电源端子323和电源端子324。换句话说，电源图案212在第二区域R2中连接与端子组351对应的连接盘组的连接盘3231和连接盘3241以及与端子组352对应的连接盘组的连接盘3232和连接盘3242。另外，电源图案212在第一区域R1中连接两个端子组351和352之间的电源端子323和电源端子324。换句话说，电源图案212在第一区域R1中连接与端子组351对应的连接盘组的连接盘3231和与端子组352对应的连接盘组的连接盘3242。并且，电源图案212在第一区域R1中连接端子组352的连接盘3232和电源端子328。
另外，电源图案213通过第一区域R1的角部C1从主电源图案203引至第一区域R1。并且，电源图案213在第二区域R2中连接端子组351和352的电源端子325和电源端子326。换句话说，电源图案213在第二区域R2中连接与端子组351对应的连接盘组的连接盘3251和连接盘3261以及与端子组352对应的连接盘组的连接盘3252和连接盘3262。另外，电源图案213在第一区域R1中连接两个端子组351和352之间的电源端子325和电源端子326。换句话说，电源图案213在第一区域R1中连接与端子组351对应的连接盘组的连接盘3251和与端子组352对应的连接盘组的连接盘3262。并且，电源图案213在第一区域R1中连接与端子组352对应的连接盘组的连接盘3252和电源端子329。
以这种方式，在第九实施例中，以单笔划的方式形成电源图案211～213。
如上所述，多个主电源图案201～203和多个电源图案211～213在不相交的情况下被设置在同一表面层200a上。因此，可以消除作为印刷布线板的内层的电源层，并由此可减少印刷布线板的层数。
在第二到第八实施例中也沿周缘方向形成电源图案，但是，与第九实施例类似，可以不沿周缘方向形成电源图案。
本发明不限于上述的实施例，本领域技术人员在本发明的技术构思内可以实施许多变型。
在第一实施例中描述了在LSI的主体部分的三个边中的每一个中设置一个端子组的情况，在第二到第八实施例中描述了在LSI的主体部分的两个边中的每一个中设置一个端子组的情况，但是本发明不限于此。如果LSI具有两个或更多个端子组，那么可以在任意的布局中布置这些端子组。例如，可在一个边中布置多个端子组，或者可在主体部分的所有（四个）边中的每一个中布置一个或更多个端子组。
另外，在第一到第九实施例中描述了LSI具有QFP类型的半导体封装的情况，但是本发明不限于此。例如，LSI可具有带引线的塑料芯片载体（PLCC）类型、小尺寸封装（SOP）类型或者小尺寸J型引脚（SOJ）类型的半导体封装。
另外，在第一到第九实施例中描述了LSI通过三个电源（三个不同的DC电源电压）操作的情况，但是本发明不限于此。本发明也可被应用于LSI通过两个或更多个电源（两个或更多个不同的DC电源电压）操作的情况。在这种情况下，根据必要的电源的数量来确定主电源图案和电源图案的数量。
另外，在第一到第九实施例中描述了设置一个电源电路400的情况，但是可以设置多个电源电路。
另外，在第一到第九实施例中描述了各电源端子323～326的数量在每个端子组中是一个的情况，但是本发明不限于此。本发明也可被应用于存在多个电源端子的情况。换句话说，可以有一个或更多个第二电源端子，并且可以有一个或更多个第三电源端子。例如，当电源端子323是第二电源端子时，可以有多个电源端子323。在这种情况下，电源图案212（212C或212F）可以不以单笔划的方式形成，但可在表面层200a上被布线。因此，可减少印刷布线板的层数。
另外，在第二、第五和第八实施例中描述了电源端子321A的数量是一个的情况，但是本发明不限于此。本发明也可被应用于有多个电源端子321A的情况。换句话说，可以有一个或更多个第一电源端子。另外，在第一、第三、第四、第六、第七和第九实施例中描述了电源端子321和322是第一电源端子（即，有两个第一电源端子）的情况，但是，本发明也可被应用于有三个或更多个第一电源端子的情况。
另外，在第三、第七和第八实施例中描述了接地端子被设置在端子组的所有电源端子处以使得两个接地布线（接地图案和主接地图案）被设置的情况，但是本发明不限于此。有至少一个接地图案和至少一个主接地图案就足够的。在这种情况下，LSI的接地端子的数量使得能够布线一个接地图案就足够的。
另外，在第三实施例中接地图案231和接地图案232通过不同的角部C1和C2引至第一区域R1，但是接地图案可通过同一角部引至第一区域R1。类似地，在第七和第八实施例中接地图案231F和232F通过同一边S1引至第一区域R1，但是接地图案可通过不同的边引至第一区域R1。
另外，在第一到第九实施例中描述了一个LSI被设置为安装于印刷布线板的表面层上的半导体封装的情况，但是本发明也可被应用于有多个LSI作为安装于印刷布线板的表面上的半导体封装的情况。
虽然已参照示例性实施例描述了本发明，但是应理解的是，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽泛的解释以包含所有的修改以及等同的结构和功能。

Claims (21)

1.一种印刷电路板，包括：
印刷布线板，所述印刷布线板包括：
将被施加第一DC电压的第一主电源图案；
将被施加与第一DC电压不同的第二DC电压的第二主电源图案；
被形成在表面层上并与第一主电源图案电连接的第一电源图案；以及
被形成在表面层上并与第二主电源图案电连接的第二电源图案；
安装在印刷布线板的表面层上的半导体封装，所述半导体封装包括：
包含半导体元件的主体部分，所述半导体元件通过第一DC电压和第二DC电压驱动；以及
多个端子组，所述多个端子组与半导体元件电连接，并在主体部分的周缘方向上通过间隔被布置以从主体部分向外突出，
所述多个端子组中的每一个包括：
将通过第一电源图案被供给第一DC电压的第一电源端子和第二电源端子；以及
将通过第二电源图案被供给第二DC电压的第三电源端子和第四电源端子，第三电源端子和第四电源端子被设置为夹着第一电源端子和第二电源端子，
在所述多个端子组中的每一个中，第一电源端子、第二电源端子、第三电源端子和第四电源端子以第三电源端子、第一电源端子、第二电源端子和第四电源端子的次序被设置，
其中，当表面层的与主体部分相对的区域被定义为第一区域并且表面层的除了第一区域以外的区域被定义为第二区域时：
从第一主电源图案延伸的第一电源图案从第二区域引至第一区域，并被布线为连接所述多个端子组的第一电源端子和第二电源端子；
从第二主电源图案延伸的第二电源图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个端子组的第三电源端子和第四电源端子；
同一端子组中的第三电源端子和第四电源端子在第二区域中相互连接；
所述多个端子组之中的两个不同端子组中的一个端子组的第三电源端子和该两个不同端子组中的另一个端子组的第四电源端子在第一区域中相互连接；以及
当从半导体封装的中心观察时，第二电源图案被设置在半导体封装的相对于第一电源图案的外周侧。
2.根据权利要求1的印刷电路板，其中：
第一电源图案包括单笔划形式的图案；
同一端子组中的第一电源端子和第二电源端子在第二区域中相互连接；以及
所述多个端子组之中的两个不同端子组中的一个端子组的第一电源端子和该两个不同端子组中的另一个端子组的第二电源端子在第一区域中相互连接。
3.根据权利要求1的印刷电路板，其中，第一电源图案在从第二区域引至第一区域之后朝着第一电源端子和第二电源端子分支。
4.根据权利要求3的印刷电路板，其中，所述多个端子组中的每一个端子组中的第一电源端子和第二电源端子由单个电源端子形成。
5.根据权利要求1的印刷电路板，其中，当从与主体部分的平面垂直的方向观察时主体部分是多边形，并且第一电源图案和第二电源图案通过第一区域的角部从第二区域布线到第一区域。
6.根据权利要求5的印刷电路板，其中，第一电源图案和第二电源图案通过第一区域的不同角部被布线。
7.根据权利要求1的印刷电路板，其中：
当从与主体部分的平面垂直的方向观察时主体部分是多边形；
半导体封装还包括将被供给第一DC电压的第七电源端子和将被供给第二DC电压的第八电源端子，第七电源端子和第八电源端子与半导体元件电连接并从主体部分向外突出；
第一电源图案被布线为通过所述多个端子组中的每一个端子组的第一电源端子和第二电源端子与第七电源端子连接；以及
第二电源图案被布线为通过所述多个端子组中的每一个端子组的第三电源端子和第四电源端子与第八电源端子连接。
8.根据权利要求1的印刷电路板，其中：
印刷布线板还包括：
主接地图案；以及
被形成在表面层上并与主接地图案电连接的第一接地图案；
半导体封装的所述多个端子组中的每一个还包括：
设置在第一电源端子与第三电源端子之间的第一接地端子；以及
设置在第二电源端子与第四电源端子之间的第二接地端子；
从主接地图案延伸的第一接地图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个端子组的多个第一接地端子和多个第二接地端子；
同一端子组中的第一电源端子和第二电源端子在第二区域中相互连接；以及
所述多个端子组之中的两个不同端子组中的一个端子组的第一电源端子和该两个不同端子组中的另一个端子组的第二电源端子在第一区域中相互连接。
9.根据权利要求8的印刷电路板，还包括在所述多个端子组的附近被设置在第一电源图案与第一接地图案之间以及第二电源图案与第一接地图案之间的电容器。
10.根据权利要求1的印刷电路板，其中：
印刷布线板还包括：
将被施加与第一DC电压和第二DC电压不同的第三DC电压的第三主电源图案；以及
与第三主电源图案电连接的第三电源图案；
半导体封装的所述多个端子组中的每一个还包括将通过第三电源图案被供给第三DC电压的第五电源端子和第六电源端子，第五电源端子和第六电源端子被设置为夹着第一电源端子、第二电源端子、第三电源端子和第四电源端子；
在所述多个端子组中的每一个中，第一电源端子、第二电源端子、第三电源端子、第四电源端子、第五电源端子和第六电源端子以第五电源端子、第三电源端子、第一电源端子、第二电源端子、第四电源端子和第六电源端子的次序被设置；
从第三主电源图案延伸的第三电源图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个端子组的第五电源端子和第六电源端子；
同一端子组中的第五电源端子和第六电源端子在第二区域中相互连接；
所述多个端子组之中的两个不同端子组中的一个端子组的第五电源端子和该两个不同端子组中的另一个端子组的第六电源端子在第一区域中相互连接；以及
当从半导体封装的中心观察时，第三电源图案被设置在半导体封装的相对于第二电源图案的外周侧。
11.根据权利要求10的印刷电路板，其中：
第一电源图案包括单笔划形式的图案；
同一端子组中的第一电源端子和第二电源端子在第二区域中相互连接；以及
所述多个端子组之中的两个不同端子组中的一个端子组的第一电源端子和该两个不同端子组中的另一个端子组的第二电源端子在第一区域中相互连接。
12.根据权利要求10的印刷电路板，其中，第一电源图案在从第二区域引至第一区域之后朝着第一电源端子和第二电源端子分支。
13.根据权利要求12的印刷电路板，其中，所述多个端子组中的每一个中的第一电源端子和第二电源端子由单个电源端子形成。
14.根据权利要求10的印刷电路板，其中，当从与主体部分的平面垂直的方向观察时主体部分是多边形，并且第一电源图案和第三电源图案通过第一区域的角部从第二区域被布线到第一区域。
15.根据权利要求14的印刷电路板，其中，第一电源图案和第三电源图案中的至少一个通过第一区域的与其它电源图案通过其被布线的角部不同的角部被布线到第一区域。
16.根据权利要求10的印刷电路板，其中：
当从与主体部分的平面垂直的方向观察时主体部分是多边形；
半导体封装还包括将被供给第一DC电压的第七电源端子、将被供给第二DC电压的第八电源端子和将被供给第三DC电压的第九电源端子，第七电源端子、第八电源端子和第九电源端子与半导体元件电连接并从主体部分向外突出；
第一电源图案被布线为通过所述多个端子组中的每一个的第一电源端子和第二电源端子与第七电源端子连接；
第二电源图案被布线为通过所述多个端子组中的每一个的第三电源端子和第四电源端子与第八电源端子连接；以及
第三电源图案被布线为通过所述多个端子组中的每一个的第五电源端子和第六电源端子与第九电源端子连接。
17.根据权利要求10的印刷电路板，其中：
印刷布线板还包括：
主接地图案；以及
被形成在表面层上并与主接地图案电连接的第一接地图案和第二接地图案；
半导体封装的所述多个端子组中的每一个还包括：
设置在第一电源端子与第三电源端子之间的第一接地端子；
设置在第二电源端子与第四电源端子之间的第二接地端子；
设置在第三电源端子与第五电源端子之间的第三接地端子；以及
设置在第四电源端子与第六电源端子之间的第四接地端子；
从主接地图案延伸的第一接地图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个端子组的多个第一接地端子和多个第二接地端子；
同一端子组中的第一电源端子和第二电源端子在第二区域中相互连接；
所述多个端子组之中的两个不同端子组中的一个端子组的第一电源端子和该两个不同端子组中的另一个端子组的第二电源端子在第一区域中相互连接；
从主接地图案延伸的第二接地图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个端子组的多个第三接地端子和多个第四接地端子；
同一端子组中的第三电源端子和第四电源端子在第二区域中相互连接；以及
所述多个端子组之中的两个不同端子组中的一个端子组的第三电源端子和该两个不同端子组中的另一个端子组的第四电源端子在第一区域中相互连接。
18.根据权利要求17的印刷电路板，还包括在所述多个端子组的附近被设置在第一电源图案与第一接地图案之间、第一接地图案与第二电源图案之间、第二电源图案与第二接地图案之间、以及第二接地图案与第三电源图案之间的电容器。
19.一种印刷布线板，包括：
将被施加第一DC电压的第一主电源图案；
将被施加与第一DC电压不同的第二DC电压的第二主电源图案；
被形成在表面层上并与第一主电源图案电连接的第一电源图案；
被形成在表面层上并与第二主电源图案电连接的第二电源图案；以及
被形成在表面层上并通过间隔被布置的多个连接盘组，所述多个连接盘组均具有用于把将被安装的半导体封装安装于其上的多个端子；
所述多个连接盘组中的每一个包括：
将通过第一电源图案被供给第一DC电压的第一连接盘和第二连接盘；以及
将通过第二电源图案被供给第二DC电压的第三连接盘和第四连接盘，第三连接盘和第四连接盘被设置为夹着第一连接盘和第二连接盘，
在所述多个连接盘组中的每一个中，第一连接盘、第二连接盘、第三连接盘和第四连接盘以第三连接盘、第一连接盘、第二连接盘和第四连接盘的次序被设置，
其中，当表面层的与主体部分相对的区域被定义为第一区域并且表面层的除了第一区域以外的区域被定义为第二区域时：
从第一主电源图案延伸的第一电源图案从第二区域引至第一区域，并被布线为连接所述多个连接盘组的第一连接盘和第二连接盘；
从第二主电源图案延伸的第二电源图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个连接盘组的第三连接盘和第四连接盘；
同一连接盘组中的第三连接盘和第四连接盘在第二区域中相互连接；
所述多个连接盘组之中的两个不同连接盘组中的一个连接盘组的第三连接盘和该两个不同连接盘组中的另一个连接盘组的第四连接盘在第一区域中相互连接；以及
当从半导体封装的中心观察时，第二电源图案被设置在半导体封装的相对于第一电源图案的外周侧。
20.根据权利要求19的印刷布线板，还包括：
将被施加与第一DC电压和第二DC电压不同的第三DC电压的第三主电源图案；以及
与第三主电源图案电连接的第三电源图案，其中：
半导体封装的所述多个连接盘组中的每一个还包括将通过第三连接盘被供给第三DC电压的第五连接盘和第六连接盘，第五连接盘和第六连接盘被设置为夹着第一连接盘、第二连接盘、第三连接盘和第四连接盘；
在所述多个连接盘组中的每一个中，第一连接盘、第二连接盘、第三连接盘、第四连接盘、第五连接盘和第六连接盘以第五连接盘、第三连接盘、第一连接盘、第二连接盘、第四连接盘和第六连接盘的次序被设置；
从第三主电源图案延伸的第三电源图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个连接盘组的第五连接盘和第六连接盘；
同一连接盘组中的第五连接盘和第六连接盘在第二区域中相互连接；
所述多个连接盘组中的两个不同连接盘组中的一个连接盘组的第五连接盘和该两个不同连接盘组中的另一个连接盘组的第六连接盘在第一区域中相互连接；以及
当从半导体封装的中心观察时，第三电源图案被设置在半导体封装的相对于第二电源图案的外周侧。
21.根据权利要求20的印刷布线板，还包括：
主接地图案；以及
被形成在表面层上并与主接地图案电连接的第一接地图案和第二接地图案，其中：
所述多个连接盘组中的每一个还包括：
设置在第一连接盘与第三连接盘之间的第一接地连接盘；
设置在第二连接盘与第四连接盘之间的第二接地连接盘；
设置在第三连接盘与第五连接盘之间的第三接地连接盘；以及
设置在第四连接盘与第六连接盘之间的第四接地连接盘；
从主接地图案延伸的第一接地图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个连接盘组的多个第一接地连接盘和多个第二接地连接盘；
同一连接盘组中的第一连接盘和第二连接盘在第二区域中相互连接；
所述多个连接盘组之中的两个不同连接盘组中的一个连接盘组的第一连接盘和该两个不同连接盘组中的另一个连接盘组的第二连接盘在第一区域中相互连接；
从主接地图案延伸的第二接地图案从第二区域引至第一区域，并以单笔划的方式被布线以依次连接所述多个连接盘组的多个第三接地连接盘和多个第四接地连接盘；
同一连接盘组中的第三连接盘和第四连接盘在第二区域中相互连接；以及
所述多个连接盘组之中的两个不同连接盘组中的一个连接盘组的第三连接盘和该两个不同连接盘组中的另一个连接盘组的第四连接盘在第一区域中相互连接。
CN201310242305.9A 2012-06-20 2013-06-19 印刷电路板和印刷布线板 Active CN103517550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012138898 2012-06-20
JP2012-138898 2012-06-20

Publications (2)

Publication Number Publication Date
CN103517550A true CN103517550A (zh) 2014-01-15
CN103517550B CN103517550B (zh) 2016-07-27

Family

ID=49774283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310242305.9A Active CN103517550B (zh) 2012-06-20 2013-06-19 印刷电路板和印刷布线板

Country Status (3)

Country Link
US (1) US9084364B2 (zh)
JP (1) JP6355302B2 (zh)
CN (1) CN103517550B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416181A (zh) * 2018-04-27 2019-11-05 拉碧斯半导体株式会社 电子设备以及布线基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10178758B2 (en) * 2014-11-28 2019-01-08 National University Corporation Okayama University Printed wiring board and method of producing the same
KR20160102769A (ko) * 2015-02-23 2016-08-31 삼성전자주식회사 전자 장치의 노이즈 감소 장치
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
JP2022146063A (ja) 2021-03-22 2022-10-05 キヤノン株式会社 電子モジュール及び電子機器
JP7414768B2 (ja) 2021-04-01 2024-01-16 キヤノン株式会社 電気回路及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515868B1 (en) * 1999-10-15 2003-02-04 Nec Corporation Printed circuit board
JP2007081364A (ja) * 2005-08-15 2007-03-29 Canon Inc プリント基板及び半導体集積回路
US20100155886A1 (en) * 2006-05-12 2010-06-24 Samsung Electronics Co., Ltd. Semiconductor device
CN102144431A (zh) * 2006-03-01 2011-08-03 大金工业株式会社 装置和连接方法
CN102299124A (zh) * 2010-06-28 2011-12-28 三菱电机株式会社 树脂密封型电子控制装置及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5090113A (en) 1989-04-05 1992-02-25 Canon Kabushiki Kaisha Apparatus for supplying articles
US5289625A (en) 1989-04-05 1994-03-01 Canon Kabushiki Kaisha Method for supplying articles and apparatus therefor
US5892275A (en) * 1995-08-29 1999-04-06 Intel Corporation High performance power and ground edge connect IC package
JPH09162509A (ja) * 1995-12-06 1997-06-20 Oki Electric Ind Co Ltd プリント配線板
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
JPH11119862A (ja) 1997-10-09 1999-04-30 Canon Inc プリント配線板ユニット、および電子機器
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
DE10107839A1 (de) * 2001-02-16 2002-09-05 Philips Corp Intellectual Pty Anordnung mit einem auf einem Träger montierten integrierten Schaltkreis und einer Stromversorgungsbaugruppenanordnung
JP4707095B2 (ja) * 2005-05-09 2011-06-22 ルネサスエレクトロニクス株式会社 半導体回路
JP4047351B2 (ja) 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
US8063480B2 (en) * 2006-02-28 2011-11-22 Canon Kabushiki Kaisha Printed board and semiconductor integrated circuit
JP4396693B2 (ja) * 2006-11-28 2010-01-13 セイコーエプソン株式会社 電気光学装置および電子機器
JP2009129979A (ja) * 2007-11-20 2009-06-11 Canon Inc プリント基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515868B1 (en) * 1999-10-15 2003-02-04 Nec Corporation Printed circuit board
JP2007081364A (ja) * 2005-08-15 2007-03-29 Canon Inc プリント基板及び半導体集積回路
CN102144431A (zh) * 2006-03-01 2011-08-03 大金工业株式会社 装置和连接方法
US20100155886A1 (en) * 2006-05-12 2010-06-24 Samsung Electronics Co., Ltd. Semiconductor device
CN102299124A (zh) * 2010-06-28 2011-12-28 三菱电机株式会社 树脂密封型电子控制装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416181A (zh) * 2018-04-27 2019-11-05 拉碧斯半导体株式会社 电子设备以及布线基板

Also Published As

Publication number Publication date
US20130343024A1 (en) 2013-12-26
CN103517550B (zh) 2016-07-27
US9084364B2 (en) 2015-07-14
JP6355302B2 (ja) 2018-07-11
JP2014027267A (ja) 2014-02-06

Similar Documents

Publication Publication Date Title
CN103517550A (zh) 印刷电路板和印刷布线板
US6346743B1 (en) Embedded capacitor assembly in a package
US6828666B1 (en) Low inductance power distribution system for an integrated circuit chip
JP2020005500A (ja) 高電圧電力モジュール
CN103379737B (zh) 印刷电路板
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
CN102598251B (zh) 微电子封装及其制造方法
CN109075130B (zh) 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
CN1274020C (zh) 半导体集成电路装置
CN112885808B (zh) 封装基板以及封装结构
US20170125380A1 (en) Inter-chip connection for noise mitigation
CN109698185B (zh) 集成电路的配电网络
CN113113389B (zh) 一种具有低近场辐射emi噪声的功率模块
CN102105018B (zh) 一种多层电路板
US8026449B2 (en) Circuit board with ESD protection and electronic device using same
US9245828B2 (en) High speed signal conditioning package
US7663894B2 (en) Multilayer printed wiring board
CN210518987U (zh) 优化bga封装芯片核电源分配网络阻抗的pcb结构
US7821118B1 (en) Power distribution pattern for a ball grid array
US20230309233A1 (en) Electronic device
US20140284092A1 (en) Split pad for circuit board
CN112616240A (zh) 芯片基板及主板
US20140174812A1 (en) Method and Apparatus for Far End Crosstalk Reduction in Single Ended Signaling
US20120025898A1 (en) Circuit Device
CN117641858A (zh) 一种太阳能控制板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant