CN103379737B - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN103379737B
CN103379737B CN201310136822.8A CN201310136822A CN103379737B CN 103379737 B CN103379737 B CN 103379737B CN 201310136822 A CN201310136822 A CN 201310136822A CN 103379737 B CN103379737 B CN 103379737B
Authority
CN
China
Prior art keywords
semiconductor package
bus wiring
package part
signal terminal
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310136822.8A
Other languages
English (en)
Other versions
CN103379737A (zh
Inventor
磯野宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN103379737A publication Critical patent/CN103379737A/zh
Application granted granted Critical
Publication of CN103379737B publication Critical patent/CN103379737B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

本发明涉及印刷电路板。一种印刷电路板包括第一半导体封装件和第二半导体封装件，第一半导体封装件在印刷配线板的第一表面层上，第二半导体封装件在第二表面层上，其中，总线信号被从第一半导体封装件传送到第二半导体封装件。提供了第一总线配线路径和第二总线配线路径，从而对于信号电流保证返回电流路径，并且在抑制辐射噪声的同时实现高密度配线，第一总线配线路径为从第一半导体封装件的内圆周侧的信号端子经由导通孔和第二表面层到第二封装件的外圆周侧的信号端子，第二总线配线路径为从第一半导体封装件的外圆周侧的信号端子经由第二表面层和导通孔到第二半导体封装件的内圆周侧的信号端子。

Description

印刷电路板
技术领域
本发明涉及一种形成在印刷电路板上的总线配线。
背景技术
近年来，随着电子设备的复杂化，对于印刷电路板，要求更高速度的操作和更高密度的配线。由于这个原因，总线配线被频繁地使用，在总线配线中，可通过其高速传送信号的多根信号线被平行布置。在通过使用总线配线将信号从传送侧半导体封装件传送到接收侧半导体封装件的情况下，各个配线的长度被设置为彼此相等。如果各个配线的长度存在大的差异，则接收侧半导体封装件的操作定时有偏差，且因为信号在各个配线的连接点处被反射的定时不同，所以噪声增大。
在传送侧半导体封装件被安装在多层印刷配线板的表面中的一个表面上并且接收侧半导体封装件被安装在另一个表面上的情况下，通过使用导通孔来布置总线配线。接地层或电源层通常形成在多层印刷配线板的中间层上，并且接地层或电源层用作流经信号配线（比如，总线配线）的信号的返回路径。
在上述多层印刷配线板的情况下，还在接地层或电源层导中制备导通孔。近年来，为了设计高密度的印刷配线板，将总线配线布置为彼此尽量地相邻。由于这个原因，导通孔也被布置为彼此相邻。然而，如果在接地层或电源层中制备的导通孔被连续地布置，则信号的返回路径被导通孔分割。因而，辐射噪声增大。
日本专利公开No.8-340161公开了这样的配置，在该配置中，以对角线的方式制备导通孔，或者在总线配线形成在多层印刷配线板上的情况下，每两个或每四个导通孔地设计更宽的间隔。通过以上述方式制备导通孔来保证返回路径。
近年来，代替日本专利公开No.8-340161中公开的QFP类型的半导体封装件，使用球栅阵列（BGA）类型的半导体封装件。因此，关于与总线配线连接的电极端子的以下配置被更频繁地使用。也就是说，总线配线不仅与布置在半导体封装件的最外圆周上的电极端子连接，而且还与布置在半导体封装件的内圆周上的电极端子连接。因此，难以以相等的距离布置总线配线。
当在多层印刷配线板的情况下增加总线配线的数量时，信号配线的接地层或电源层中制备的导通孔的数量增加，并且难以保证信号的返回路径。如日本专利公开No.8-340161中所述的，即使当以对角线的方式制备导通孔时，用于制备导通孔的区域也扩大，并且板设计的自由度也大大地受损。也就是说，如果以对角线的方式制备导通孔，则用于安装电子组件（比如，旁路电容器）的区域有限，并且用于形成其他信号配线的区域也有限。
发明内容
本发明提供一种印刷电路板，利用该印刷电路板，通过对于信号电流保证返回电流路径来降低辐射噪声并且实现高密度配线。
根据本发明的一方面，提供一种印刷电路板，该印刷电路板包括第一半导体封装件和第二半导体封装件，第一半导体封装件被安装在印刷配线板的第一表面层上，第二半导体封装件被安装在第二表面层上，在第二表面层中，总线信号被从第一半导体封装件传送到第二半导体封装件，其中，设置在第一半导体封装件中的第一信号端子组通过第一导通孔和形成在第二表面层上的第一总线配线与设置在第二半导体封装件中的第三信号端子组连接，设置在第一半导体封装件中的第二信号端子组通过形成在第一表面层上的第二总线配线和第二导通孔与设置在第二半导体封装件中的第四信号端子组连接，第二信号端子组是相对于第一半导体封装件中的第一信号端子组布置在外圆周侧的信号端子组，第三信号端子组是相对于第二半导体封装件中的第四信号端子组布置在外圆周侧的信号端子组。
根据本发明的所述方面，通过对于信号电流保证返回路径，可在降低辐射噪声的同时实现印刷电路板的高密度配线和高密度安装。
从以下参照附图对示例性实施例的描述，本发明的进一步的特征将变得清楚。
附图说明
图1是根据第一示例性实施例的多层印刷电路板的截面图。
图2A和2B是根据第一示例性实施例的半导体封装件的端子布置的平面图。
图3A、3B、3C和3D是根据第一示例性实施例的印刷电路板的各层的平面图。
图4是根据第二示例性实施例的印刷电路板的截面图。
图5是根据第三示例性实施例的印刷电路板的截面图。
具体实施方式
以下，将参照附图来描述本发明的实施例。
第一示例性实施例
图1是根据本发明的第一示例性实施例的具有四层结构的多层印刷电路板100的截面图。在多层印刷电路板100中，传送侧的第一半导体封装件1被安装在第一信号层102上，第一信号层102对应于印刷配线板101的第一层（第一表面层），接收侧的第二半导体封装件2被安装在第二信号层103上，第二信号层103对应于第四层（第二表面层）。设置在第一层与第四层之间的第二层是接地层104，第三层是电源层105。接地图案3形成在接地层104上，电源图案4形成在电源层105上。第二层可被设置为电源层105，第三层可被设置为接地层104。这同样适用于当第二半导体封装件2被设置为传送侧并且第一半导体封装件1被设置为接收侧时。
本文中的接地层是在其上形成接地导体的配线层，并且是在其中处于地电势的导体的区域相对于其他配线层较高的导电层。因此，除了处于地电势的配线和导体平面之外，还可提供处于电源电势的配线和导体平面、其他信号配线等。接地导体层的数量不限于一个，还可提供多个接地导体层。
本文中的电源层是在其上形成电源导体的配线层，并且是在其中处于电源电势的导体的区域相对于其他配线层较高的导电层。因此，除了处于电源电势的配线和导体平面之外，还可提供处于地电势的配线和导体平面、其他信号配线等。电源导体层的数量不限于一个，还可提供多个电源导体层。
本文中的信号层是除上述接地层和电源层之外的导电层。多层印刷电路板的前表面层（第一表面层）和后表面层（第二表面层）通常由信号层组成，但是信号层可设置在内层上。还可提供不同于通过其传送信号的配线的、处于电源电势或地电势的配线和导体平面。
第一半导体封装件1经由多个球形电极被安装到第一信号层102。球形电极组12是与总线配线17（以下将描述）连接的第一信号端子组，球形电极组13是与总线配线18（以下将描述）连接的第二信号端子组。球形电极26是接地端子，并且经由导通孔22与接地图案3连接。球形电极27是电源端子，并且经由导通孔23与电源图案4连接。提供旁路电容器8。电容器端子10与导通孔22连接，电容器端子9与导通孔23连接。球形电极组12被安装到形成在第一信号层102上的第一焊盘组12a。球形电极组13被安装到第二焊盘组13a。
第二半导体封装件2经由多个球形电极被安装到第二信号层103。球形电极组14是与总线配线17（以下将描述）连接的第三信号端子组，球形电极组15是与总线配线18（以下将描述）连接的第四信号端子组。球形电极24是接地端子，并且经由导通孔20与接地图案3连接。球形电极25是电源端子，并且经由导通孔21与电源图案4连接。提供旁路电容器5，并且电容器端子6与导通孔20连接，电容器端子7与导通孔21连接。球形电极组14被安装到形成在第二信号层103上的第三焊盘组14a。球形电极组15被安装到第四焊盘组15a。
第一半导体封装件1的球形电极组12和第二半导体封装件2的球形电极组14经由第一导通孔16和形成在第二信号层103上的第一总线配线17彼此连接。第一半导体封装件1的球形电极组13和第二半导体封装件2的球形电极组15经由形成在第一信号层102上的第二总线配线18和第二导通孔19彼此连接。
从球形电极组12传送到球形电极组14的总线信号和从球形电极组13传送到球形电极组15的总线信号是相同的总线信号。因此，第一总线配线路径和第二总线配线路径是通过其传送相同信号的一个总线配线路径，第一总线配线路径是经由第一导通孔16和第一总线配线17形成的，第二总线配线路径是经由第二总线配线18和第二导通孔19形成的。此时，通过将第一总线配线17的长度和宽度设置为等于第二总线配线18的长度和宽度，可实现用于第一总线配线路径和第二总线配线路径的相等长度配线。
为了在第一半导体封装件1的球形电极组12与第一导通孔16之间连接，可使用图3A中所示的连接配线，以下将描述该连接配线。球形电极组12还可被直接安装在第一导通孔16上，而不使用连接配线。类似地，为了在第二半导体封装件2的球形电极组15与第二导通孔19之间连接，可使用图3D中所示的连接配线，以下将描述该连接配线。球形电极组15还可被直接安装在第二导通孔19上，而不使用连接配线。连接球形电极组12和第一导通孔16的配线的长度优选地等于连接球形电极组15和第二导通孔19的配线的长度。
图2A和2B是根据本发明的第一示例性实施例的、从图1的箭头11查看的第一半导体封装件1和第二半导体封装件2的端子布置的平面图。
图2A是仅放大了第一半导体封装件1的球形电极组12和球形电极组13的平面图。在图2A中，球形电极组13由以下电极组成：布置在第一半导体封装件1的最外圆周上的电极a4、b4、c4和d4；以及布置在从最外圆周起的第二圆周上的电极a3、b3、c3和d3，第二圆周因此与最外圆周相邻。球形电极组12由以下电极组成：布置在从最外圆周起的第三圆周上的电极a2、b2、c2和d2；以及布置在从最外圆周起的第四圆周上的电极a1、b1、c1和d1。
图2B是仅放大了第二半导体封装件2的球形电极组14和球形电极组15的平面图。在图2B中，球形电极组14由以下电极组成：布置在第二半导体封装件2的最外圆周上的电极a1'、b1'、c1'和d1'；以及布置在从最外圆周起的第二圆周上的电极a2'、b2'、c2'和d2'，第二圆周因此与最外圆周相邻。球形电极组13由以下电极组成：布置在从最外圆周起的第三圆周上的电极a3'、b3'、c3'和d3'；以及布置在从最外圆周起的第四圆周上的电极a4'、b4'、c4'和d4'。形成球形电极组12的电极a1、a2、b1、b2、c1、c2、d1和d2经由第一导通孔16和第一总线配线17与形成球形电极组14的电极a1'、a2'、b1'、b2'、c1'、c2'、d1'和d2'连接。形成球形电极组13的电极a3、a4、b3、b4、c3、c4、d3和d4经由第二总线配线18和第二导通孔19与形成球形电极组15的电极a3'、a4'、b3'、b4'、c3'、c4'、d3'和d4'连接。
图3A、3B、3C和3D是根据本发明的第一示例性实施例的、从图1的箭头11查看的各层的平面图。图3A示出与第一层（第一表面层）对应的第一信号层102，图3B示出与第二层对应的接地图案3，图3C示出与第三层对应的电源图案4，图3D示出与第四层（第二表面层）对应的第二信号层103。为了简化描述，在图3A、3B、3C和3D中，关于第一半导体封装件1，仅示出了球形电极组12和球形电极组13的外围部分，关于第二半导体封装件2，仅示出了球形电极组14和球形电极组15的外围部分。关于配线，仅示出了与本发明的实施例相关的总线配线17和18。
通过上述配置，可将通过第一总线配线路径将总线信号从球形电极组12传送到球形电极组14的信号传送时间设置为基本上等于通过第二总线配线路径将总线信号从球形电极组13传送到球形电极组15的信号传送时间。第一导通孔16和第二导通孔19都被制备在第一半导体封装件1和第二半导体封装件2的安装区域中，并且板设计的自由度未受损。信号传送时间彼此相等的状态意味着，经由第一总线配线路径和第二总线配线路径从第一半导体封装件1到第二半导体封装件2的信号在第二半导体封装件2正常操作的时间误差范围内被传送。正常时间误差范围优选地为传送信号的定时预算的5%或以下。也就是说，在DDR3的情况下，正常时间误差范围优选地为传送信号的半波长度的5%或以下。
可通过在第一导通孔16附近制备与旁路电容器8连接的导通孔22和23来对于通过第一总线配线路径和第二总线配线路径传送的信号保证最短长度的返回路径，来自球形电极组12的信号通过第一导通孔16传送。因此，可大大地有助于抑制辐射噪声。
此时，通过相对于球形电极组14在外圆周侧设置图1所示的、与旁路电容器5连接的球形电极24和25的布置，返回路径不受导通孔20和21干扰。可通过相对于球形电极组13在外圆周侧设置与旁路电容器8连接的球形电极26和27的布置来获得类似的效果。
根据本实施例，球形电极组13布置在第一半导体封装件1的最外圆周和从最外圆周起的第二圆周上，球形电极组12布置在从最外圆周起的第三圆周和第四圆周上。本实施例不限于以上，球形电极组13可相对于球形电极组12布置在外圆周侧。类似地，球形电极组14布置在第二半导体封装件2的最外圆周和从最外圆周起的第二圆周上，球形电极组15布置在从最外圆周起的第三圆周和第四圆周上。本实施例不限于以上，球形电极组14可相对于球形电极组15布置在外圆周侧。然而指出，为了对第一总线配线路径和第二总线配线路径设置相等的传送时间，球形电极组13和球形电极组14以及球形电极组12和球形电极组15优选地布置在从半导体封装件的最外圆周起的相同圆周上。
第二示例性实施例
图4是根据本发明的第二示例性实施例的具有四层结构的印刷电路板的截面图。为了简化描述，仅示出了以下将描述的半导体封装件28和29的一部分。
图4是根据本发明的第二示例性实施例的具有四层结构的多层印刷电路板200的截面图。在多层印刷电路板200中，传送侧的第一半导体封装件28被安装在电源层205上，电源层205对应于印刷配线板201的第一层（第一表面层），接收侧的第二半导体封装件29被安装在接地层204上，接地层204对应于第四层（第二表面层）。电源图案30形成在电源层205上，接地图案31形成在接地层204上。设置在第一层与第四层之间的第二层是第一信号层202，第三层是第二信号层203。第四层可被设置为电源层205，第一层可被设置为接地层204。
第一半导体封装件28经由多个球形电极被安装到电源层205。球形电极组32是与总线配线40连接的第一信号端子组，球形电极组33是与总线配线41连接的第二信号端子组。以下将描述总线配线40和41。第二半导体封装件29经由多个球形电极被安装到接地层204。球形电极组34是与总线配线40连接的第三信号端子组，球形电极组35是与总线配线41连接的第四信号端子组。
第一半导体封装件28的球形电极组32和第二半导体封装件29的球形电极组34经由第一导通孔36、形成在第二信号层203上的第一总线配线40、以及第三导通孔38彼此连接。第一半导体封装件28的球形电极组33和第二半导体封装件29的球形电极组35经由第二导通孔37、形成在第一信号层202上的第二总线配线41、以及第四导通孔39彼此连接。
从球形电极组32传送到球形电极组34的信号和从球形电极组33传送到球形电极组35的信号是相同的信号。因此，第一总线配线路径和第二总线配线路径是通过其传送相同信号的一个总线配线路径，第一总线配线路径是经由第一导通孔36、第一总线配线40和第三导通孔38形成的，第二总线配线路径是经由通过第二导通孔37、第二总线配线41和第四导通孔39形成的。此时，通过将第一总线配线40的长度和宽度设置为等于第二总线配线41的长度和宽度，可实现用于第一总线配线路径和第二总线配线路径的相等长度配线。
通过上述配置，可将通过第一总线配线路径将总线信号从球形电极组32传送到球形电极组34的信号传送时间设置为基本上等于第二总线配线路径，通过第二总线配线路径，总线信号被从球形电极组33传送到球形电极组35。第一导通孔36、第二导通孔37、第三导通孔38和第四导通孔39都被制备在第一半导体封装件28和第二半导体封装件29的安装区域中，并且板设计的自由度未受损。
制备的导通孔是非穿透导通孔，而不是根据第一示例性实施例的穿透导通孔。通过将电源图案30和接地图案31布置在第一表面层和第二表面层上，实现无导通孔存在于传送信号的返回路径中的结构。也就是说，第一总线配线路径的返回路径可被设置为接地图案31，第二总线配线路径的返回路径可被设置为电源图案30。因此，可大大地有助于抑制辐射噪声。
第三示例性实施例
已根据第一示例性实施例和第二示例性实施例描述了具有四层结构的印刷电路板。然而，本发明的实施例不限于以上，并且可应用于具有四层或更多层的多层印刷电路板。图5示出具有六层结构的印刷电路板的情况。
图5是根据本发明的第三示例性实施例的具有六层结构的多层印刷电路板300的截面图。在多层印刷电路板300中，传送侧的第一半导体封装件42被安装在第一信号层302上，第一信号层302对应于印刷配线板301的第一层（第一表面层），接收侧的第二半导体封装件43被安装在第二信号层303上，第二信号层303对应于第六层（第二表面层）。布置在第一层与第六层之间的内层上的第二层是接地层304，第五层是电源层305。接地图案44形成在接地层304上，电源图案45形成在电源层305上。第二层可被设置为电源层305，第五层可被设置为接地层304。第三层是第三信号层306，第四层是第四信号层307。
第一半导体封装件42经由多个球形电极被安装到第一信号层302。球形电极组50是与总线配线64连接的第一信号端子组，球形电极组53是与总线配线67连接的第二信号端子组。球形电极组51是与总线配线65连接的第五信号端子组，球形电极组52是与总线配线66连接的第七信号端子组。以下将描述总线配线64、65、66和67。在第一半导体封装件42中，球形电极组51和球形电极组52相对于球形电极组50形成在外圆周侧，并且相对于球形电极53形成在内圆周侧。
第二半导体封装件43经由多个球形电极被安装到第二信号层303。球形电极组54是与总线配线64连接的第三信号端子组，球形电极组57是与总线配线67连接的第四信号端子组。球形电极组55是与总线配线65连接的第六信号端子组，球形电极组56是与总线配线66连接的第八信号端子组。在第二半导体封装件43中，球形电极组55和球形电极组56相对于球形电极组57形成在外圆周侧，并且相对于球形电极组54形成在内圆周侧。
第一半导体封装件42的球形电极组50和第二半导体封装件43的球形电极组54经由第一导通孔58和形成在第二信号层303上的第一总线配线64彼此连接。第一半导体封装件42的球形电极组53和第二半导体封装件43的球形电极组57经由形成在第一信号层302上的第二总线配线67和第二导通孔63彼此连接。第一半导体封装件42的球形电极组51和第二半导体封装件43的球形电极组55经由第三导通孔59、形成在第四信号层307上的第三总线配线65、以及第四导通孔61彼此连接。第一半导体封装件42的球形电极组52和第二半导体封装件43的球形电极组56经由第五导通孔60、形成在第三信号层306上的第四总线配线66、以及第六导通孔62彼此连接。
此时，通过将第一总线配线64、第二总线配线67、第三总线配线65和第四总线配线66的长度和宽度设置为彼此相等，可将以下的各信号传送时间设置为彼此基本上相等，即，通过第一总线配线路径将总线信号从球形电极组50传送到球形电极组54的信号传送时间、通过第二总线配线路径将总线信号从球形电极组53传送到球形电极组57的信号传送时间、通过第三总线配线路径将总线信号从球形电极组51传送到球形电极组55的信号传送时间、以及通过第四总线配线路径将总线信号从球形电极组52传送到球形电极组56的信号传送时间。第一导通孔58、第三导通孔59、第五导通孔60、第四导通孔61、第六导通孔62和第二导通孔63全都被制备在第一半导体封装件42和第二半导体封装件43的安装区域中，并且板设计的自由度未受损。
第一总线配线路径和第三总线配线路径的返回路径对应于与每个总线配线路径相邻的电源层305。第二总线配线路径和第四总线配线路径的返回路径对应于与每个总线配线路径相邻的接地层304。因此，可以最短的距离实现第一总线配线路径和第三总线配线路径的返回路径。因此，可大大地有助于抑制辐射噪声。
虽然已参照示例性实施例描述了本发明，但是要理解本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释，以便包含所有这样的修改以及等同的结构和功能。

Claims (14)

1.一种印刷电路板，包括：
第一半导体封装件，所述第一半导体封装件包括第一信号端子组和第二信号端子组，所述第二信号端子组相对于所述第一信号端子组布置在外圆周侧；
第二半导体封装件，所述第二半导体封装件包括第三信号端子组和第四信号端子组，并且与所述第一半导体封装件之间传送总线信号，所述第四信号端子组相对于所述第三信号端子组布置在内圆周侧；和
印刷配线板，在所述印刷配线板中，所述第一半导体封装件被安装在第一表面层上，所述第二半导体封装件被安装在第二表面层上，
其中，所述第一半导体封装件的第一信号端子组经由第一导通孔和第一总线配线与所述第二半导体封装件的第三信号端子组连接，所述第一导通孔被制备在所述印刷配线板中，所述第一总线配线形成在所述印刷配线板上，并且
其中，所述第一半导体封装件的第二信号端子组经由第二总线配线和第二导通孔与所述第二半导体封装件的第四信号端子组连接，第二总线配线形成在所述印刷配线板上，所述第二导通孔被制备在所述印刷配线板中。
2.根据权利要求1所述的印刷电路板，
其中，所述第一总线配线形成在所述印刷配线板的第二表面层上，所述第二总线配线形成在所述印刷配线板的第一表面层上。
3.根据权利要求1或2所述的印刷电路板，
其中，所述第二信号端子组的至少一部分布置在所述第一半导体封装件的最外圆周上，所述第三信号端子组的至少一部分布置在所述第二半导体封装件的最外圆周上。
4.根据权利要求1或2所述的印刷电路板，
其中，通过所述第一总线配线路径传送所述总线信号的传送时间等于通过所述第二总线配线路径传送所述总线信号的传送时间，所述第一总线配线路径是经由所述第一总线配线和所述第一导通孔形成的，所述第二总线配线路径是经由所述第二总线配线和所述第二导通孔形成的。
5.根据权利要求1或2所述的印刷电路板，
其中，所述第一导通孔的长度等于所述第二导通孔的长度，所述第一总线配线的长度等于所述第二总线配线的长度。
6.根据权利要求1或2所述的印刷电路板，其中，电源层和接地层形成在所述印刷配线板的内层上，与形成在所述电源层上的电源图案连接的电源端子或者与形成在所述接地层上的接地图案连接的接地端子在所述第一半导体封装件中被设置为与所述第一信号端子组或所述第二信号端子组相邻，并且旁路电容器与所述电源端子或所述接地端子连接。
7.根据权利要求6所述的印刷电路板，
其中，与形成在所述电源层上的电源图案连接的所述电源端子或者与形成在所述接地层上的接地图案连接的所述接地端子在所述第二半导体封装件中被设置为与所述第三信号端子组或所述第四信号端子组相邻，并且旁路电容器与所述电源端子或所述接地端子连接。
8.根据权利要求1所述的印刷电路板，
其中，所述第一总线配线形成在第一信号层上，所述第一信号层设置在不同于所述第一表面层和所述第二表面层的内层上，所述第二总线配线形成在第二信号层上，所述第二信号层设置在不同于所述第一表面层和所述第二表面层的内层上以比所述第二信号层更靠近所述第一信号层。
9.根据权利要求8所述的印刷电路板，
其中，所述第二信号端子组的至少一部分布置在所述第一半导体封装件的最外圆周上，所述第三信号端子组的至少一部分布置在所述第二半导体封装件的最外圆周上。
10.根据权利要求8所述的印刷电路板，
其中，通过所述第一总线配线路径传送所述总线信号的传送时间等于通过所述第二总线配线路径传送所述总线信号的传送时间，所述第一总线配线路径是经由所述第一总线配线形成的，所述第二总线配线路径是经由所述第二总线配线形成的。
11.根据权利要求8所述的印刷电路板，
其中，所述第一总线配线的长度等于所述第二总线配线的长度。
12.根据权利要求8所述的印刷电路板，
其中，第三信号层设置在所述第一信号层与所述第二信号层之间，第三总线配线形成在所述第三信号层上，所述第三总线配线与设置在所述第一半导体封装件中的第五信号端子组和设置在所述第二半导体封装件中的第六信号端子组连接，所述第五信号端子组是所述第一半导体封装件中相对于所述第一信号端子组布置在外圆周侧并且相对于所述第二信号端子组布置在内圆周侧的信号端子组，所述第六信号端子组是所述第二半导体封装件中相对于所述第四信号端子组布置在外圆周侧并且相对于所述第三信号端子组布置在内圆周侧的信号端子组。
13.根据权利要求12所述的印刷电路板，
其中，所述第一总线配线的长度、所述第二总线配线的长度和所述第三总线配线的长度彼此相等。
14.根据权利要求12所述的印刷电路板，
其中，电源端子或接地端子设置在所述第一信号层与所述第三信号层之间以及所述第二信号层与所述第三信号层之间。
CN201310136822.8A 2012-04-19 2013-04-19 印刷电路板 Active CN103379737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012096100A JP6452270B2 (ja) 2012-04-19 2012-04-19 プリント回路板および電子機器
JP2012-096100 2012-04-19

Publications (2)

Publication Number Publication Date
CN103379737A CN103379737A (zh) 2013-10-30
CN103379737B true CN103379737B (zh) 2016-03-02

Family

ID=48013865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310136822.8A Active CN103379737B (zh) 2012-04-19 2013-04-19 印刷电路板

Country Status (4)

Country Link
US (2) US9185804B2 (zh)
EP (1) EP2654387B1 (zh)
JP (1) JP6452270B2 (zh)
CN (1) CN103379737B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140162575A1 (en) * 2012-12-07 2014-06-12 Anayas360.Com, Llc Highly integrated millimeter-wave soc layout techniques for improved performance and modeling accuracy
EP2869339B1 (en) * 2013-10-31 2016-07-27 Ampleon Netherlands B.V. Transistor arrangement
WO2017131694A1 (en) * 2016-01-28 2017-08-03 Hewlett Packard Enterprise Development Lp Printed circuit boards
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
KR102420586B1 (ko) * 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
WO2019075224A1 (en) * 2017-10-11 2019-04-18 Nucleus Scientific, Inc. MODULAR BUS SYSTEMS FOR ELECTRIC VEHICLES
CN108925035A (zh) * 2018-08-01 2018-11-30 郑州云海信息技术有限公司 一种基于0402封装的印刷电路板封装设计方法及系统
US11234325B2 (en) * 2019-06-20 2022-01-25 Infinera Corporation Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures
JP2021034536A (ja) * 2019-08-23 2021-03-01 日本特殊陶業株式会社 配線基板
JP7235708B2 (ja) * 2020-10-14 2023-03-08 矢崎総業株式会社 熱伝導シートの製造方法
DE102021202801B4 (de) * 2021-03-23 2022-10-13 Hanon Systems Efp Deutschland Gmbh Schaltung mit einer Leiterplatte und Fahrzeug mit zumindest einer derartigen Schaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
CN1521847A (zh) * 2003-02-13 2004-08-18 �¹������ҵ��ʽ���� 电子部件封装构件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340161A (ja) 1995-06-13 1996-12-24 Canon Inc プリント配線基板上のバス配線
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US5898217A (en) * 1998-01-05 1999-04-27 Motorola, Inc. Semiconductor device including a substrate having clustered interconnects
JP3495917B2 (ja) * 1998-07-15 2004-02-09 日本特殊陶業株式会社 多層配線基板
US6353539B1 (en) * 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
JP2000323645A (ja) 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001035966A (ja) 2000-01-01 2001-02-09 Ngk Spark Plug Co Ltd 配線基板および中継基板
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2005191355A (ja) * 2003-12-26 2005-07-14 Toshiba Corp モジュール基板
KR20070015210A (ko) * 2004-05-15 2007-02-01 씨-코어 테크놀로지즈, 인코포레이티드 수지로 충전된 채널을 포함하는 전도성 억제 코어를 가지는인쇄 배선 기판
CN100367491C (zh) 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
DE102005033254B4 (de) * 2005-07-15 2008-03-27 Qimonda Ag Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
DE102005037040A1 (de) * 2005-08-05 2007-02-08 Epcos Ag Elektrisches Bauelement
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP4978269B2 (ja) * 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
JP2009038112A (ja) * 2007-07-31 2009-02-19 Toshiba Corp プリント配線板構造および電子機器
CN101960934B (zh) * 2008-03-28 2013-01-23 日本电气株式会社 多层印刷配线基板
JP2010010482A (ja) * 2008-06-27 2010-01-14 Canon Inc 差動伝送回路
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
CN102348323A (zh) * 2010-08-02 2012-02-08 鸿富锦精密工业（深圳）有限公司 电路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
CN1521847A (zh) * 2003-02-13 2004-08-18 �¹������ҵ��ʽ���� 电子部件封装构件及其制造方法

Also Published As

Publication number Publication date
US9185804B2 (en) 2015-11-10
EP2654387A3 (en) 2017-07-19
US20160007466A1 (en) 2016-01-07
EP2654387B1 (en) 2021-08-11
CN103379737A (zh) 2013-10-30
JP2013225544A (ja) 2013-10-31
US9345140B2 (en) 2016-05-17
EP2654387A2 (en) 2013-10-23
US20130279135A1 (en) 2013-10-24
JP6452270B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
CN103379737B (zh) 印刷电路板
KR101335987B1 (ko) 다층 인쇄회로기판
US20120247825A1 (en) Printed circuit board
US7262974B2 (en) Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
US8304667B2 (en) Multilayer printed circuit board
CN104040787A (zh) 具有降低的串扰的印刷电路板
KR20120068716A (ko) 프린트 회로판
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
JP6140989B2 (ja) 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
US9635752B2 (en) Printed circuit board and electronic device
CN103889145B (zh) 线路板及电子总成
TW201528884A (zh) 線路板及電子總成
CN101175365B (zh) 抗信号失真的印刷电路板和方法
CN100544542C (zh) 防止静电放电的印刷电路板
CN103517550A (zh) 印刷电路板和印刷布线板
CN104752851B (zh) 一种系统
EP2728976B1 (en) Printed circuit board with reduced emission of electro-magnetic radiation
CN102740583A (zh) 电路板
CN100518439C (zh) 防止静电放电的印刷电路板
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
KR102279152B1 (ko) 배선용 인터포저 및 이를 구비하는 전자 모듈
US20020186554A1 (en) Method for manufacturing a scalable high frequency integrated circuit package
CN219780480U (zh) 电路板、控制器以及设备
CN103379729A (zh) 印刷电路板
JP7485517B2 (ja) 回路基板装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant