JP2021034536A

JP2021034536A - 配線基板

Info

Publication number: JP2021034536A
Application number: JP2019152638A
Authority: JP
Inventors: 宏紀小林; Hiroki Kobayashi
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2019-08-23
Filing date: 2019-08-23
Publication date: 2021-03-01
Also published as: CN112703593A; WO2021038951A1; EP4020542A4; EP4020542A1

Abstract

【課題】インピーダンス不整合の部分を短くし、電気特性を向上させる。【解決手段】本開示の配線基板１０は、誘電体基板２０と、差動信号が入力される第１配線６０および第２配線７０と、を備える、配線基板１０であって、誘電体基板２０は、複数の絶縁層が積層されて構成されたものであり、素子１１に接続される第１パッド６１および第２パッド７１が、複数の絶縁層のうち積層方向の端部に位置する第１絶縁層２１に配置されており、第１配線６０は、第１貫通導体６２と、第１平面導体６３と、を備え、第２配線７０は、素子接続部３０において絶縁層を貫通して積層方向に延びる第２貫通導体と、素子接続部３０において第１絶縁層２１に沿って、もしくは素子接続部３０において第１平面導体６３よりも第１絶縁層２１に近い絶縁層に沿って、積層方向に垂直な方向に延びる第２平面導体７３と、を備える。【選択図】図３

Description

本開示は、配線基板に関する。

従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、例えば特開２０１１−１３８８４５号公報（下記特許文献１）に記載の配線基板が知られている。この配線基板は、複数の絶縁層が積層されてなる絶縁基板と、絶縁基板の内部および表面に配置された複数の配線導体と、絶縁層を貫通して上下の配線導体同士を接続する貫通導体と、を備えている。絶縁基板の上面中央部には半導体素子の電極端子に半田バンプ等を介して電気的に接続される半導体素子接続パッドが形成されている。一方、絶縁基板の下面には外部電気回路基板の配線導体に半田ボール等を介して電気的に接続される外部接続パッドが形成されている。これらの半導体素子接続パッドと外部接続パッドとは配線導体および貫通導体を介して互いに電気的に接続されている。

特開２０１１−１３８８４５号公報の図２および図３によると、一対の半導体素子接続パッド３２は、貫通導体５１ｂ、ランド８２ｂ、貫通導体５２ｂ、ランド８３ｂ、貫通導体５３ｂ、ランド８４ｂ、貫通導体５４ｂ、およびランド８５ｂを介して、帯状配線導体のペア７２に接続されている。帯状配線導体のペア７２は信号用の伝送路として互いに差動線路として機能するペア伝送路とされている。ペア伝送路は、互いに所定間隔で平行に延びる２本の帯状配線導体をペアとして設けるとともに、このペアをなす２本の帯状配線導体の上下や左右に接地または電源用導体を所定の間隔で設けてインピーダンス整合させることにより形成されている。

特開２０１１−１３８８４５号公報

しかしながら、上記の配線基板では、ペアをなす帯状配線導体と上下のランドとの接続に使用される貫通導体が所定の間隔でペアをなして隣接するようにして設けられており、かつ、ペアをなすランドが同層で隣接して配置されているため、インピーダンス不整合の部分が長いものとなっている。また、ペアをなす帯状配線導体とペアをなす半導体素子接続パッドとの間では、配線導体が複数の貫通導体と複数のランドとによって階段状に構成されているため、配線導体の構造が極めて複雑である。

本開示の配線基板は、誘電体基板と、差動信号が入力される第１配線および第２配線と、を備える、配線基板であって、前記誘電体基板は、複数の絶縁層が積層されて構成されたものであり、前記誘電体基板は、素子に接続される素子接続部と、外部回路基板に接続される外部接続部と、積層方向に垂直な方向に延びる形態をなし、前記素子接続部と前記外部接続部を中継接続する中継接続部と、を備え、前記素子に接続される第１パッドおよび第２パッドが、前記複数の絶縁層のうち前記積層方向の端部に位置する第１絶縁層に配置されており、前記第１配線は、前記素子接続部において前記第１パッドから前記複数の絶縁層を貫通して前記積層方向に延びる第１貫通導体と、前記素子接続部において前記複数の絶縁層のうち前記中継接続部に連なる中継絶縁層に沿って前記積層方向に垂直な方向に延びる第１平面導体と、を備え、前記第２配線は、前記素子接続部において前記絶縁層を貫通して前記積層方向に延びる第２貫通導体と、前記素子接続部において前記第１絶縁層に沿って、もしくは前記素子接続部において前記第１平面導体よりも前記第１絶縁層に近い前記絶縁層に沿って、前記積層方向に垂直な方向に延びる第２平面導体と、を備える、配線基板である。

本開示によれば、インピーダンス不整合の部分を短くでき、電気特性を向上させることができるとともに、第１配線の構造を簡素にできる。

図１は、本開示の配線基板を上方から見た平面図である。図２は、本開示の配線基板の配線構造を示した断面図である。図３は、図２の途中部分を省略して拡大した一部拡大断面図である。図４は、従来構造における配線基板を上方から見た平面図である。図５は、従来構造における配線基板の配線構造を示した断面図である。図６は、図５の途中部分を省略して拡大した一部拡大断面図である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
（１）本開示の配線基板は、誘電体基板と、差動信号が入力される第１配線および第２配線と、を備える、配線基板であって、前記誘電体基板は、複数の絶縁層が積層されて構成されたものであり、前記誘電体基板は、素子に接続される素子接続部と、外部回路基板に接続される外部接続部と、積層方向に垂直な方向に延びる形態をなし、前記素子接続部と前記外部接続部を中継接続する中継接続部と、を備え、前記素子に接続される第１パッドおよび第２パッドが、前記複数の絶縁層のうち前記積層方向の端部に位置する第１絶縁層に配置されており、前記第１配線は、前記素子接続部において前記第１パッドから前記複数の絶縁層を貫通して前記積層方向に延びる第１貫通導体と、前記素子接続部において前記複数の絶縁層のうち前記中継接続部に連なる中継絶縁層に沿って前記積層方向に垂直な方向に延びる第１平面導体と、を備え、前記第２配線は、前記素子接続部において前記絶縁層を貫通して前記積層方向に延びる第２貫通導体と、前記素子接続部において前記第１絶縁層に沿って、もしくは前記素子接続部において前記第１平面導体よりも前記第１絶縁層に近い前記絶縁層に沿って、前記積層方向に垂直な方向に延びる第２平面導体と、を備える、配線基板である。

第１貫通導体と第２貫通導体が接近して並んだ部分ではインピーダンス不整合となるため、できるだけ短いことが望ましい。その点、請求項１の構成によると、第２平面導体が第１平面導体よりも第１絶縁層に近い絶縁層に沿って配置されているため、第２貫通導体を第１貫通導体よりも短くできる。したがって、インピーダンス不整合の部分を短くでき、電気特性を向上させることができる。

また、第１貫通導体の端部が第１平面導体に接続され、第１平面導体の端部から同層で中継接続部に第１配線を引き出すことができるから、第１配線を階段状に構成しなくてもよい。したがって、第１配線の構造を簡素にできる。

（２）前記第２貫通導体は、前記第２パッドから少なくとも１つの前記絶縁層を貫通して前記第２平面導体の前端部に向けて前記積層方向に延びる第２前側貫通導体と、前記第２平面導体の後端部から前記複数の絶縁層を貫通して前記積層方向に延びる第２後側貫通導体と、を備えて構成されていることが好ましい。

（３）前記第２平面導体は、前記第１絶縁層の隣の層に配置された第２絶縁層の積層面に沿って配置されていることが好ましい。
インピーダンス不整合の部分を絶縁層一層分の長さにとどめることができるから、電気特性をより向上させることができる。

（４）前記第１配線は、前記中継接続部において前記積層方向に垂直な方向に延びる第１帯状導体を備え、前記第２配線は、前記中継接続部において前記第１帯状導体と同層で、かつ前記第１帯状導体と等間隔で配置された第２帯状導体と、を備え、前記第１帯状導体と前記第２帯状導体によってペア配線が構成されていることが好ましい。
素子接続部に第２平面導体を設けない構成とした場合は、素子接続部に第２平面導体を設ける構成とした場合よりもペア配線を長くできるため、その点においては有利である。しかしながら、素子接続部に第２平面導体を設けない構成とした場合は、素子接続部に第２平面導体を設ける構成とした場合よりもインピーダンス不整合の部分が長くなるため、配線全体としてみた場合には、ペア配線が短くなるとしても電気特性を向上させることができる。

（５）前記第１平面導体の特性インピーダンスは、前記ペア配線の差動インピーダンスの半分であり、前記第１平面導体の特性インピーダンスと前記第２平面導体の特性インピーダンスとは同じであることが好ましい。
第１平面導体の特性インピーダンスと第２平面導体の特性インピーダンスとを、ペア配線の差動インピーダンス（例えば１００Ω）の半分（例えば５０Ω）とすることで、配線全体のインピーダンスの乱れを小さくすることができる。

（６）前記第１平面導体の長さは、前記第１帯状導体の長さの半分以下であることが好ましい。
第１平面導体の長さを第１帯状導体の長さの半分以下にすると、Ｓパラメーター特性を向上させることができる。

［本開示の実施形態の詳細］
本開示の配線基板１０の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

［配線基板の全体構造］
配線基板１０は、図１および図２に示すように、誘電体基板２０と、差動信号が入力される第１配線６０および第２配線７０と、を備える。誘電体基板２０は、素子１１に接続される素子接続部３０と、外部回路基板１２に接続される外部接続部４０と、積層方向に垂直な方向に延びる形態をなし、素子接続部３０と、素子接続部３０と外部接続部４０を中継接続する中継接続部５０と、を備えている。以下において前後方向とは中継接続部５０の延びる方向を基準として、素子接続部３０側を前側、外部接続部４０側を後側とする。

誘電体基板２０は複数の絶縁層が積層されて構成されており、上から順に、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３、第４絶縁層２４、第５絶縁層２５、第６絶縁層２６、第７絶縁層２７、および第８絶縁層２８を備えて構成されている。すなわち、本開示の誘電体基板２０は、８つの絶縁層によって構成されている。

第１絶縁層２１、第２絶縁層２２、第３絶縁層２３、および第４絶縁層２４は、素子接続部３０に配され、第７絶縁層２７と第８絶縁層２８は、外部接続部４０に配されている。また、第５絶縁層２５と第６絶縁層２６は、素子接続部３０から中継接続部５０を介して外部接続部４０にわたって配され、積層方向に垂直な方向に長く延びる形態をなしている。

［外部接続部］
外部接続部４０は、第５絶縁層２５の後端部と、第６絶縁層２６の後端部と、第７絶縁層２７と、第８絶縁層２８と、を備えて構成されている。図３に示すように、第１配線６０の後述する第１帯状導体６４と第２配線７０の後述する第２帯状導体７４とは、第６絶縁層２６における第５絶縁層２５との積層面２６Ａに沿って配されている。

［貫通導体］
外部接続部４０の内部には貫通導体８０が形成されている。貫通導体８０は、第６絶縁層２６から第８絶縁層２８にわたって形成されている。貫通導体８０の下端部にはランド８１が形成されている。ランド８１は、第８絶縁層２８の下面において、貫通導体８０を中心として径方向外側に広がるように形成されている。図１に示すように、ランド８１は、外部回路基板１２の導体１２Ａに接続されている。

［中継接続部］
中継接続部５０は、第５絶縁層２５の前後両端部を除く中央部分と、第６絶縁層２６の前後両端部を除く中央部分と、を備えて構成されている。図３に示すように、第１配線６０の後述する第１帯状導体６４は、第６絶縁層２６における第５絶縁層２５との積層面２６Ａに沿って配されている。同様に、第２配線７０の後述する第２帯状導体７４は、第６絶縁層２６における第５絶縁層２５との積層面２６Ａに沿って配されている。

［素子接続部］
素子接続部３０は、第１絶縁層２１と、第２絶縁層２２と、第３絶縁層２３と、第４絶縁層２４と、第５絶縁層２５の前端部と、第６絶縁層２６の前端部と、を備えて構成されている。第１絶縁層２１の上面には、第１パッド６１と、第２パッド７１と、両パッド６１、７１を取り囲むようにして面で形成された導体であるプレーンと、が配置されている。プレーンと第１パッド６１および第２パッド７１との間には、８の字状のクリアランスが形成されている。第２パッド７１は第１パッド６１の後方に配されている。一方、素子１１の下面には複数の電極１１Ａが設けられており、第１パッド６１とこれに対応する電極１１Ａとの間には半田ボール１３が挟持され、第２パッド７１とこれに対応する電極１１Ａとの間には半田ボール１３が挟持されている。素子１１の下面と第１絶縁層２１の上面との間は、樹脂などの封止材１４によって封止されている。これにより、半田ボール１３は、封止材１４の内部に埋め込まれている。

［第１貫通導体、第２貫通導体、および平面導体］
素子接続部３０の内部には、第１貫通導体６２と、第２貫通導体と、が埋め込まれている。第２貫通導体は、第２前側貫通導体７２Ｆと、第２前側貫通導体７２Ｆよりも後側に位置する第２後側貫通導体７２Ｒと、を備えて構成されている。第１貫通導体６２は、第１パッド６１から複数の絶縁層（本開示では第１絶縁層２１から第５絶縁層２５までの５つの絶縁層）を貫通して下方に延びており、その下端部が第１平面導体６３の前端部６３Ｆに接続されている。第１平面導体６３は、素子接続部３０において第６絶縁層２６の積層面２６Ａに沿って後方に延びている。

第２前側貫通導体７２Ｆは、第２パッド７１から１つの絶縁層（本開示では第１絶縁層２１のみ）を貫通して下方に延びており、その下端部が第２平面導体７３の前端部７３Ｆに接続されている。第２平面導体７３は、素子接続部３０において第２絶縁層２２の積層面２２Ａに沿って後方に延びている。

図１に示すように、第１平面導体６３と第２平面導体７３は、平面視において重なった配置で後方に延びている。各平面導体６３、７３の後端部６３Ｒ、７３Ｒには、第１導入部６５と第２導入部７５が接続されている。第１導入部６５と第２導入部７５は、平面視において後方に向かうほど互いに離れるように斜め後方に延びている。第１導入部６５の後端部と第２導入部７５の後端部とは、所定の距離だけ離間して配置されている。

第２導入部７５の後端部には、第２後側貫通導体７２Ｒが接続されている。第２後側貫通導体７２Ｒは、第２導入部７５の後端部から複数の絶縁層（本開示では第２絶縁層２２から第５絶縁層２５までの４つの絶縁層）を貫通して下方に延びている。

［第１帯状導体および第２帯状導体］
第１導入部６５の後端部には第１帯状導体６４が接続されている。第１帯状導体６４は、素子接続部３０において第１導入部６５の後端部に連なっている。第１帯状導体６４は、第６絶縁層２６の積層面２６Ａに沿って後方に延びている。

一方、第２後側貫通導体７２Ｒの下端部には第２帯状導体７４が接続されている。第２帯状導体７４は、素子接続部３０において第２後側貫通導体７２Ｒの下端部に連なっている。第２帯状導体７４は、第６絶縁層２６の積層面２６Ａに沿って後方に延びている。

図１に示すように、第１帯状導体６４と第２帯状導体７４は直線状に延びる形態をなし、等間隔で平行に配置されている。第１帯状導体６４と第２帯状導体７４は、差動伝送路におけるペア配線を構成している。第１帯状導体６４と第２帯状導体７４は、素子接続部３０の後端付近から中継接続部５０を前後方向に横切って外部接続部４０の中央付近に至るまで平行に並んで配置されている。

第１帯状導体６４の後端部には、貫通導体８０に至る第１導出部６６が接続されている。同様に、第２帯状導体７４の後端部には、貫通導体８０に至る第２導出部７６が接続されている。第１導出部６６と第２導出部７６は、平面視において後方に向かうほど互いに離れるように斜め後方に延びている。第１導出部６６の後端部と第２導出部７６の後端部とは、それぞれ貫通導体８０に接続されている。

［第１配線］
第１配線６０は、第１パッド６１と、第１貫通導体６２と、第１平面導体６３と、第１導入部６５と、第１帯状導体６４と、第１導出部６６と、貫通導体８０と、ランド８１と、を備えて構成されている。素子１１の電極１１Ａは、半田ボール１３を介して第１配線６０の第１パッド６１に接続され、第１配線６０のランド８１を介して外部回路基板１２の導体１２Ａに接続されている。したがって、素子１１は第１配線６０を介して外部回路基板１２に電気的に接続される。

［第２配線］
第２配線７０は、第２パッド７１と、第２前側貫通導体７２Ｆと、第２平面導体７３と、第２導入部７５と、第２後側貫通導体７２Ｒと、第２帯状導体７４と、第２導出部７６と、貫通導体８０と、ランド８１と、を備えて構成されている。素子１１の電極１１Ａは、半田ボール１３を介して第２配線７０の第２パッド７１に接続され、第２配線７０のランド８１を介して外部回路基板１２の導体１２Ａに接続されている。したがって、素子１１は第２配線７０を介して外部回路基板１２に電気的に接続される。

［インピーダンス特性］
ここで、本開示の配線基板１０の従来構造について図４から図６を参照しながら説明する。従来構造の配線基板１１０の構成において本開示の配線基板１０と対応する構成については、配線基板１０の符号の数字部分に１００を加えた符号を用いるものとする。本開示の第１パッド６１と第２パッド７１のパッドピッチは、第１帯状導体６４と第２帯状導体７４のペア配線ピッチよりも狭いものとされている。この点については、従来構造も同様である。

従来構造の配線基板１１０と本開示の配線基板１０との相違は、素子接続部１３０における配線構造にある。従来構造では、第２パッド１７１に第２貫通導体１７２が接続されており、第２貫通導体１７２は、第２パッド１７１から複数の絶縁層（第１絶縁層１２１から第５絶縁層１２５までの５つの絶縁層）を貫通して下方に延びており、その下端部が第２導入部１７５の前端部に接続されている。すなわち、従来構造では、本開示の第１平面導体６３と第２平面導体７３とに対応する導体（ストリップ線路）が存在していない。

第１貫通導体１６２と第２貫通導体１７２は、第１パッド１６１と第２パッド１７１のパッドピッチでそのまま下方に引き出されているため、この部分でインピーダンス不整合が発生している。この結果、従来構造ではインピーダンス不整合の部分は絶縁層五層分の長さで発生している。一方、本開示では、第１貫通導体６２と第２前側貫通導体７２Ｆとは、第１パッド６１と第２パッド７１のパッドピッチでそのまま下方に引き出されているため、この部分でインピーダンス不整合が発生している。しかしながら、インピーダンス不整合の部分は絶縁層一層分の長さで発生しているにすぎないため、従来構造よりも本開示のほうがインピーダンス不整合の部分の長さが５分の１に短縮されており、インピーダンスの乱れが小さくなることで、Ｓパラメーター(Scattering parameters)特性等の電気特性が向上している。

また、第１平面導体６３の長さは、第１帯状導体６４の長さの半分以下であり、第２平面導体７３の長さは、第２帯状導体７４の長さの半分以下であるため、ペア配線の長さが短くなりすぎず、Ｓパラメーター特性を向上させることができる。

第１平面導体６３の特性インピーダンスは、ペア配線の差動インピーダンスの半分であり、第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとは同じである。本開示の第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとは、いずれも５０Ωである。また、本開示の第１帯状導体６４と第２帯状導体７４とによって構成されるペア配線の差動インピーダンスは、１００Ωである。このように、第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとを、ペア配線の差動インピーダンスの半分とすることで、配線全体のインピーダンスの乱れを小さくすることができる。

［実施例］
次に、素子接続部３０における配線構造の違いによるＳパラメーター特性の比較を行う。以下においては、図１に示すように、ストリップ線路（平面導体および導入部）の長さをＬ１とし、差動伝送路（帯状導体および導出部）の長さをＬ２とし、図２に示すように、第１貫通導体６２の高さをＨとする。

表１は、長さＬ１（ｍｍ）と長さＬ２（ｍｍ）を変更した場合の反射損失の値（ｄＢ）を表したものである。

表１によると、No.5が最も反射損失が小さいことがわかる。図１から図３に示す本開示の構造はNo.3であり、図４から図６に示す従来構造はNo.1である。No.2からNo.6の場合、いずれも従来構造のNo.1よりも反射損失が小さくなることが確認できた。

表２は、長さＬ１（ｍｍ）を１のまま、高さＨ（ｍｍ）のみを変更した場合の反射損失の値（ｄＢ）を表したものである。

表２によると、No.10が最も反射損失が小さいことがわかる。図１から図３に示す本開示の構造はNo.3であり、図４から図６に示す従来構造はNo.1である。No.3およびNo.7からNo.10の場合、いずれも従来構造のNo.1よりも反射損失が小さくなることが確認できた。

［本開示の実施形態の効果］
以上詳述した実施形態によれば、以下の効果が得られる。
（１）第１貫通導体６２と第２前側貫通導体７２Ｆが並んだ部分ではインピーダンス不整合となるため、できるだけ短いことが望ましい。その点、本開示の構成によると、第２平面導体７３が第１平面導体６３よりも第１絶縁層２１に近い絶縁層の積層面に沿って配置されているため、第２前側貫通導体７２Ｆを第１貫通導体６２よりも短くできる。したがって、インピーダンス不整合の部分を短くでき、電気特性を向上させることができる。

また、第１貫通導体６２の端部が第１平面導体６３に接続され、第１平面導体６３の端部から同層で中継接続部５０に第１配線６０を引き出すことができるから、第１配線６０を階段状に構成しなくてもよい。したがって、第１配線６０の構造を簡素にできる。

（２）素子接続部３０に第２平面導体７３を設けない構成とした場合は、素子接続部３０に第２平面導体７３を設ける構成とした場合よりもペア配線を長くできるため、その点においては有利である。しかしながら、素子接続部３０に第２平面導体７３を設けない構成とした場合は、素子接続部３０に第２平面導体７３を設ける構成とした場合よりもインピーダンス不整合の部分が長くなるため、配線全体としてみた場合には、ペア配線が短くなるとしても電気特性を向上させることができる。

（３）第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとを、ペア配線の差動インピーダンス（例えば１００Ω）の半分（例えば５０Ω）とすることで、配線全体のインピーダンスの乱れを小さくすることができる。

（４）インピーダンス不整合の部分を絶縁層一層分の長さにとどめることができるから、電気特性をより向上させることができる。

（５）第１平面導体６３の長さを第１帯状導体６４の長さの半分以下にすると、Ｓパラメーター特性を向上させることができる。

＜他の実施形態＞
（１）上記実施形態では第１貫通導体６２が第１導入部６５を介して第１帯状導体６４に接続されているものの、第１貫通導体６２が第１帯状導体６４に直接接続されているものとしてもよい。また、上記実施形態では第２平面導体７３が第２導入部７５を介して第２後側貫通導体７２Ｒに接続されているものの、第２平面導体７３が第２後側貫通導体７２Ｒに直接接続されているものとしてもよい。

（２）上記実施形態では第１帯状導体６４と第２帯状導体７４が平行に並んで配置されているものの、第１帯状導体と第２帯状導体が等間隔で配置されていればよく、直線状に並んで配置されている必要はない。例えば、第１帯状導体と第２帯状導体がともに曲線状をなして後方に延びるものでもよい。

（３）上記実施形態では第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとが同じであるものの、必ずしも同じである必要はない。

（４）上記実施形態では第２平面導体７３は第２絶縁層２２の積層面２２Ａに沿って配置されているものの、第２平面導体は第３絶縁層２３から第５絶縁層２５のいずれか１つの積層面に沿って配置されているものとしてもよい。

（５）上記実施形態では第１平面導体６３の長さが第１帯状導体６４の長さの半分以下であるものの、第１平面導体の長さが第１帯状導体の長さの半分より大きいもの（表１のNo.6）でもよい。

（６）上記実施形態では第２平面導体７３が第２絶縁層２２の積層面２２Ａに沿って配されるストリップライン構造とされているものの、第２平面導体は第２パッド７１と同層（第１絶縁層２１の上面）に配置されるマイクロストリップ構造であってもよい。

（７）上記実施形態では第１平面導体６３が第６絶縁層２６の積層面２６Ａに沿って配されるストリップライン構造とされているものの、第７絶縁層２７と第８絶縁層２８を第６絶縁層２６と同じ全長にした上で、第１平面導体はランド８１と同層（第８絶縁層２８の下面）に配置されるマイクロストリップ構造であってもよい。その際、第１帯状導体と第２帯状導体もランド８１と同層に配置されるマイクロストリップ構造としてもよい。

１０…配線基板
１１…素子１１Ａ…電極
１２…外部回路基板１２Ａ…導体
１３…半田ボール
１４…封止材
２０…誘電体基板
２１…第１絶縁層
２２…第２絶縁層２２Ａ…積層面
２３…第３絶縁層
２４…第４絶縁層
２５…第５絶縁層
２６…第６絶縁層（中継絶縁層）２６Ａ…積層面
２７…第７絶縁層
２８…第８絶縁層
３０…素子接続部
４０…外部接続部
５０…中継接続部
６０…第１配線
６１…第１パッド
６２…第１貫通導体
６３…第１平面導体６３Ｆ…前端部６３Ｒ…後端部
６４…第１帯状導体
６５…第１導入部
６６…第１導出部
７０…第２配線
７１…第２パッド
７２Ｆ…第２前側貫通導体７２Ｒ…第２後側貫通導体
７３…第２平面導体７３Ｆ…前端部７３Ｒ…後端部
７４…第２帯状導体
７５…第２導入部
７６…第２導出部
８０…貫通導体
８１…ランド

Claims

誘電体基板と、差動信号が入力される第１配線および第２配線と、を備える、配線基板であって、
前記誘電体基板は、複数の絶縁層が積層されて構成されたものであり、
前記誘電体基板は、素子に接続される素子接続部と、外部回路基板に接続される外部接続部と、積層方向に垂直な方向に延びる形態をなし、前記素子接続部と前記外部接続部を中継接続する中継接続部と、を備え、
前記素子に接続される第１パッドおよび第２パッドが、前記複数の絶縁層のうち前記積層方向の端部に位置する第１絶縁層に配置されており、
前記第１配線は、前記素子接続部において前記第１パッドから前記複数の絶縁層を貫通して前記積層方向に延びる第１貫通導体と、前記素子接続部において前記複数の絶縁層のうち前記中継接続部に連なる中継絶縁層に沿って前記積層方向に垂直な方向に延びる第１平面導体と、を備え、
前記第２配線は、前記素子接続部において前記絶縁層を貫通して前記積層方向に延びる第２貫通導体と、前記素子接続部において前記第１絶縁層に沿って、もしくは前記素子接続部において前記第１平面導体よりも前記第１絶縁層に近い前記絶縁層に沿って、前記積層方向に垂直な方向に延びる第２平面導体と、を備える、配線基板。
前記第２貫通導体は、前記第２パッドから少なくとも１つの前記絶縁層を貫通して前記第２平面導体の前端部に向けて前記積層方向に延びる第２前側貫通導体と、前記第２平面導体の後端部から前記複数の絶縁層を貫通して前記積層方向に延びる第２後側貫通導体と、を備えて構成されている、請求項１に記載の配線基板。
前記第２平面導体は、前記第１絶縁層の隣の層に配置された第２絶縁層の積層面に沿って配置されている、請求項１または請求項２に記載の配線基板。
前記第１配線は、前記中継接続部において前記積層方向に垂直な方向に延びる第１帯状導体を備え、
前記第２配線は、前記中継接続部において前記第１帯状導体と同層で、かつ前記第１帯状導体と等間隔で配置された第２帯状導体と、を備え、
前記第１帯状導体と前記第２帯状導体によってペア配線が構成されている、請求項１から請求項３のいずれか１項に記載の配線基板。
前記第１平面導体の特性インピーダンスは、前記ペア配線の差動インピーダンスの半分であり、前記第１平面導体の特性インピーダンスと前記第２平面導体の特性インピーダンスとは同じである、請求項４に記載の配線基板。
前記第１平面導体の長さは、前記第１帯状導体の長さの半分以下である、請求項４または請求項５に記載の配線基板。