JP6211392B2 - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JP6211392B2
JP6211392B2 JP2013226512A JP2013226512A JP6211392B2 JP 6211392 B2 JP6211392 B2 JP 6211392B2 JP 2013226512 A JP2013226512 A JP 2013226512A JP 2013226512 A JP2013226512 A JP 2013226512A JP 6211392 B2 JP6211392 B2 JP 6211392B2
Authority
JP
Japan
Prior art keywords
signal line
interlayer wiring
circuit board
signal
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013226512A
Other languages
English (en)
Other versions
JP2015088642A (ja
Inventor
正人 石▲崎▼
正人 石▲崎▼
久保 昇
昇 久保
智康 山本
智康 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Electronics Devices Inc
Original Assignee
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Electronics Devices Inc filed Critical NGK Electronics Devices Inc
Priority to JP2013226512A priority Critical patent/JP6211392B2/ja
Publication of JP2015088642A publication Critical patent/JP2015088642A/ja
Application granted granted Critical
Publication of JP6211392B2 publication Critical patent/JP6211392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、差動信号を伝送する差動伝送線路と、この差動伝送線路を配置する多層回路基板と、この多層回路基板を搭載する光モジュールに関する。
光信号の送受信を行うための光モジュールは、電気信号と光信号の変換を行う光半導体素子と、供給される制御信号に基づいて光半導体素子を所定の温度に保つよう動作する電子冷却素子と、光半導体素子と電子冷却素子を内包するパッケージを備える。
光半導体素子に供給される電気信号には、差動信号が用いられる。差動信号は、2本の信号線の一方を流れる正相信号と他方を流れる逆相信号が同じ大きさを有し、かつ互いに逆の向きを有するので、各信号によって発生する磁界は互いに打ち消しあうことに加えて、その信号レベルが小さいことから、シングルエンド伝送方式よりも不要輻射ノイズや、クロストークノイズの発生を抑制することができる。また、外来のノイズに対しても、影響の受け方が一方の信号と他方の信号とで打ち消しあうので、シングルエンド伝送方式よりもノイズ耐性にも優れている。
従って、これまでも差動伝送方式を採用した光モジュールが開発されてきた。例えば、特許文献1には、「光モジュール」という名称で、プリント基板からの熱流入を抑えて、プリント基板と光半導体素子との間で伝送される電気信号の劣化を抑えることができる技術が開示されている。以下、特許文献1の図2及び本願の図11を参照しながら従来の技術について説明する。特許文献1の図2を用いて説明する際には図中の符号をそのまま引用する。
特許文献1の図2において、光モジュール110は、電気信号を光信号に変換する光半導体素子112と、光半導体素子112を気密封止して保持するセラミックパッケージ114と、セラミックパッケージ114の内部と外部とを電気的に連絡するリード116と、光半導体素子112に伝送する電気信号を出力するプリント基板118とを有する。
また、光モジュール110は、プリント基板118とリード116のパッケージ外部側部120とを電気的に接続する複数の第1の伝送線路122がパターン形成されている第1のフレキシブル基板124と、光半導体素子112とリード116のパッケージ内部側部126とを電気的に接続する複数の第2の伝送線路128がパターン形成されている第2のフレキシブル基板130とを有する。
光半導体素子112は、差動ドライバ152から出力される差動信号で駆動される。差動信号は、2本1組で差動伝送線路をなす線路(第1の伝送線路122―1と122−2、リード116−1と116−2、第2の伝送線路128−1と128−2)で光半導体素子112に伝送される。
ここで、光モジュール110には、光半導体素子112に供給される電気信号が発するノイズを抑制したり、光半導体素子112に供給される電気信号の耐ノイズ性を向上させることに加えて、光モジュールの小型化という別の要求がある。
特開2006−13202号公報 特開平1−286493号公報
しかしながら、特許文献1に開示される2本1組で差動伝送線路をなす第2の伝送線路128−1,128−2は、パッケージ114内の第2のフレキシブル基板130上の同一平面に形成されているため、パッケージ114内にフレキシブル基板130を設置するためのスペースが必要となる。このため、近年の光モジュールの小型化の要求に満足に応えられない可能性があった。
この問題を解決する方法について、本願の図11を参照しながら説明する。図11(a),(b)は光モジュールのパッケージの側壁に差動伝送線路を内蔵する従来技術を説明するための構成図であり、(b)は(a)の符号X−X線の矢視断面図である。本図において、特許文献1の図2に開示される構成要素と同一の構成要素には同一符号を付し、その構成に関する説明は省略する。
前述の解決方法としては、図11に示すようにパッケージ114の側壁Sに差動伝送線路128−1,128−2を内蔵してパッケージ114内に本来必要となる第2のフレキシブル基板130(図11では図示されていない)のスペースを省略し、パッケージ114全体の幅を狭くすることが考えられる。
しかし、第2のフレキシブル基板130上の同一平面に形成された第2の伝送線路128−1,128−2をセラミックパッケージ114の側壁Sに内蔵した場合、以下のような問題が発生する。
すなわち、略平行に配置した差動伝送線路である第2の伝送線路128−1,128−2のインピーダンスは規定値内に保つ必要があるが、周囲をフレキシブル基板と空気(一般的なフレキシブル基板の比誘電率=3.5、空気の比誘電率=1)で囲まれた第2の伝送線路128−1,128−2を、フレキシブル基板や空気よりも誘電率の高いアルミナ(アルミナの比誘電率9.5)等のセラミックパッケージ114の側壁Sに内蔵しようとすると、第2の伝送線路128−1,128−2間の容量結合によるキャパシタンスが大きくなりすぎるため第2の伝送線路128−1,128−2の特性インピーダンスが規定よりも低くなりすぎてしまう。
第2の伝送線路128−1,128−2の特性インピーダンスを高くするには、各線路の線幅を狭くする、又は線路間距離を広くするといった方法が考えられるが、前者は損失の増大、後者はパッケージ114の幅を狭くすることができないという課題があった。
光モジュール110を小型化する別の手段として、パッケージ114の側壁S内部に上下に平行に第2の伝送線路128−1、128−2を配設することにより前述のスペースを省略し、パッケージ114の幅を狭くすることが考えられる。
なお、上下に平行に差動伝送線路を配設する例としては、特許文献2に開示された「多層配線基板」が既に知られている。
しかしながら、パッケージ114の側壁S内部に上下に平行に差動伝送線路128−1、128−2を配設する場合、入力端子Inと差動伝送線路128−1、128−2との間、および出力端子Outと差動伝送線路128−1、128−2との間をそれぞれ深さ方向に貫通するビアで接続する必要がある。このビアの線路長(ビア深さ)が二本の線路で異なるため、全体の等長性が崩れる。差動伝送線路においては、二本の線路の全体長が相違すると出力端側の位相がずれて、その位相差がコモンモ−ドノイズとなって現れるという課題があった。
本発明はかかる従来の事情に対処してなされたものであり、差動伝送線路の位相ずれを防止すると共に特性インピーダンスの不整合をも防止して、小型化可能な光モジュールを提供することを目的とし、さらには小型化された光モジュールを提供可能な差動伝送線路と、この差動伝送線路を配置する多層回路基板を提供することを目的とする。
上記目的を達成するため、請求項1記載の発明である光モジュールは、内部空間を気密封止可能なパッケージと、前記パッケージの内部空間に配置される光半導体素子と、前記光半導体素子の過熱を抑制する電子冷却素子と、前記内部空間と外部を隔てる側壁を有し、複数の絶縁層が積層された多層回路基板と、前記多層回路基板に、差動信号を伝送する第1の信号線と第2の信号線を備えて設けられる差動伝送線路とを備えた光モジュールにおいて、前記第1及び第2の信号線は、それぞれ前記複数の絶縁層間に配置された層間配線部と、前記多層回路基板面に設けられた入力端子から前記層間配線部の一端部までを接続する入力側ビア接続部と、前記多層回路基板面に設けられた出力端子から前記層間配線部の他端部までを接続する出力側ビア接続部と、を備え、前記層間配線部の少なくとも一部は前記側壁の内部に配設され、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部は、異なる絶縁層間に配置され、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部は、それぞれグランド層で挟まれるように配置されることを特徴とするものである。
上記構成の光モジュールは、第1の信号線と第2の信号線の層間配線部は、異なる絶縁層間に配置され、これらの層間配線部の間にグランド層が配置されているので、それぞれの層間配線部における第1の信号線と第2の信号線のインピ−ダンスは各々の信号線とグランド層の間の電気容量(キャパシタンス)に依存するように作用する。
また、第1の信号線と第2の信号線の層間配線部は異なる絶縁層間に配置されるためそれぞれの信号線の入力側ビア接続部と出力側ビア接続部のビア深さの違いによって発生する信号の位相差があり、これがインピーダンスマッチングの劣化となって現れるものの、第1の信号線と第2の信号線の層間配線部はグランド層によって遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換を発生させないように作用する。
なお、本願明細書及び特許請求の範囲においては、差動伝送線路の一端であって外部からの信号が入力される端子を入力端子といい、差動伝送線路の他端であって外部に信号を出力する端子を出力端子という。
また、請求項2に記載の発明である光モジュールは、請求項1に記載の光モジュールにおいて、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部のうち、一方の層間配線部は、前記第1の信号線と前記第2の信号線の線路長の差を相殺するためのミアンダ配線部が設けられることを特徴とするものである。
上記構成の光モジュールは、層間配線部に設けられたミアンダ配線部が第1の信号線と第2の信号線の線路長の差を相殺する作用を有する。
さらに、本請求項2に記載の発明では、一方の層間配線部にミアンダ配線部を挿入したことで生じる第1の信号線と第2の信号線の間の信号の位相差に対しても、それぞれの層間配線部はグランド層で遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換を発生させないように作用する。
本発明の請求項1に記載の光モジュールにおいては、第1の信号線と第2の信号線の層間配線部は異なる絶縁層間に配置されるため幅の狭い絶縁層でも信号線の幅を取りやすく、信号線が細くなることによる伝送信号の損失を抑制することができる。
また、第1の信号線と第2の信号線の層間配線部におけるそれぞれのインピ−ダンスは各々の信号線とグランド層の間の電気容量に依存するので、第1の信号線及び第2の信号線の幅を絶縁層の厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部におけるインピーダンスを所望の範囲に制御することが可能である。
従って、第1の信号線と第2の信号線の配置において等間隔性が保てなくとも、特性インピーダンスの不整合を生じることがない。また、2本の信号線間はグランド層によって遮蔽されているので、入力側ビア接続部や出力側ビア接続部におけるビア長の差によって位相差を生じた信号が直接結合することによるモード変換も発生しない。したがって、差動信号の伝送特性を劣化させることがない。
本発明の請求項2に記載の光モジュールでは、請求項1に記載の発明の効果に加えて、層間配線部に設けられたミアンダ配線部が第1の信号線と第2の信号線の線路長の差を相殺するため、第1の信号線と第2の信号線の全体長が相違することに伴う出力端子側の位相のずれと、その位相差によるコモンモードノイズの発生を抑制することが可能である。
しかも、請求項1に記載の発明の効果である特性インピーダンスの不整合の抑制は、ミアンダ配線部を設けることによって生じる第1の信号線と第2の信号線の非等間隔性に対しても発揮されるため、本請求項に記載の発明においても特性インピーダンスの不整合を生じることがない。
もう少し詳細に説明すると、ミアンダ配線部を設けることで、異なる絶縁層間に配置される第1の信号線の層間配線部と第2の信号線の層間配線部の配線間距離が変動するため、インピーダンスが変動してしまい反射が発生し差動信号の伝送特性の劣化をもたらしてしまう。
しかしながら、それらの層間配線部の間にグランド層を設けられれば、第1の信号線及び第2の信号線の幅を絶縁層の厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部におけるインピーダンスを所望の範囲に制御することが可能なのである。従って、ミアンダ配線部を設けて第1の信号線と第2の信号線の全体長の相違を解消し位相のずれと位相差によるコモンモードノイズの発生を抑制することが可能なのである。
さらに、一方の層間配線部にミアンダ配線部を挿入したことで第1の信号線と第2の信号線の間の信号の位相差が生じるが、それぞれの層間配線部はグランド層で遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換は発生せず、この点からも差動信号の伝送特性を劣化させることがない。
本発明の実施の形態に係る差動伝送線路とそれを配置した多層回路基板を用いた光モジュールの構成図である。 図1における符号A−A線の矢視断面構造図である。 本発明の実施の形態に係る多層回路基板の構成分解斜視図である。 図3における符号B−B線の矢視断面構造図である。 図3における符号C−C線の矢視断面構造図である。 (a)は本発明に係る多層回路基板の実施例1を示す断面構造図、(b)は第1の従来技術を示す断面構造図、(c)は第2の従来技術を示す断面構造図である。 本発明に係る多層回路基板の実施例1と第1の従来技術と第2の従来技術について、伝送信号の通過損失の伝送信号周波数依存性を示すグラフである。 (a)は本発明に係る多層回路基板の実施例2の斜視概念図、(b)は(a)における符号D−D線の矢視断面構造図である。 (a)は第3の従来技術に係る多層回路基板の斜視概念図、(b)は(a)における符号E−E線の矢視断面構造図である。 (a)は第3の従来技術に係る多層回路基板における差動伝送線路についてのSdd11のグラフ、(b)は本発明に係る多層回路基板の実施例2における差動伝送線路についてのSdd11のグラフである。 (a),(b)は光モジュールのパッケージの側壁に差動伝送線路を内蔵する従来技術を説明するための構成図であり、(b)は(a)の符号X−X線の矢視断面図である。
以下に、本発明の実施の形態に係る差動伝送線路、この差動伝送線路を配置する多層回路基板、そしてこの多層回路基板を搭載した光モジュールについて図1乃至図5を参照しながら説明する。
図1は、本発明の実施の形態に係る差動伝送線路とそれを配置した多層回路基板を用いた光モジュールの構成図であり、図2は図1における符号A−A線の矢視断面構造図である。
図1及び図2において、光モジュール1は直方体の板形状を有する基台2と、基台2と略同一の外形を有し中央部に貫通孔を有する多層回路基板6と、この多層回路基板6の貫通孔に連通する貫通孔を有する枠体7を備え、基台2の上面と多層回路基板6の貫通孔と枠体7の貫通孔とで、光半導体素子4と電子冷却素子13を収納するためのキャビティ5を形成している。
枠体7の貫通孔の開口面積は多層回路基板6の貫通孔の開口面積よりも大きく、多層回路基板6の上面にキャビティ5内に露出する内部露出面8が形成される。また、枠体7の長辺寸法は多層回路基板6の長辺寸法よりも短くされ、多層回路基板6の上面には、光モジュール1の外へ露出する外部露出面9が形成される。
枠体7の上面には、シールリング14が接合される。シールリング14は、蓋15を溶接してキャビティ5内を気密封止するための部材である。シールリング14と蓋15は、鉄にニッケル、コバルトを配合した溶接性の良いコバール等からなる。
基台2は、銅タングステン等の熱伝導率が高い材料からなる。多層回路基板6と枠体7とは、共にアルミナ等のセラミック絶縁層を複数積層して形成され、一体化して多層セラミック構造体3を構成している。
多層セラミック構造体3の一側面には孔16が形成されている。この孔16には、サファイア、ガラス等からなる透光性窓部材17を収容したパイプ18が嵌め込まれており、さらに、パイプ18には、光ファイバ19を挿入固定したコバール等からなる光ファイバ接続管20が接続されている。なお、パイプ18は、光ファイバ接続管20を溶接するためにコバール等からなり、キャビティ5内を気密にするために、多層セラミック構造体3とろう付けされている。
多層回路基板6の外部露出面9には、外部から供給される電気信号を光半導体素子4に伝送するための入力端子10が形成されている。電気信号は正相信号と、該正相信号と逆相となる逆相信号とからなる差動信号の形で供給され、入力端子10は、正相信号が供給される第1入力端子10aと、逆相信号が供給される第2入力端子10bを備える。
多層回路基板6には、入力端子10に供給された差動信号を内部露出面8上に形成された出力端子11に伝送する2本の信号線を備えた差動伝送線路(図3参照)が形成されている。
具体的には、第1入力端子10aに供給される正相信号は、信号線21a,22a,23aを介して第1出力端子11aに伝送された後、ボンディングワイヤ12を介して光半導体素子4に入力される。この信号線21a,22a,23aが第1の信号線である。
もう一つの信号線は、第2入力端子10bに供給される逆相信号を伝送する信号線であり、信号線21b,22b,23bを介して第2出力端子11bに伝送された後、ボンディングワイヤ12を介して光半導体素子4に入力される。この信号線21b,22b,23bが第2の信号線である。差動伝送線路は、これら第1の信号線と第2の信号線の二本一組で構成されている。
光半導体素子4は上記の第1の信号線21a,22a,23aと第2の信号線21b,22b,23bによって供給される差動信号によって駆動され、レーザ光信号を透光性窓部材17側に出力する。光半導体素子4から出力された光信号は、光ファイバ19へ出力される。
次に、図3乃至図5を用いて本発明の実施の形態に係る差動伝送線路について説明する。図3は本発明の実施の形態に係る多層回路基板の構成分解斜視図であり、図4は図3における符号B−B線の矢視断面構造図であり、図5は図3における符号C−C線の矢視断面構造図である。なお、図3はその構造を理解容易にするために多層回路基板を6枚の基板に分解して示しているが、図4,5は分解することなく断面を示している。
図3において、多層回路基板6には、外部から入力端子10に供給される差動信号を出力端子11に伝送する第1の信号線21a,22a,23aと第2の信号線21b,22b,23bの2本の信号線を備えた差動伝送線路が形成されている。
第1の信号線21a,22a,23aは、第1入力端子10aと第1出力端子11aを接続し、多層回路基板6の絶縁層間に配置された層間配線部22a、第1入力端子10aと層間配線部22aの間を接続する入力側ビア接続部21aと、第1出力端子11aと層間配線部22aを接続する出力側ビア接続部23aとを備える。
また、第2の信号線21b,22b,23bも同様に、第2入力端子10bと第2出力端子11bを接続し、多層回路基板6の絶縁層間に配置された層間配線部22b、第1入力端子10bと層間配線部22bの間を接続する入力側ビア接続部21bと、第1出力端子11bと層間配線部22bを接続する出力側ビア接続部23bとを備える。
第1の信号線の層間配線部22aと第2の信号線の層間配線部22bは、多層回路基板6の異なる層に設けられている。具体的には、層間配線部22aは回路基板6bに設けられ、層間配線部22bは回路基板6dに設けられている。
図4に示すように、第1の信号線21a,22a,23aの入力側ビア接続部21aは多層回路基板の6層目の回路基板6fから3層目の回路基板6cまでを貫通するビア導体として構成され、第1入力端子10aと層間配線部22aの間を接続している。
一方、第1の信号線21b,22b,23bの入力側ビア接続部21bは多層回路基板の6層目の回路基板6fから5層目の回路基板6eまでを貫通するビア導体として構成され、第2入力端子10bと層間配線部22bの間を接続している。
図5に示すように、第1の信号線21a,22a,23aの出力側ビア接続部23aは多層回路基板6の6層目の回路基板6fから3層目の回路基板6cまでを貫通するビア導体として構成され、第1出力端子11aと層間配線部22aの間を接続している。第2の信号線21b,22b,23bの出力側ビア接続部23bは多層回路基板6の6層目の回路基板6fから5層目の回路基板6eまでを貫通するビア導体として構成され、第2出力端子11bと層間配線部22bの間を接続している。
2本の層間配線部22a,22bの間には、グランド層24bが配されており、層間配線部22aが設けられている回路基板6bの下層の回路基板6aにはグランド層24a、層間配線部22bが設けられている回路基板6dの上層の回路基板6eにはグランド層24cが設けられている。
グランド層24a〜24cは導電性の金属電極を構成し、グランドビア25a,25b,25cを介して多層回路基板6の外部露出面9上のグランド端子26a,26b,26cに接続されている。グランド層24a〜24cを構成する金属電極は全面を電極とするいわゆるベタ電極である必要はないものの、少なくとも信号線以上の幅を備えつつもなるべく広いことが望ましい。但し、あくまでも目安なので多層回路基板6全体と特性も考慮して電極の面積を定めることが望ましい。
このようなグランド層24bを設けることにより、第1の信号線の層間配線部22aと第2の信号線の層間配線部22bは遮蔽されることになる。そして、第1の信号線の層間配線部22aのインピーダンスは層間配線部22aとグランド層24a間、及び層間配線部22aとグランド層24b間のキャパシタンスに依存し、同様に第2の信号線の層間配線部22bのインピーダンスは層間配線部22bとグランド層24b間、及び層間配線部22bとグランド層24c間のキャパシタンスに依存することになる。
従って、層間配線部22a,22bにおける信号線の幅を絶縁層である回路基板6b,6c,6d,6eの厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部22a,22bにおけるインピーダンスを所望の範囲に制御することが可能である。
従って、第1の信号線と第2の信号線の配置において等間隔性が保てなくとも、特性インピーダンスの不整合を生じることがない。このことは、第1の信号線と第2の信号線の配置に対して設計自由度を増加させることにもなる。
この設計自由度の増加という効果については、第1の信号線と第2の信号線の層間配線部がそれぞれ異なる絶縁層間に配置されることから可能となる幅の狭い絶縁層でも信号線の幅を取りやすいことや、さらに信号線の細線化による伝送信号損失の抑制が容易であることからも発揮できる。
また、2本の信号線間はグランド層24bによって遮蔽されているので、入力側ビア接続部21a,21bや出力側ビア接続部23a,23bにおけるビア長の差によって位相差を生じた信号が直接結合することによるモード変換も発生しない。したがって、差動信号の伝送特性を劣化させることがない。
さらに、本実施の形態における多層回路基板においては、第2の信号線の層間配線部22bに、第1の信号線との線路長の差を相殺するためのミアンダ配線部27が形成されている。
具体的には、図3を参照すれば明らかなように、第1の信号線21a,22a,23aは、第2の信号線21b,22b,23bよりも多層に亘ってビアが形成されているので全体の線路長が長くなってしまう。そこで、第2の信号線の層間配線部22bにミアンダ配線部27を設けて、第1の信号線の層間配線部22aよりも長く形成して、全体の線路長を同一にするようにしている。
このようなミアンダ配線部27を設けることで、第1と第2の信号線の線路長の差を入力側ビア接続部21a,21bや出力側ビア接続部23a,23bを含めて相殺して、差動伝送線路の位相ずれを無くすことができる。位相ずれが解消されることでコモンモードノイズの発生を抑制することができる。
しかも、本実施の形態のように、層間配線部22bにおける片方の信号線に線路長の差を相殺するためのミアンダ配線部27を設けて2本の信号線の等間隔性が崩れても、前述のとおり、層間配線部22a,22bにおける信号線の幅を絶縁層である回路基板6b,6c,6d,6eの厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部22a,22bにおけるインピーダンスを所望の範囲に制御することが可能であるので、特性インピーダンスの不整合が生じることが無い。したがって、本実施の形態に係る多層回路基板6は、ビア接続部を含む差動伝送線路の位相ずれを無くすとともに、特性インピーダンスの不整合を防止できる。
さらに、層間配線部22a,22bを設けたことによって第1の信号線と第2の信号線の間で信号の位相差が生じるが、層間配線部22a,22bはグランド層24bで遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換は発生しない。従って、層間配線部22a,22bの間にグランド層24を設けて遮蔽することによれば、ミアンダ配線部27を設けて信号線全体の線路長を同一にするような構成としても、その層間配線部22a,22bを設けたことによる位相差を生じた信号の直接結合を抑制することが可能であり、よって差動信号の伝送特性を劣化させることがないという優れた効果を発揮することができる。
従って、このような差動伝送線路を備えた多層回路基板6を搭載した光モジュール1は、差動伝送線路の位相ずれを防止すると共に特性インピーダンスの不整合をも防止しながら小型化することができる。
(実施例1)
以下、本実施の形態に係る多層回路基板について、特性インピーダンスが50Ωになるように実施例として試作し、さらに、従来例の差動伝送線路を作成し、線路損失と省スペース性について比較する試験を実施したので図6及び図7を参照しながら説明する。
図6(a)は本発明に係る多層回路基板の実施例1を示す断面構造図、(b)は第1の従来技術を示す断面構造図、(c)は第2の従来技術を示す断面構造図である。
図6(a)に示される実施例1の多層回路基板は、4層の絶縁層28a〜28dから構成され、絶縁層28a,28b間と絶縁層28c,28d間に2本の差動伝送線路29a,29bが配置されている。さらに、絶縁層28aの下面と絶縁層28dの上面にそれぞれグランド層30a,30cが形成され、絶縁層28b,28cの間にグランド層30bが形成されて、これらのグランド層30a〜30cはグランドビア31で接続されている。従って、差動伝送線路29aはグランド層30a,30bの間に配置された絶縁層28a,28bに挟まれる構成となり、差動伝送線路29bはグランド層30b,30cの間に配置された絶縁層28c,28dに挟まれる構成となっている。
このように構成される実施例1に係る多層回路基板は、アルミナセラミック製の絶縁層28a〜28dの側壁の幅w1が1.2mm、絶縁層28a〜28dのそれぞれの厚さt1は0.3mmであり、試作したパッケージ内に特性インピーダンスが50Ωになるように各部の寸法を調整した差動伝送線路を作成した。
本実施例では、線路での信号の通過損失を抑えるために差動伝送線路29a,29bの線路幅w2を105μmと広めに設定したが、上下に配された差動伝送線路29a,29bの間にグランド層30bが配置され、さらにグランド層30a,30cを配置してそれぞれ差動伝送線路29a,29bを挟むようにして遮蔽しているので特性インピーダンスのキャパシタンス成分が増大することはなく、特性インピーダンスを規定値(50Ω)に収めることができた。なお、差動伝送線路29a,29bの厚さt2は35μmであり、材質はタングステンである。
一方、図6(b)に示される第1の従来技術に係る回路基板では、特許文献1の図2に開示されるようなフレキシブル基板32上に差動伝送線路33a,33bを平行に配し、フレキシブル基板32の下面にグランド層34が設けられた回路基板を想定した。
このように構成される従来技術においては、差動伝送線路33a,33bの線路幅w4は、80μmであり、線路間距離gは100μmとして、実施例1と同様に特性インピーダンスを50Ωと調整して試作した。また、差動伝送線路33a,33bの厚さt4は35μmで材質は銅であり、フレキシブル基板32の幅Wは1mm、厚さTは50μmであり材質はポリイミドである。
なお、第1の従来技術に係る差動伝送線路33a,33bは周囲が誘電率の低いフレキシブル基板32と空気で構成されるので、特性インピーダンスのキャパシタンス成分がもともと低く抑えられている。このため、特性インピーダンスを規定値内に保ったまま、線路幅w4を広げて通過損失を低く抑えることも、線路間距離gを狭くすることもできる。しかし、本従来技術に係る差動伝送線路33a,33bを採用するパッケージでは、パッケージのキャビティ内にフレキシブル基板32を収納するスペースが必要となり小型化ができない。
さらに、図6(c)に示される第2の従来技術に係る回路基板では、第1の従来技術の差動伝送線路をパッケージの側壁に内蔵したものである。図6(c)において、第2の従来技術は、2層のアルミナセラミック製の絶縁層35a,35bとその間に配置された差動伝送線路36a,36bを備えている。さらに、絶縁層35aの下面にグランド層37aが形成され、絶縁層35bの上面にグランド層37bが形成されており、これらのグランド層37a,37bはグランドビア38で接続されている。
このように構成される第2の従来技術に係る回路基板は、アルミナセラミック製の絶縁層35a,35bの側壁の幅w5が1.2mm、絶縁層35a,35bのそれぞれの厚さt5は0.3mmであり、試作したパッケージ内に特性インピーダンスが50Ωになるように各部の寸法を調整した差動伝送線路を作成した。また、差動伝送線路36a,36bの線路幅w6は50μm、厚さt6は35μmであり、材質はタングステンである。
なお、第2の従来技術では、2つの差動伝送線路36a,36bの間の空間が誘電率の高いアルミナセラミックで構成されるので特性インピーダンスのキャパシタンス成分が増大し、そのままでは特性インピーダンスが規定値よりも低くなってしまう。このため、特性インピーダンスを規定値に収めるために差動伝送線路36a,36bの線路間距離gを200μmに広げるとともに線路幅w6を50μmに狭める必要があった。
これら図6(a),(b),(c)に示される実施例1に係る多層回路基板、第1の従来技術に係る回路基板、第2の従来技術に係る回路基板を用いて線路における伝送信号の通過損失を測定したので、以下、その結果について図7を参照しながら説明する。
図7は本発明に係る多層回路基板の実施例1と第1の従来技術と第2の従来技術について、伝送信号の通過損失の伝送信号周波数依存性を示すグラフである。
図7において、(a)は第1の従来技術に係る差動伝送線路33a,33bの通過損失に関する測定結果、(b)は第2の従来技術に係る差動伝送線路36a,36bの通過損失に関する測定結果、(c)は実施例1に係る差動伝送線路29a,29bの通過損失に関する測定結果をそれぞれ示すグラフである。
グラフに示されるように、第1の従来技術(a)では、測定した周波数帯域全体で伝送信号の通過損失が少ないことがわかる。一方、第2の従来技術(b)では、差動伝送線路36a,36bの線路幅w6を狭めた結果、伝送損失がかなり増大してしまった。
これらに対して実施例1(c)では、線路幅w2を広く取ることができるので、第1の従来技術(a)よりわずかに損失が増大する程度に抑えることができる。
(実施例2)
実施例2として下図のような差動線路を作成し、その比較例として下図のような差動線路を作成した。そして、それぞれの差動線路についてSdd11を測定し、下記のグラフの結果を得た。下記のグラフのように、実施例2は比較例に比べてSdd11が減少していることが確認できた。
以下、本実施の形態に係る多層回路基板について、実施例2として図8に示すような多層回路基板を試作し、さらに、第3の従来技術に係る多層回路基板として図9に示すような多層回路基板を試作して、それぞれの差動伝送線路についてSdd11を比較する試験を実施したので図8乃至図10を参照しながら説明する。
図8(a)は本発明に係る多層回路基板の実施例2の斜視概念図、(b)は(a)における符号D−D線の矢視断面構造図であり、図9(a)は第3の従来技術に係る多層回路基板の斜視概念図、(b)は(a)における符号E−E線の矢視断面構造図である。
図8(a),(b)に示される実施例2の多層回路基板は、実施例1と同様に4層の絶縁層40a〜40dから構成され、絶縁層40dの上面には第1入力端子42aと第2入力端子42bから成る入力端子42が配置され、絶縁層40aの下面には第1出力端子43aと第2出力端子43bから成る出力端子43が配置されている。
また、これら第1入力端子42a,第2入力端子42bは、それぞれ入力側ビア接続部44a,44b、層間配線部45a,45b及び出力側ビア接続部46a,46bから成る差動伝送線路を介して第1出力端子43a,第2出力端子43bに接続されている。層間配線部45aは絶縁層40a,40b間に、層間配線部45bは絶縁層40c,40d間にそれぞれ配置されている。
さらに、絶縁層40dの上面、絶縁層40b,40cの間、絶縁層40aの下面にはそれぞれグランド層41c,41b,41aが構成されており、従って、層間配線部45aはグランド層41a,41bの間に、また、層間配線部45bはグランド層41b,41cの間にそれぞれ挟まれる構成となっており、層間配線部45a,45bは互いに遮蔽されている。
なお、図8(b)に示されるとおり、層間配線部45a,45bが断面で示される平面で平行に配置される長さは10mmとしている。また、材料は実施例1と同じである。
図9(a),(b)に示される第3の従来技術の多層回路基板は、3層の絶縁層50a〜50cから構成され、絶縁層50cの上面には第1入力端子52aと第2入力端子52bから成る入力端子52が配置され、絶縁層50aの下面には第1出力端子53aと第2出力端子53bから成る出力端子53が配置されている。
また、これら第1入力端子52a,第2入力端子52bは、それぞれ入力側ビア接続部54a,54b、層間配線部55a,55b及び出力側ビア接続部56a,56bから成る差動伝送線路を介して第1出力端子53a,第2出力端子53bに接続されている。層間配線部55aは絶縁層50a,50b間に、層間配線部55bは絶縁層50b,50c間にそれぞれ配置されている。
さらに、絶縁層50cの上面及び絶縁層50aの下面にはそれぞれグランド層51b,51aが構成されており、従って、層間配線部45aはグランド層41a,41bの間に挟まれる構成となり、層間配線部45bはグランド層41b,41cの間に挟まれる構成となっているが、実施例2とは異なり、層間配線部55a,55bは互いに遮蔽されてはいない。
なお、実施例2と同様に、図9(b)に示されるとおり層間配線部55a,55bが断面で示される平面で平行に配置される長さは10mmとしている。また、材料は実施例1,2と同じである。
このように差動伝送線路の2つの層間配線部がそれぞれグランド層で遮蔽されている場合とされていない場合を比較するために、差動伝送線路について、いわゆるミックスト・モードSパラメータの中のディファレンシャルモードの応答について測定し、その結果を比較することで今回の発明の実施例2の特性が優れていることを説明するものである。以下、図10を参照しながらその測定結果について説明する。
図10(a)は第3の従来技術に係る多層回路基板における差動伝送線路についてのSdd11のグラフ、(b)は本発明に係る多層回路基板の実施例2における差動伝送線路についてのSdd11のグラフである。Sdd11はSパラメータの一種であるが、このSパラメータは、電子回路設計の際に、その電子回路の特性を評価するためのパラメータとして一般的に使用されているものである。具体的には、Sdd11はミックスト・モードSパラメータの中のディファレンシャルモードの応答のうち、測定対象回路にあるポートのいずれかのポート(ポート1)から交流信号を入力して、その交流信号がどの程度減衰あるいは増幅されて伝わるかについて、対数で表現するもので、負数は減衰、正数は増幅を意味している。
図10(a)と(b)を比較すると明らかなように、実施例2のSdd11の方が測定周波数帯域のすべてで減衰が大きく、すなわち反射が少なく良好な特性を示していることがわかる。
以上、実施例1及び2を用いて説明したとおり、本発明に係る差動伝送線路、その差動伝送線路を備える多層回路基板とその多層回路基板を搭載する光モジュールは、差動信号の伝送性能の劣化を抑制しつつ、その小型化を大幅に可能とすることができる。
以上説明したように、本発明は光信号の送受信を行うために用いられる光半導体素子に供給される差動信号を伝送する差動伝送線路、その差動伝送線路を備える多層回路基板及びその多層回路基板を搭載する光モジュールの製造分野において利用可能である。
1…光モジュール 2…基台 3…多層セラミック構造体 4…光半導体素子 5…キャビティ 6…多層回路基板 6a〜6f…回路基板 7…枠体 8…内部露出面 9…外部露出面 10…入力端子 10a…第1入力端子 10b…第2入力端子 11…出力端子 11a…第1出力端子 11b…第2出力端子 12…ボンディングワイヤ 13…電子冷却素子 14…シールリング 15…蓋 16…孔 17…透光性窓部材 18…パイプ 19…光ファイバ 20…光ファイバ接続管 21a,21b…入力側ビア接続部 22a,22b…層間配線部 23a,23b…出力側ビア接続部 24a,24b,24c…グランド層 25a,25b,25c…グランドビア 26a,26b,26c…グランド端子 27…ミアンダ配線部 28a,28b,28c…絶縁層 29a,29b…差動伝送線路 30a,30b,30c…グランド層 31…グランドビア 32…フレキシブル基板 33a,33b…差動伝送線路 34…グランド層 35a,35b…絶縁層 36a,36b…差動伝送線路 37a,37b…グランド層 38…グランドビア 40a,40b,40c,40d…絶縁層 41a,41b,41c…グランド層 42…入力端子 42a…第1入力端子 42b…第2入力端子 43…出力端子 43a…第1出力端子 43b…第2出力端子 44a,44b…入力側ビア接続部 45a,45b…層間配線部 46a,46b…出力側ビア接続部 50a,50b,50c…絶縁層 51a,51b…グランド層 52…入力端子 52a…第1入力端子 52b…第2入力端子 53…出力端子 53a…第1出力端子 53b…第2出力端子 54a,54b…入力側ビア接続部 55a,55b…層間配線部 56a,56b…出力側ビア接続部 110…光モジュール 112…光半導体素子 114…パッケージ 116…リード 128−1,128−2…差動伝送線路 154…電極 156…ボンディングワイヤ g…線路間距離 w…幅 t…厚み S…側壁

Claims (2)

  1. 内部空間を気密封止可能なパッケージと、
    前記パッケージの内部空間に配置される光半導体素子と、
    前記光半導体素子の過熱を抑制する電子冷却素子と、
    前記内部空間と外部を隔てる側壁を有し、複数の絶縁層が積層された多層回路基板と、
    前記多層回路基板に、差動信号を伝送する第1の信号線と第2の信号線を備えて設けられる差動伝送線路とを備えた光モジュールにおいて、
    前記第1及び第2の信号線は、それぞれ前記複数の絶縁層間に配置された層間配線部と、前記多層回路基板面に設けられた入力端子から前記層間配線部の一端部までを接続する入力側ビア接続部と、前記多層回路基板面に設けられた出力端子から前記層間配線部の他端部までを接続する出力側ビア接続部と、を備え、
    前記層間配線部の少なくとも一部は前記側壁の内部に配設され、
    前記第1の信号線の層間配線部と前記第2の信号線の層間配線部は、異なる絶縁層間に配置され、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部は、それぞれグランド層で挟まれるように配置されることを特徴とする光モジュール。
  2. 前記第1の信号線の層間配線部と前記第2の信号線の層間配線部のうち、一方の層間配線部は、前記第1の信号線と前記第2の信号線の線路長の差を相殺するためのミアンダ配線部が設けられることを特徴とする請求項1記載の光モジュール。
JP2013226512A 2013-10-31 2013-10-31 光モジュール Expired - Fee Related JP6211392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013226512A JP6211392B2 (ja) 2013-10-31 2013-10-31 光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013226512A JP6211392B2 (ja) 2013-10-31 2013-10-31 光モジュール

Publications (2)

Publication Number Publication Date
JP2015088642A JP2015088642A (ja) 2015-05-07
JP6211392B2 true JP6211392B2 (ja) 2017-10-11

Family

ID=53051112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226512A Expired - Fee Related JP6211392B2 (ja) 2013-10-31 2013-10-31 光モジュール

Country Status (1)

Country Link
JP (1) JP6211392B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018147396A1 (ja) * 2017-02-10 2018-08-16 パナソニックIpマネジメント株式会社 並列コンデンサ回路
WO2019050046A1 (ja) * 2017-09-11 2019-03-14 Ngkエレクトロデバイス株式会社 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP2021034536A (ja) * 2019-08-23 2021-03-01 日本特殊陶業株式会社 配線基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040037050A1 (en) * 2002-04-04 2004-02-26 Seiko Epson Corporation Printed circuit board
JP2005051496A (ja) * 2003-07-28 2005-02-24 Kanji Otsuka 信号伝送システム及び信号伝送線路
JP4804373B2 (ja) * 2007-01-29 2011-11-02 京セラ株式会社 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置
JP4978269B2 (ja) * 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
JP5392131B2 (ja) * 2010-02-10 2014-01-22 日本電気株式会社 配線基板

Also Published As

Publication number Publication date
JP2015088642A (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5383512B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
US8952518B2 (en) Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
JP5870808B2 (ja) 積層モジュール
WO2014156422A1 (ja) 樹脂多層基板および電子機器
JP5765174B2 (ja) 電子装置
TWI570860B (zh) 半導體封裝,半導體模組,及半導體裝置
JP6015508B2 (ja) 高周波モジュール
JP6211392B2 (ja) 光モジュール
JP2008109331A (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
JPWO2014069123A1 (ja) 電子部品収納用容器および電子装置
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP2008159862A (ja) 高周波電子部品のパッケージ構造
JP2017059680A (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP4944024B2 (ja) 送受信装置
JP2024050679A (ja) 配線基体および電子装置
JP2012243781A (ja) 半導体素子収納用パッケージ
JP2011238857A (ja) 光半導体装置及びフレキシブル基板
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP6385615B2 (ja) 高周波増幅器ユニットおよび高周波電力増幅装置
JP6282944B2 (ja) 配線基板およびこれを用いた高周波装置
JP6075027B2 (ja) 共振器装置および信号処理装置
JP6089649B2 (ja) 共振器装置および信号処理装置
JP6687302B1 (ja) 高周波回路及び通信モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170913

R150 Certificate of patent or registration of utility model

Ref document number: 6211392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees